TW202412314A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202412314A
TW202412314A TW112131134A TW112131134A TW202412314A TW 202412314 A TW202412314 A TW 202412314A TW 112131134 A TW112131134 A TW 112131134A TW 112131134 A TW112131134 A TW 112131134A TW 202412314 A TW202412314 A TW 202412314A
Authority
TW
Taiwan
Prior art keywords
insulating layer
region
oxide
layer
semiconductor device
Prior art date
Application number
TW112131134A
Other languages
English (en)
Inventor
渡壁創
津吹将志
佐佐木俊成
田丸尊也
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202412314A publication Critical patent/TW202412314A/zh

Links

Abstract

本發明提供一種半導體裝置,其包含防止氫滲透至通道區域之氫捕捉區域。 本發明之半導體裝置包含:氧化物絕緣層;氧化物半導體層,其位於氧化物絕緣層上;閘極絕緣層,其覆蓋氧化物半導體層,位於氧化物絕緣層及氧化物半導體層上;閘極電極,其位於閘極絕緣層上;及保護絕緣層,其覆蓋閘極電極,位於閘極絕緣層及閘極電極上;且閘極絕緣層包含:第1區域,其與閘極電極重疊;及第2區域,其不與閘極電極重疊,與保護絕緣層相接;氧化物絕緣層包含:第3區域,其與閘極電極重疊;及第4區域,其不與閘極電極及上述氧化物半導體層重疊,與閘極絕緣層相接;氧化物半導體層之源極區域及汲極區域以及第2區域含雜質;第2區域之氫濃度大於第1區域之氫濃度。

Description

半導體裝置
本發明之一實施方式係關於一種使用氧化物半導體作為通道之半導體裝置。
近年來,正在開發一種使用氧化物半導體來代替非晶矽、低溫多晶矽、及單晶矽等矽半導體作為通道之半導體裝置(例如,參考專利文獻1~專利文獻6)。此類包含氧化物半導體之半導體裝置與包含非晶矽之半導體裝置同樣地,構造簡單且可藉由低溫製程而形成。又,已知包含氧化物半導體之半導體裝置具有高於包含非晶矽之半導體裝置的場效遷移率。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2021-141338號公報 [專利文獻2]日本專利特開2014-099601號公報 [專利文獻3]日本專利特開2021-153196號公報 [專利文獻4]日本專利特開2018-006730號公報 [專利文獻5]日本專利特開2016-184771號公報 [專利文獻6]日本專利特開2021-108405號公報
[發明所欲解決之問題]
氧化物半導體中,若氫被氧缺陷捕捉,則產生載體。利用該機制,在半導體裝置中,於氧化物半導體層形成氧缺陷,向所形成之氧缺陷供給氫,藉此可於氧化物半導體層形成載體濃度大於與源極電極及汲極電極電性連接之通道區域的源極區域及汲極區域。但,若氫擴散至氧化物半導體層之通道區域,則不作為通道發揮功能。即,由於氫擴散至通道區域而半導體裝置之電特性中之閾值電壓發生變化,因此閾值電壓之偏差增大,半導體裝置之製造良率下降。因此,使用能夠捕捉氫之含過量氧之氧化物作為與氧化物半導體層相接之絕緣層,防止氫滲透至通道區域。
然而,由於含過量氧之氧化物作為電子阱發揮功能,因此包含此類氧化物之半導體裝置之可靠性顯著下降。因此,期望一種半導體裝置,其可不使可靠性下降而向氧化物半導體層之源極區域及汲極區域供給氫,防止氫滲透至氧化物半導體層之通道區域。
鑒於上述問題,本發明之一實施方式之目的之一在於提供一種包含防止氫滲透至通道區域之氫捕捉區域的半導體裝置。 [解決問題之技術手段]
本發明之一實施方式之半導體裝置包含:氧化物絕緣層;氧化物半導體層,其位於氧化物絕緣層上;閘極絕緣層,其覆蓋氧化物半導體層,位於氧化物絕緣層及氧化物半導體層上;閘極電極,其位於閘極絕緣層上;及保護絕緣層,其覆蓋閘極電極,位於閘極絕緣層及閘極電極上;且閘極絕緣層包含:第1區域,其與閘極電極重疊;及第2區域,其不與閘極電極重疊,與保護絕緣層相接;氧化物絕緣層包含:第3區域,其與閘極電極重疊;及第4區域,其不與閘極電極及氧化物半導體層重疊,與閘極絕緣層相接;氧化物半導體層包含:通道區域;以及源極區域及汲極區域,其等具有大於通道區域之載體濃度;源極區域、汲極區域、及第2區域含雜質;第2區域之氫濃度大於第1區域之氫濃度。
以下,參考圖式對本發明之各實施方式進行說明。以下之揭示僅為一例。業者藉由確保發明之主旨,且適當變更實施方式之構成而能夠容易地想到之構成當然含有於本發明之範圍內。為了使說明更明確,與實際之態樣相比,圖式有時模式性地示出各部之寬度、厚度、形狀等。但是,所圖示之形狀僅為一例,並不限定本發明之解釋。在本說明書及各圖中,對於與上文中對已示出之圖所述之構成相同之構成,標註相同符號,有時適當地省略詳細之說明。
在本說明書中,將自基板朝向氧化物半導體層之方向稱作上或上方。反之,將自氧化物半導體層朝向基板之方向稱作下或下方。如此,為了方便說明,使用上方或下方之詞句來進行說明,但例如亦可配置於基板與氧化物半導體層之上下關係與圖式不同之方向。以下之說明中,如上所述,例如基板上之氧化物半導體層之表達僅說明基板與氧化物半導體層之上下關係,基板與氧化物半導體層之間可配置有其他構件。上方或下方意指複數個層積層而成之構造中之積層順序,於表述為半導體裝置之上方之像素電極之情形時,亦可為俯視下半導體裝置與像素電極不重疊之位置關係。另一方面,於表述為半導體裝置之鉛直上方之像素電極之情形時,意指俯視下半導體裝置與像素電極重疊之位置關係。
在本說明書中,視情況,「膜」之用語與「層」之用語可相互替換。
在本說明書中,「顯示裝置」係指使用電光學層來顯示影像之構造體。例如,顯示裝置之用語有時指包含電光學層之顯示面板,或者亦有時指顯示單元中安裝有其他光學構件(例如,偏光構件、背光、觸控面板等)之構造體。只要不會產生技術矛盾,則「電光學層」可包含液晶層、電致發光(EL)層、電致變色(EC)層、電泳層。因此,關於下述實施方式,雖例示包含液晶層之液晶顯示裝置、及包含有機EL層之有機EL顯示裝置作為顯示裝置進行說明,但本實施方式中之構造可應用於包含上述其他電光學層之顯示裝置。
在本說明書中,只要無特別說明,則「α包含A、B或C」、「α包含A、B及C中之任一者」、「α包含選自由A、B及C所組成之群中之一種」等表達不排除α包含A~C之複數個組合之情形。進而,該等表達亦不排除α包含其他要素之情形。
再者,只要不會產生技術矛盾,則以下之各實施方式可相互組合。
<第1實施方式> 參考圖1~圖15,對本發明之一實施方式之半導體裝置10進行說明。半導體裝置10例如可用於顯示裝置、微處理器(MPU,Micro-Processing Unit)等之積體電路(IC,Integrated Circuit)、或記憶電路等。
[1.半導體裝置10之構成] 參考圖1及圖2,對本發明之一實施方式之半導體裝置10之構成進行說明。圖1係表示本發明之一實施方式之半導體裝置10之構成的模式性剖視圖。圖2係表示本發明之一實施方式之半導體裝置10之構成的模式性俯視圖。具體而言,圖1係沿著圖2之A-A’線切斷而得之剖視圖。
如圖1所示,半導體裝置10包含:基板100、遮光層105、氮化物絕緣層110、氧化物絕緣層120、氧化物半導體層140、閘極絕緣層150、閘極電極160、保護絕緣層170、源極電極201、及汲極電極203。遮光層105設置於基板100上。氮化物絕緣層110覆蓋遮光層105之上表面及端面,設置於基板100上。氧化物絕緣層120設置於氮化物絕緣層110上。氧化物半導體層140設置於氧化物絕緣層120上。閘極絕緣層150覆蓋氧化物半導體層140之上表面及端面,設置於氧化物絕緣層120上。閘極電極160與氧化物半導體層140重疊,設置於閘極絕緣層150上。保護絕緣層170覆蓋閘極電極160之上表面及端面,設置於閘極絕緣層150上。於閘極絕緣層150及保護絕緣層170設置有供氧化物半導體層140之一部分上表面露出之開口171及173。源極電極201設置於保護絕緣層170上及開口171之內部,與氧化物半導體層140相接。同樣地,汲極電極203設置於保護絕緣層170上及開口173之內部,與氧化物半導體層140相接。再者,以下,於不特別區分源極電極201及汲極電極203之情形時,有時將其等統稱作源極、汲極電極200。
氧化物半導體層140係以閘極電極160為基準,分成源極區域S、汲極區域D、及通道區域CH。即,氧化物半導體層140包含:通道區域CH,其與閘極電極160重疊;以及源極區域S及汲極區域D,其等不與閘極電極160重疊。在氧化物半導體層140之膜厚方向上,通道區域CH之端部與閘極電極160之端部大致一致。通道區域CH具有半導體之性質。源極區域S及汲極區域D分別具有導體之性質。因此,源極區域S及汲極區域D之載體濃度大於通道區域CH之載體濃度。源極電極201及汲極電極203分別與源極區域S及汲極區域D相接,與氧化物半導體層140電性連接。又,氧化物半導體層140可為單層構造,亦可為積層構造。
如圖2所示,遮光層105及閘極電極160分別在D1方向上具有固定寬度,在與D1方向正交之D2方向上延伸。在D1方向上,遮光層105之寬度大於閘極電極160之寬度。通道區域CH與遮光層105完全重疊。半導體裝置10中,D1方向與電流經由氧化物半導體層140自源極電極201向汲極電極203流動之方向對應。因此,通道區域CH之D1方向之長度係通道長度L,通道區域CH之D2方向之寬度係通道寬度W。
基板100可支持構成半導體裝置10之各層。作為基板100,例如可使用:玻璃基板、石英基板、或藍寶石基板等具有透光性之剛性基板。又,作為基板100,亦可使用矽基板等不具有透光性之剛性基板。又,作為基板100,可使用:聚醯亞胺樹脂基板、丙烯酸樹脂基板、矽氧烷樹脂基板、或氟樹脂基板等具有透光性之可撓性基板。為了提高基板100之耐熱性,上述樹脂基板中可導入雜質。再者,氧化矽膜或氮化矽膜成膜於上述剛性基板或可撓性基板上而成之基板亦可用作基板100。
遮光層105可反射或吸收外界光。如上所述,遮光層105設置為具有大於氧化物半導體層140之通道區域CH之面積,因此可遮斷入射至通道區域CH之外界光。遮光層105例如可使用:鋁(Al)、銅(Cu)、鈦(Ti)、鉬(Mo)、或鎢(W)、或者其等之合金或其等之化合物等。又,關於遮光層105,於無需導電性之情形時,亦可不一定必須含有金屬。例如,遮光層105亦可使用由黑色樹脂形成之黑矩陣。又,遮光層105可為單層構造,亦可為積層構造。例如,遮光層105可為紅色彩色濾光片、綠色彩色濾光片、及藍色彩色濾光片之積層構造。
氮化物絕緣層110可防止基板100中所含有之雜質(例如,鈉等)或自外部滲透之雜質(例如,水等)擴散至氧化物半導體層140中。氮化物絕緣層110例如可使用含矽或鋁之氮化物。具體而言,氮化物絕緣層110可使用:氮化矽(SiN x)、氮氧化矽(SiN xO y)、氮化鋁(AlN x)、或氮氧化鋁(AlN xO y)等。氮化物絕緣層110可為單層構造,亦可為積層構造。
氧化物絕緣層120及閘極絕緣層150分別包含氫捕捉區域,可抑制氫滲透至通道區域CH。氫捕捉區域之詳情係於下文中進行說明。氧化物絕緣層120及閘極絕緣層150分別例如可使用含矽或鋁之氧化物。具體而言,氧化物絕緣層120可使用:氧化矽(SiO x)、氮氧化矽(SiO xN y)、氧化鋁(AlO x)、或氮氧化鋁(AlO xN y)等。氧化物絕緣層120及閘極絕緣層150分別可為單層構造,亦可為積層構造。
保護絕緣層170可防止自外部滲透之雜質(例如,水等)擴散至氧化物半導體層140中。又,保護絕緣層170可作為向源極區域S及汲極區域D供給氫之氫供給源發揮功能。保護絕緣層170例如可使用含矽或鋁之氧化物或氮化物。具體而言,保護絕緣層170可使用:氧化矽(SiO x)、氮氧化矽(SiO xN y)、氧化鋁(AlO x)、或氮氧化鋁(AlO xN y)等氧化物;或氮化矽(SiN x)、氮氧化矽(SiN xO y)、氮化鋁(AlN x)、或氮氧化鋁(AlN xO y)等氮化物。保護絕緣層170可為單層構造,亦可為積層構造。再者,於保護絕緣層170係積層構造之情形時,保護絕緣層170較佳為氮化物積層於氧化物上而成之積層構造(氮化物/氧化物)。
此處,氮氧化矽(SiO xN y)及氮氧化鋁(AlO xN y)分別為含有比率(x>y)少於氧(O)之氮(N)之氧化物。又,氮氧化矽(SiN xO y)及氮氧化鋁(AlN xO y)係含有比率(x>y)少於氮之氧之氮化物。
閘極電極160、源極電極201、及汲極電極203具有導電性。閘極電極160、源極電極201、及汲極電極203分別例如可使用:銅(Cu)、鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉿(Hf)、鉭(Ta)、鎢(W)、或鉍(Bi)、或者其等之合金或其等之化合物。閘極電極160、源極電極201、及汲極電極203分別可為單層構造,亦可為積層構造。
氧化物半導體層140使用含有包含銦(In)之2種以上之金屬元素之氧化物半導體。作為除銦以外之金屬元素,可使用:鎵(Ga)、鋅(Zn)、鋁(Al)、鉿(Hf)、釔(Y)、鋯(Zr)、及鑭系元素。氧化物半導體層140可具有非晶結構,亦可具有多晶結構。
於氧化物半導體層140具有多晶結構之情形時,氧化物半導體層140較佳為使用銦相對於全部金屬元素之比率以原子比率計為50%以上之氧化物半導體。若銦之比率變大,則氧化物半導體層140容易結晶化。又,較佳為含有鎵作為除銦以外之金屬元素。鎵屬於與銦相同之第13族元素。因此,氧化物半導體層140之結晶性不會因鎵而受損,氧化物半導體層140具有多晶結構。
氧化物半導體層140之詳細製造方法將於下述半導體裝置10之製造方法中進行說明,氧化物半導體層140可使用濺鍍法來形成。藉由濺鍍所形成之氧化物半導體層140之組成依賴濺鍍靶之組成。於氧化物半導體層140具有多晶結構之情形時,濺鍍靶之組成與氧化物半導體層140之組成大致一致。於該情形時,氧化物半導體層140之金屬元素之組成可基於濺鍍靶之金屬元素之組成來特定。又,於氧化物半導體層140具有多晶結構之情形時,亦可使用X射線繞射(XRD,X-ray Diffraction)法來特定出氧化物半導體層140之組成。具體而言,可基於利用XRD法所獲得之氧化物半導體層140之結晶結構及晶格常數,特定出氧化物半導體層140之金屬元素之組成。進而,氧化物半導體層140之金屬元素之組成亦可使用螢光X射線分析或電子探針微量分析器(EPMA,Electron Probe Micro Analyzer)分析等來特定。再者,氧化物半導體層140中所含有之氧會因濺鍍之製程條件等發生變化,因此並不受以上限定。
如上所述,氧化物半導體層140可具有非晶結構,亦可具有多晶結構。具有多晶結構之氧化物半導體可使用Poly-OS(Poly-crystalline Oxide Semiconductor,多晶氧化物半導體)技術來製作。以下,於與具有非晶結構之氧化物半導體進行區分時,有時將具有多晶結構之氧化物半導體記為Poly-OS來進行說明。
[2.氫捕捉區域之構成] 氫捕捉區域形成於氧化物絕緣層120及閘極絕緣層150。因此,參考圖3及圖4,對氧化物絕緣層120及閘極絕緣層150之構成進一步進行說明。圖3係表示本發明之一實施方式之半導體裝置10之構成的模式性局部放大剖視圖。具體而言,圖3係將圖1中之區域P放大後之剖視圖。再者,圖3所示之區域P係汲極區域D附近之區域,源極區域S附近亦具有與區域P相同之構成。
閘極絕緣層150包含第1區域150-1及第2區域150-2。第1區域150-1係在閘極絕緣層150之膜厚方向上(或於半導體裝置10之俯視下)與閘極電極160重疊之區域。換言之,第1區域150-1係與氧化物半導體層140之通道區域CH及閘極電極160相接之區域。第2區域150-2係在閘極絕緣層150之膜厚方向上(或於半導體裝置10之俯視下)不與閘極電極160及氧化物半導體層140重疊之區域。換言之,第2區域150-2係位於氧化物半導體層140之汲極區域D之外側,與保護絕緣層170及氧化物絕緣層120相接之區域。
氧化物絕緣層120包含第3區域120-1及第4區域120-2。第3區域120-1係在氧化物絕緣層120之膜厚方向上(或於半導體裝置10之俯視下)與閘極電極160重疊之區域。換言之,第3區域120-1係與氧化物半導體層140之通道區域CH相接之區域。第4區域120-2係在氧化物絕緣層120之膜厚方向上(或於半導體裝置10之俯視下)不與閘極電極160及氧化物半導體層140重疊之區域。換言之,第4區域120-2係位於氧化物半導體層140之汲極區域D之外側,與閘極絕緣層150相接之區域。
第1區域150-1與第3區域120-1係隔著氧化物半導體層140之通道區域CH對向。又,第2區域150-2與第4區域120-2係在氧化物半導體層140之汲極區域D之外側相互相接。
氧化物半導體層140之源極區域S及汲極區域D係藉由以閘極電極160作為遮罩之雜質之離子注入而形成,詳情將於下文中進行說明。作為雜質,例如可使用:硼(B)、磷(P)、氬(Ar)、或氮(N)等。藉由離子注入,於氧化物半導體層140之源極區域S及汲極區域D產生氧缺陷。然後,氫被所產生之氧缺陷捕捉,藉此源極區域S及汲極區域D低電阻化。
由於離子注入係經由閘極絕緣層150進行,因此藉由離子注入,於閘極絕緣層150產生懸鍵缺陷DB。又,藉由離子注入,於氧化物絕緣層120亦產生懸鍵缺陷DB。再者,如上所述,由於以閘極電極160作為遮罩進行雜質之離子注入,因此於與閘極電極160重疊之區域不注入雜質,不產生懸鍵缺陷DB。即,如圖3所示,與閘極電極160重疊之第1區域150-1及第3區域120-1不含懸鍵缺陷DB。另一方面,不與閘極電極160重疊之第2區域150-2及第4區域120-2包含懸鍵缺陷DB。例如,當閘極絕緣層150及氧化物絕緣層120使用氧化矽時,於第2區域150-2及第4區域120-2形成矽之懸鍵缺陷DB。
第2區域150-2及第4區域120-2之懸鍵缺陷DB可捕捉氫。即,半導體裝置10中,第2區域150-2及第4區域120-2可作為氫捕捉區域發揮功能。因此,第2區域150-2之氫濃度大於第1區域150-1之氫濃度。同樣地,第4區域120-2之氫濃度大於第3區域120-1之氫濃度。
第2區域150-2及第4區域120-2含有經離子注入之雜質。離子注入係基於雜質之濃度分佈來進行,第2區域150-2及第4區域120-2中所含有之雜質之濃度之分佈與濃度分佈對應。因此,第2區域150-2及第4區域120-2中之懸鍵缺陷之缺陷量可根據濃度分佈來控制。
圖4係表示本發明之一實施方式之半導體裝置10中,離子注入至第2區域150-2及第4區域120-2中之雜質之濃度分佈的曲線圖。於圖4之橫軸,將第2區域150-2與第4區域120-2之界面(或閘極絕緣層150與氧化物絕緣層120之界面)設為0 nm,正方向表示第4區域120-2之深度,及負方向表示第2區域150-2之深度。換言之,正方向表示第4區域120-2中之距離界面之位置,負方向表示第2區域150-2中之距離界面之位置。圖4中示出4種不同之濃度分佈(a)~(d)。
為了使氫捕捉區域以抑制氫滲透至氧化物半導體層140之通道區域CH之方式發揮功能,需要形成具有規定缺陷量之懸鍵缺陷DB。又,較佳為不僅位於氧化物半導體層140之上方之閘極絕緣層150中注入雜質,位於氧化物半導體層140之下方之氧化物絕緣層120中亦注入雜質,形成懸鍵缺陷DB。即,藉由於閘極絕緣層150及氧化物絕緣層120中形成包含具有規定缺陷量之懸鍵缺陷DB之氫捕捉區域,可提高半導體裝置10之電特性。
雜質之濃度分佈之波峰可位於第2區域150-2內,亦可位於第4區域120-2內。圖4中,濃度分佈(a)在第2區域150-2內具有波峰,濃度分佈(b)~(d)在第4區域120-2內具有波峰。
第4區域120-2中,+16 nm位置(即,氧化物絕緣層120之膜厚方向上距離界面16 nm之位置)處之雜質之濃度為1×10 18/cm 3以上(參考濃度分佈(a)~(d)),較佳為5×10 18/cm 3(參考濃度分佈(a)~(c))。
又,第4區域120-2中,+40 nm位置(即,氧化物絕緣層120之膜厚方向上距離界面40 nm之位置)處之雜質之濃度為1×10 16/cm 3以上,較佳為1×10 17/cm 3以上,進而較佳為1×10 18/cm 3以上。圖4所示之濃度分佈(a)~(d)均滿足上述範圍。
又,第4區域120-2中,自0 nm至+40 nm之區域(即,氧化物絕緣層120之膜厚方向上距離界面40 nm之位置為止之區域)中之雜質之濃度為1×10 16/cm 3以上。較佳為第4區域中,自0 nm至+100 nm之區域(即,氧化物絕緣層120之膜厚方向上距離界面100 nm之位置為止之區域)中之雜質之濃度為1×10 16/cm 3以上。進而較佳為第4區域中,自0 nm至+150 nm之區域(即,氧化物絕緣層120之膜厚方向上距離界面150 nm之位置為止之區域)中之雜質之濃度為1×10 16/cm 3以上。圖4所示之濃度分佈(a)~(d)均滿足上述範圍。再者,當氧化物絕緣層120之膜厚未達100 nm時,上述範圍有時超過氧化物絕緣層120之膜厚。於該情形時,只要氧化物絕緣層120與氮化物絕緣層110之總膜厚為上述範圍即可。即,氮化物絕緣層110中亦可注入雜質。但,較佳為以氮化物絕緣層110中之雜質濃度最大為1×10 19/cm 3以下之方式調整離子注入條件。
當第4區域120-2中之雜質之濃度為上述範圍時,閘極絕緣層150及氧化物絕緣層120中形成具有充分缺陷量之懸鍵缺陷DB。即,由於閘極絕緣層150及氧化物絕緣層120包含氫捕捉區域,因此可提高半導體裝置10之電特性。
以上,對半導體裝置10之構成進行了說明,但上述半導體裝置10係所謂頂閘極型電晶體。半導體裝置10能夠進行各種變化。例如,於遮光層105具有導電性之情形時,半導體裝置10可為如下構成,即,遮光層105作為閘極電極發揮功能,氮化物絕緣層110及氧化物絕緣層120作為閘極絕緣層發揮功能。於該情形時,半導體裝置10係所謂雙閘極型電晶體。又,於遮光層105具有導電性之情形時,遮光層105可為浮動電極,可與源極電極201連接。進而,半導體裝置10還可為以遮光層105作為主要閘極電極發揮功能之所謂底閘極型電晶體。
[3.半導體裝置10之製造方法] 參考圖5~圖13,對本發明之一實施方式之半導體裝置10之製造方法進行說明。圖5係表示本發明之一實施方式之半導體裝置10之製造方法的流程圖。圖6~圖13係表示本發明之一實施方式之半導體裝置10之製造方法的模式性剖視圖。
如圖5所示,半導體裝置10之製造方法包括步驟S1010~步驟S1120。以下,依序對步驟S1010~步驟S1120進行說明,但半導體裝置10之製造方法有時更換步驟之順序。又,半導體裝置10之製造方法亦可包括進一步之步驟。
步驟S1010中,於基板100上形成具有規定圖案之遮光層105(參考圖6)。遮光層105之圖案化係使用光微影法進行。
步驟S1020中,於遮光層105上依序形成氮化物絕緣層110及氧化物絕緣層120(參考圖7)。氮化物絕緣層110及氧化物絕緣層120係使用CVD(Chemical Vapor Deposition,化學氣相沈積)法來成膜。例如,分別成膜氮化矽膜及氧化矽膜作為氮化物絕緣層110及氧化物絕緣層120。氮化矽膜與氧化矽膜亦可藉由於同一腔室內改變反應性氣體而連續地成膜。
下述步驟中,於氧化物絕緣層120之規定區域形成具有氫捕捉功能之懸鍵缺陷。因此,氧化物絕緣層120可不為含有成為氫阱之過量氧之膜,較佳為於350℃以上成膜之缺陷較少之緻密膜。於氧化物絕緣層120為含有過量氧之膜之情形時,半導體裝置10之可靠性下降,但藉由將氧化物絕緣層120製成緻密膜,可提高半導體裝置10之可靠性。
氮化物絕緣層110之厚度例如為50 nm以上500 nm以下,較佳為150 nm以上300 nm以下。又,氧化物絕緣層120之厚度例如為50 nm以上500 nm以下,較佳為150 nm以上300 nm以下。
步驟S1030中,於氧化物絕緣層120上成膜氧化物半導體膜145(參考圖8)。氧化物半導體膜145係利用濺鍍法成膜。氧化物半導體膜145之厚度例如為10 nm以上100 nm以下,較佳為15 nm以上70 nm以下,進而較佳為15 nm以上40 nm以下。
步驟S1030中之氧化物半導體膜145為非晶質。Poly-OS技術中,為了使氧化物半導體層140於基板面內具有均勻之多晶結構,較佳為成膜後且熱處理前之氧化物半導體膜145為非晶質。因此,氧化物半導體膜145之成膜條件較佳為剛成膜後之氧化物半導體層140儘可能不發生結晶化之條件。於利用濺鍍法成膜氧化物半導體膜145之情形時,一面將被成膜對象物(基板100及形成於基板100上之層)之溫度控制在100℃以下、較佳為80℃以下、進而較佳為50℃以下,一面成膜氧化物半導體膜145。又,於氧分壓較低之條件下成膜氧化物半導體膜145。氧分壓為2%以上20%以下,較佳為3%以上15%以下,進而較佳為3%以上10%以下。
步驟S1040中,進行氧化物半導體膜145之圖案化(參考圖9)。氧化物半導體膜145之圖案化係使用光微影法進行。氧化物半導體膜145之蝕刻可使用濕式蝕刻,亦可使用乾式蝕刻。濕式蝕刻中,可使用酸性蝕刻劑進行蝕刻。作為蝕刻劑,例如可使用:草酸、PAN(Phosphoric-Acetic-Nitric acid,磷酸-乙酸-硝酸)、硫酸、過氧化氫水、或氫氟酸等。由於步驟S1040中之氧化物半導體膜145為非晶質,因此可藉由濕式蝕刻將氧化物半導體膜145容易地圖案化為規定形狀。
步驟S1050中,對氧化物半導體膜145進行熱處理。以下,將步驟S1050中所進行之熱處理稱作「OS退火」。OS退火中,氧化物半導體膜145係於規定極限溫度下保持規定時間。規定極限溫度為300℃以上500℃以下,較佳為350℃以上450℃以下。又,極限溫度下之保持時間為15分鐘以上120分鐘以下,較佳為30分鐘以上60分鐘以下。藉由OS退火,而氧化物半導體膜145結晶化,形成具有多晶結構之氧化物半導體層140(即,包含Poly-OS之氧化物半導體層140)。
步驟S1060中,於氧化物半導體層140上使閘極絕緣層150成膜(參考圖10)。閘極絕緣層150係使用CVD法來成膜。例如,成膜氧化矽作為閘極絕緣層150。為了減少閘極絕緣層150之缺陷,可於350℃以上之成膜溫度下使閘極絕緣層150成膜。閘極絕緣層150之厚度為50 nm以上300 nm以下,較佳為60 nm以上200 nm以下,進而較佳為70 nm以上150 nm以下。
步驟S1070中,對氧化物半導體層140進行熱處理。以下,將步驟S1070中所進行之熱處理稱作「氧化退火」。若於氧化物半導體層140上形成閘極絕緣層150,則於氧化物半導體層140之上表面及側面產生較多氧缺陷。若以氧化物半導體層140被氧化物絕緣層120及閘極絕緣層150包圍之狀態進行氧化退火,則經由氧化物絕緣層120及閘極絕緣層150向氧化物半導體層140供給氧,修復氧化物半導體層140之氧缺陷。
步驟S1080中,於閘極絕緣層150上形成具有規定圖案之閘極電極160(參考圖11)。閘極電極160係利用濺鍍法或原子層沈積法來成膜,閘極電極160之圖案化係使用光微影法進行。
步驟S1090中,於氧化物半導體層140中形成源極區域S及汲極區域D(參考圖12)。源極區域S及汲極區域D係藉由離子注入而形成。離子注入可使用離子摻雜裝置或離子注入裝置來進行。具體而言,以閘極電極160作為遮罩,經由閘極絕緣層150向氧化物半導體層140注入雜質。作為注入之雜質,例如可使用:硼(B)、磷(P)、氬(Ar)、或氮(N)等。不與閘極電極160重疊之源極區域S及汲極區域D中,藉由離子注入而產生氧缺陷,氫被所產生之氧缺陷捕捉。藉此,源極區域S及汲極區域D之電阻下降。另一方面,與閘極電極160重疊之通道區域中,由於未注入雜質,因此不產生氧缺陷,通道區域CH之電阻不下降。
又,步驟S1090中,經由閘極絕緣層150亦向氧化物絕緣層120注入雜質。閘極絕緣層150及氧化物絕緣層120中,藉由離子注入而產生懸鍵缺陷DB。又,閘極絕緣層150及氧化物絕緣層120含有硼(B)、磷(P)、氬(Ar)、或氮(N)等雜質。
步驟S1100中,於閘極絕緣層150及閘極電極160上形成保護絕緣層170(參考圖13)。保護絕緣層170係使用CVD法來成膜。例如,成膜氧化矽膜及氮化矽膜作為保護絕緣層170。保護絕緣層170之厚度為50 nm以上500 nm以下。
此處,參考圖15及圖16,對步驟S1090及步驟S1100更詳細地進行說明。圖15及圖16係對本發明之一實施方式之半導體裝置10之製造方法中,第2區域150-2及第4區域120-2之氫捕捉功能進行說明的模式性剖視圖。
如圖15所示,若進行步驟S1090,則閘極絕緣層150及氧化物絕緣層120中分別形成具有懸鍵缺陷DB之第2區域150-2及第4區域120-2。懸鍵缺陷DB之位置及缺陷量可藉由調整離子注入之製程參數(例如,摻雜量、加速電壓、電漿功率等)來控制。摻雜量為1×10 14/cm 2以上,較佳為5×10 14/cm 2以上,進而較佳為1×10 15/cm 2以上,但並不限於該範圍。又,加速電壓超過10 keV,較佳為15 keV以上,進而較佳為20 keV以上。第2區域150-2及第4區域120-2中,懸鍵缺陷DB可捕捉氫。即,第2區域150-2及第4區域120-2可作為氫捕捉區域發揮功能。
為了使保護絕緣層170具有防止來自外部之雜質擴散之功能,保護絕緣層170較佳為於350℃以上成膜之缺陷較少之緻密膜。於如上所述之條件下成膜之保護絕緣層170通常含較多氫。又,由於成膜溫度較高,因此保護絕緣層170之成膜中,氫在閘極絕緣層150中擴散。因此,若至少於閘極絕緣層150未形成氫捕捉區域,則氫經由閘極絕緣層150,不僅擴散至氧化物半導體層140之源極區域S及汲極區域D,還擴散至通道區域CH。
如圖16所示,步驟S1100中,若於閘極絕緣層150及氧化物絕緣層120中分別形成第2區域150-2及第4區域120-2,則保護絕緣層170之成膜中,第2區域150-2及第4區域120-2中之懸鍵缺陷DB捕捉自保護絕緣層170擴散之氫。因此,步驟S1100中,可抑制氫滲透至氧化物半導體層140之通道區域CH。又,由於可使用含氫之緻密膜作為保護絕緣層170,因此可向包含氧缺陷之源極區域S及汲極區域D供給充分量之氫。
如以上所說明,藉由於步驟S1090中在閘極絕緣層150及氧化物絕緣層120中形成氫捕捉區域,可抑制步驟S1100以後氫滲透至通道區域CH。另一方面,可向源極區域S及汲極區域D之氧缺陷供給充分量之氫。因此,減少因製程所導致之偏差,從而可抑制半導體裝置10之電特性之偏差。換言之,提高半導體裝置10之製造良率。
再次回到圖5,對步驟S1110以後進行說明。
步驟S1110中,於閘極絕緣層150及保護絕緣層170形成開口171及173(參考圖14)。藉由形成開口171及173,而氧化物半導體層140之源極區域S及汲極區域D露出。
步驟S1120中,源極電極201形成於保護絕緣層170上及開口171之內部,汲極電極203形成於保護絕緣層170上及開口173之內部。源極電極201及汲極電極203形成為同一層。具體而言,源極電極201及汲極電極203係對成膜之一個導電膜進行圖案化而形成。藉由以上步驟,製造圖1所示之半導體裝置10。
以上,對半導體裝置10之製造方法進行了說明,但半導體裝置10之製造方法並不限於此。例如,亦可包括向保護絕緣層170注入雜質之步驟。此處,參考圖17,對向保護絕緣層170注入雜質之步驟進行說明。圖17係對本發明之一實施方式之半導體裝置10之製造方法中保護絕緣層170之氫捕捉功能進行說明的模式性剖視圖。
如圖17所示,若向保護絕緣層170注入雜質,則於保護絕緣層170形成懸鍵缺陷DB。於該情形時,氫不僅被第2區域150-2及第4區域120-2中之懸鍵缺陷DB捕捉,亦被保護絕緣層170中之懸鍵缺陷DB捕捉。即,保護絕緣層170具有氫捕捉功能。因此,保護絕緣層170中之懸鍵缺陷DB捕捉保護絕緣層170中所含有之氫,可防止氫在閘極絕緣層150中擴散。又,保護絕緣層170亦可捕捉自外部滲透至保護絕緣層170之氫。由於防止氫擴散至通道區域CH,因此進一步提高半導體裝置10之可靠性。
本實施方式之半導體裝置10中,於氧化物半導體層140之上方之閘極絕緣層150及氧化物半導體層140之下方之氧化物絕緣層120中形成氫捕捉區域。因此,半導體裝置10中,可抑制氫滲透至氧化物半導體層140之通道區域CH。因此,可充分地降低通道區域CH中之載體濃度,從而可抑制半導體裝置10之電特性中之閾值電壓之偏差。
<第2實施方式> 參考圖18,對本發明之一實施方式之半導體裝置10A進行說明。圖18係表示本發明之一實施方式之半導體裝置10A之構成的模式性俯視圖。再者,當半導體裝置10A之構成與半導體裝置10之構成相同時,有時省略半導體裝置10A之構成之說明。
如圖18所示,半導體裝置10A包含:遮光層105A、氧化物半導體層140A、閘極電極160A、源極電極201A、及汲極電極203A。於遮光層105A與氧化物半導體層140A之間形成有氮化物絕緣層及氧化物絕緣層。又,於氧化物半導體層140A與閘極電極160A之間形成有閘極絕緣層。又,於閘極電極160A與源極電極201A及汲極電極203A之間形成有保護絕緣層。由於氮化物絕緣層、氧化物絕緣層、閘極絕緣層、及保護絕緣層分別與第1實施方式中所說明之氮化物絕緣層110、氧化物絕緣層120、閘極絕緣層150、及保護絕緣層170相同,因此省略其等之說明。
於閘極絕緣層及保護絕緣層設置有開口171A及173A。源極電極201A經由開口171A與氧化物半導體層140A之源極區域S電性連接。同樣地,汲極電極203A經由開口173A與氧化物半導體層140A之汲極區域D電性連接。氧化物半導體層140A上之閘極電極160A之俯視形狀為U字狀。俯視下,源極電極201A配置於U字狀之內側,汲極電極203A配置於U字狀之外側。通道區域CH中,閘極電極160A之寬度係通道長度L,沿著閘極電極160A之U字狀之長度係通道寬度W。如圖18所示,半導體裝置10A中,由於可使通道寬度W大於通道長度L,因此可增加電流。
半導體裝置10A中,亦以閘極電極160A作為遮罩,經由閘極絕緣層進行雜質之離子注入,於閘極絕緣層及氧化物絕緣層形成氫捕捉區域。因此,可抑制滲透至氧化物半導體層140A之氫,從而半導體裝置10A之電特性之偏差較小。尤其是可抑制電特性中之閾值電壓之偏差。 [實施例]
基於所製作之樣品,對半導體裝置10更詳細地進行說明。
[1.離子注入之有無所產生之不同] [1-1.實施例樣品之製作] 作為實施例1及實施例2之樣品,製作使用第1實施方式中所說明之製造方法之半導體裝置。即,實施例1及實施例2中,半導體裝置之製造中,經由閘極絕緣層150進行硼之離子注入。實施例1之氧化物半導體層含銦,銦相對於全部金屬元素之原子比率為50%以上。又,氧化物半導體層在進行OS退火前具有非晶結構,但進行OS退火後發生結晶化,具有多晶結構。即,實施例1之氧化物半導體層包含Poly-OS。實施例2之氧化物半導體層在進行OS退火後亦包含非晶結構之IGZO(Indium Gallium Zinc Oxide,銦鎵鋅氧化物)。
[1-2.比較例樣品之製作] 作為比較例1及比較例2之樣品,製作第1實施方式中所說明之製造方法中不進行離子注入之半導體裝置。比較例1之氧化物半導體層包含Poly-OS。比較例2之氧化物半導體層包含非晶結構之IGZO。
[1-3.電特性] 圖19係表示實施例1及實施例2之半導體裝置之電特性之曲線圖。圖23係表示比較例1及比較例2之半導體裝置之電特性之曲線圖。圖19及圖23所示之曲線圖分別示出具有通道寬度W/通道長度L=4.5 μm/3.0 μm之26個樣品之電特性。於表示電特性之曲線圖之縱軸示出汲極電流Id,於橫軸示出閘極電壓Vg。各樣品之電特性之測定條件係如表1所示。
[表1]
源極、汲極間電壓 0.1 V(虛線)、10 V(實線)
閘極電壓 -15 V~+15 V
測定環境 室溫、暗室
如圖19所示,實施例1及實施例2之樣品獲得閾值電壓之偏差較小之電特性。另一方面,如圖23所示,比較例1之樣品中,閾值電壓向負側偏移,獲得偏差較大之電特性。又,比較例2之樣品中,無法在閘極電壓為-15 V~+15 V之範圍內確認到閾值電壓。
根據圖19及圖23之結果,無論氧化物半導體層是否具有多晶結構或非晶結構,若經由閘極絕緣層進行離子注入,則均獲得表現出在閘極電壓0 V附近電流急減增加之交換性能之電特性。另一方面,若不經由閘極絕緣層進行離子注入,則無法獲得表現出交換性能之電特性。推測其原因在於,氧化物半導體層之通道區域中之載體濃度增加,而通道區域之絕緣性下降。不同於實施例1及實施例2之樣品,比較例1及比較例2之樣品中,於閘極絕緣層及氧化物半導體層未藉由離子注入而形成氫捕捉區域。因此,認為氫容易通過閘極絕緣層及氧化物絕緣層滲透至氧化物半導體層之通道區域。由於滲透之氫被通道區域之氧缺陷捕捉而產生載體,因此通道區域中之載體濃度增加。
[2.離子注入之條件所產生之不同] [2-1.實施例樣品之製作] 作為實施例3~實施例14之樣品,製作使用第1實施方式中所說明之製造方法之半導體裝置。實施例3~實施例14之氧化物半導體層包含Poly-OS。實施例3~實施例8之樣品具有構造A。實施例9~實施例14之樣品具有構造B。構造A及構造B之條件係如表2所述。
[表2]
   構造A 構造B
氮化物絕緣層 SiNx 300 nm 200 nm
氧化物絕緣層 SiOx 200 nm 100 nm
氧化物半導體層 Poly-OS 30 nm 15 nm
閘極絕緣層 SiOx 100 nm 125 nm
經由閘極絕緣層離子注入硼之條件係如表3所述。又,將各樣品中之硼之濃度分佈示於圖20及圖21中。圖20係表示實施例3~實施例8之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。圖21係表示實施例9~實施例14之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。再者,圖20及圖21中,曲線圖之橫軸表示當將閘極絕緣層與氧化物絕緣層之界面設為0 nm時之與界面之距離(將氧化物絕緣層側設為正方向,將閘極絕緣層側設為負方向),曲線圖之縱軸表示硼之濃度。
[表3]
   摻雜量 加速電壓
實施例3、實施例9 1×10 14/cm 2 20 keV
實施例4、實施例10 5×10 14/cm 2 20 keV
實施例5、實施例11 1×10 15/cm 2 20 keV
實施例6、實施例12 1×10 14/cm 2 29 keV
實施例7、實施例13 5×10 14/cm 2 29 keV
實施例8、實施例14 1×10 15/cm 2 29 keV
關於實施例3~實施例5之樣品之濃度分佈,於閘極絕緣層具有波峰。關於實施例6~實施例14之樣品之濃度分佈,於氧化物絕緣層具有波峰。實施例3~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面16 nm之位置處的氧化物絕緣層中之硼之濃度為1×10 18/cm 3以上。又,實施例3~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置處的氧化物絕緣層中之硼之濃度為1×10 17/cm 3以上。因此,實施例3~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置為止之區域中的硼之濃度為1×10 16/cm 3以上。
對氧化物絕緣層中之硼之濃度更詳細地進行說明。實施例3~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面16 nm之位置處的氧化物絕緣層中之硼之濃度為5×10 18/cm 3以上。尤其是實施例4、實施例5、實施例7、實施例8、實施例10、實施例11、實施例13、及實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面16 nm之位置處的氧化物絕緣層中之硼之濃度為2×10 19/cm 3以上。又,實施例3~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置處的氧化物絕緣層中之硼之濃度為1×10 18/cm 3以上。尤其是實施例4、實施例5、實施例7、實施例8、實施例13、及實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置處的氧化物絕緣層中之硼之濃度為2×10 19/cm 3以上。又,實施例3~實施例8及實施例12~實施例14之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面100 nm之位置為止之區域中的硼之濃度為1×10 16/cm 3以上。尤其是實施例6~實施例8中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面150 nm之位置為止之區域中的硼之濃度為1×10 16/cm 3以上。
[2-2.比較例樣品之製作] 作為比較例3~比較例8之樣品,於與實施例3~實施例14不同之離子注入之條件下製作半導體裝置。比較例3~比較例8之樣品之構造及離子注入之條件係如表4所述。又,將各樣品中之硼之濃度分佈示於圖24及圖25中。圖24係表示比較例3~比較例5之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。圖25係表示比較例6~比較例8之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。再者,圖24及圖25中,曲線圖之橫軸表示當將閘極絕緣層與氧化物絕緣層之界面設為0 nm時之與界面之距離(將氧化物絕緣層側設為正方向,將閘極絕緣層側設為負方向),曲線圖之縱軸表示硼之濃度。
[表4]
   構造 摻雜量 加速電壓
比較例3 構造A 1×10 14/cm 2 10 keV
比較例4 構造A 5×10 14/cm 2 10 keV
比較例5 構造A 1×10 15/cm 2 10 keV
比較例6 構造B 1×10 14/cm 2 10 keV
比較例7 構造B 5×10 14/cm 2 10 keV
比較例8 構造B 1×10 15/cm 2 10 keV
關於比較例3~比較例8之樣品之濃度分佈,於閘極絕緣層具有波峰。比較例3~比較例5之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面16 nm之位置處的氧化物絕緣層中之硼之濃度為1×10 17/cm 3以上且未達5×10 18/cm 3。比較例6~比較例8之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面16 nm之位置處的氧化物絕緣層中之硼之濃度未達1×10 16/cm 3。又,比較例3~比較例8之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置處的氧化物絕緣層中之硼之濃度未達1×10 16/cm 3。因此,比較例3~比較例8之樣品中,在氧化物絕緣層之膜厚方向上距離閘極絕緣層與氧化物絕緣層之界面40 nm之位置為止之區域中的硼之濃度不為1×10 16/cm 3以上。
[2-3.電特性] 圖22A~圖22D係表示實施例3~實施例14之半導體裝置之電特性之曲線圖。圖26A及圖26B係表示比較例3~比較例8之半導體裝置之電特性之曲線圖。圖22A~圖22D以及圖26A及圖26B所示之曲線圖分別示出具有通道寬度W/通道長度L=4.5 μm/3.0 μm之26個樣品之電特性。各樣品之電特性之測定條件與表1中所示之條件相同。
如圖22A~圖22D所示,實施例3~實施例14之樣品獲得閾值電壓之偏差較小之電晶體特性。另一方面,如圖26A及圖26B所示,比較例3~比較例8之樣品中,閾值電壓向負側偏移,獲得偏差較大之電特性。
根據圖22A~圖22D以及圖26A及圖26B之結果可知,當經由閘極絕緣層進行離子注入時,硼不僅注入至閘極絕緣層,還注入至氧化物絕緣層之某一程度之深度,因此可抑制半導體裝置之閾值電壓之偏差。實施例3~實施例14之樣品較比較例3~比較例8之樣品,氫捕捉區域形成至氧化物絕緣層之深處。因此,認為抑制氫通過氧化物絕緣層滲透至氧化物半導體層之通道區域。
上文中作為本發明之實施方式所述之各實施方式只要彼此不矛盾,則可適當地組合來實施。又,基於各實施方式,業者適當地進行構成要素之追加、刪除、或設計變更而成者、或者進行步驟之追加、省略、或條件變更而成者亦只要具備本發明之主旨,則包含於本發明之範圍內。
即便為與上述各實施方式之態樣所帶來之作用效果不同之其他作用效果,由本說明書之記載可知者、或業者能夠容易地預測者當然亦理解為由本發明所帶來者。
10:半導體裝置 10A:半導體裝置 100:基板 105:遮光層 105A:遮光層 110:氮化物絕緣層 120:氧化物絕緣層 120-1:第3區域 120-2:第4區域 140:氧化物半導體層 140A:氧化物半導體層 145:氧化物半導體膜 150:閘極絕緣層 150-1:第1區域 150-2:第2區域 160:閘極電極 160A:閘極電極 170:保護絕緣層 171:開口 171A:開口 173:開口 173A:開口 200:源極、汲極電極 201:源極電極 201A:源極電極 203:汲極電極 203A:汲極電極 CH:通道區域 D:汲極區域 D1:方向 D2:方向 DB:懸鍵缺陷 L:通道長度 P:區域 S:源極區域 W:通道寬度
圖1係表示本發明之一實施方式之半導體裝置之構成的模式性剖視圖。 圖2係表示本發明之一實施方式之半導體裝置之構成的模式性俯視圖。 圖3係表示本發明之一實施方式之半導體裝置之構成的模式性局部放大剖視圖。 圖4係表示本發明之一實施方式之半導體裝置中離子注入至第2區域及第4區域中之雜質之濃度之分佈的曲線圖。 圖5係表示本發明之一實施方式之半導體裝置之製造方法的流程圖。 圖6係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖7係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖8係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖9係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖10係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖11係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖12係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖13係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖14係表示本發明之一實施方式之半導體裝置之製造方法的模式性剖視圖。 圖15係對本發明之一實施方式之半導體裝置之製造方法中第2區域及第4區域之氫捕捉功能進行說明的模式性剖視圖。 圖16係對本發明之一實施方式之半導體裝置之製造方法中第2區域及第4區域之氫捕捉功能進行說明的模式性剖視圖。 圖17係對本發明之一實施方式之半導體裝置之製造方法中保護絕緣層之氫捕捉功能進行說明的模式性剖視圖。 圖18係表示本發明之一實施方式之半導體裝置之構成的模式性俯視圖。 圖19係表示實施例1及實施例2之半導體裝置之電特性之曲線圖。 圖20係表示實施例3~實施例8之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。 圖21係表示實施例9~實施例14之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。 圖22A係表示實施例3~實施例5之半導體裝置之電特性之曲線圖。 圖22B係表示實施例6~實施例8半導體裝置之電特性之曲線圖。 圖22C係表示實施例9~實施例11之半導體裝置之電特性之曲線圖。 圖22D係表示實施例12~實施例14之半導體裝置之電特性之曲線圖。 圖23係表示比較例1及比較例2之半導體裝置之電特性之曲線圖。 圖24係表示比較例3~比較例5之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。 圖25係表示比較例6~比較例8之半導體裝置之製作中所進行之離子注入之硼之濃度分佈的曲線圖。 圖26A係表示比較例3~比較例5之半導體裝置之電特性之曲線圖。 圖26B係表示比較例6~比較例8之半導體裝置之電特性之曲線圖。
10:半導體裝置
100:基板
105:遮光層
110:氮化物絕緣層
120:氧化物絕緣層
140:氧化物半導體層
150:閘極絕緣層
160:閘極電極
170:保護絕緣層
171:開口
173:開口
200:源極、汲極電極
201:源極電極
203:汲極電極
CH:通道區域
D:汲極區域
P:區域
S:源極區域

Claims (11)

  1. 一種半導體裝置,其包含: 氧化物絕緣層; 氧化物半導體層,其位於上述氧化物絕緣層上; 閘極絕緣層,其覆蓋上述氧化物半導體層,位於上述氧化物絕緣層及上述氧化物半導體層上; 閘極電極,其位於上述閘極絕緣層上;及 保護絕緣層,其覆蓋上述閘極電極,位於上述閘極絕緣層及上述閘極電極上;且 上述閘極絕緣層包含: 第1區域,其與上述閘極電極重疊;及 第2區域,其不與上述閘極電極重疊,與上述保護絕緣層相接; 上述氧化物絕緣層包含: 第3區域,其與上述閘極電極重疊;及 第4區域,其不與上述閘極電極及上述氧化物半導體層重疊,與上述閘極絕緣層相接; 上述氧化物半導體層包含: 通道區域;以及 源極區域及汲極區域,其等具有大於上述通道區域之載體濃度; 上述源極區域、上述汲極區域、及第2區域分別含雜質; 上述第2區域之氫濃度大於上述第1區域之氫濃度。
  2. 如請求項1之半導體裝置,其中上述第4區域含上述雜質, 上述第4區域之氫濃度大於上述第3區域之氫濃度。
  3. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面16 nm之位置處的上述雜質之濃度為1×10 18/cm 3以上。
  4. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面16 nm之位置處的上述雜質之濃度為5×10 18/cm 3以上。
  5. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面40 nm之位置處的上述雜質之濃度為1×10 16/cm 3以上。
  6. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面40 nm之位置處的上述雜質之濃度為1×10 17/cm 3以上。
  7. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面40 nm之位置處的上述雜質之濃度為1×10 18/cm 3以上。
  8. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面40 nm之位置為止之區域中的上述雜質之濃度為1×10 16/cm 3以上。
  9. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面100 nm之位置為止之區域中的上述雜質之濃度為1×10 16/cm 3以上。
  10. 如請求項2之半導體裝置,其中上述第4區域中,在上述氧化物絕緣層之膜厚方向上距離與上述閘極絕緣層之界面150 nm之位置為止之區域中的上述雜質之濃度為1×10 16/cm 3以上。
  11. 如請求項1至10中任一項之半導體裝置,其中上述雜質係選自由硼、磷、氬、及氮所組成之群中之1種。
TW112131134A 2022-09-09 2023-08-18 半導體裝置 TW202412314A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022-143864 2022-09-09

Publications (1)

Publication Number Publication Date
TW202412314A true TW202412314A (zh) 2024-03-16

Family

ID=

Similar Documents

Publication Publication Date Title
USRE48290E1 (en) Thin film transistor array panel
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
KR100679917B1 (ko) 박막 트랜지스터 및 그 제조방법
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
KR20100132308A (ko) 박막 트랜지스터 및 그 제조방법
TW201501318A (zh) 半導體裝置
JP3176527B2 (ja) 半導体装置の製造方法
US20150060843A1 (en) Display substrate and method of manufacturing a display substrate
TW202412314A (zh) 半導體裝置
KR20040070979A (ko) 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
US20190221672A1 (en) Low temperature polysilicon thin film transistor and preparation method thereof
JP2024039361A (ja) 半導体装置
TW202416389A (zh) 半導體裝置
TW202416546A (zh) 半導體裝置及其製造方法
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20240046023A (ko) 반도체 장치
CN114628529B (zh) 驱动背板及其制备方法、显示面板
US20240021668A1 (en) Semiconductor device
TW202410447A (zh) 氧化物半導體膜、薄膜電晶體、及電子機器
TWI841307B (zh) 半導體裝置之製造方法
WO2024042997A1 (ja) 酸化物半導体膜、薄膜トランジスタ、および電子機器
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector
WO2023238521A1 (ja) 薄膜トランジスタおよび電子機器
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024029437A1 (ja) 薄膜トランジスタおよび電子機器