JPH04196227A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04196227A JPH04196227A JP33294590A JP33294590A JPH04196227A JP H04196227 A JPH04196227 A JP H04196227A JP 33294590 A JP33294590 A JP 33294590A JP 33294590 A JP33294590 A JP 33294590A JP H04196227 A JPH04196227 A JP H04196227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- silicon
- emitter
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000605 extraction Methods 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021480 group 4 element Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 22
- 238000001459 lithography Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 241000238557 Decapoda Species 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 241000238565 lobster Species 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高集積、高速動作を可能とするバイポーラ
型の半導体装置およびその製造方法に関するものである
。
型の半導体装置およびその製造方法に関するものである
。
第８図は例えばＮＴＴ研究実用化報告第３６巻第４号（
１９８７）に示された従来の半導体装置の製造工程を示
す断面図であり、まず、第８図（ａ）に示すように半導
体基板ｌ上に通常プロセスであるＮ゛埋込層２、Ｎ−エ
ピタキシャル層３を形成し、平坦化選択酸化によりフィ
ールド酸化膜４を形成し、素子分離形成を行った後、酸
化膜５．窒化膜６゜ポリソリコン膜７を形成する。
１９８７）に示された従来の半導体装置の製造工程を示
す断面図であり、まず、第８図（ａ）に示すように半導
体基板ｌ上に通常プロセスであるＮ゛埋込層２、Ｎ−エ
ピタキシャル層３を形成し、平坦化選択酸化によりフィ
ールド酸化膜４を形成し、素子分離形成を行った後、酸
化膜５．窒化膜６゜ポリソリコン膜７を形成する。
次に、トランジスタ素子領域外のポリシリコンを選択的
に酸化し酸化膜８とした後、エミッタベース領域に相当
する所のポリシリコンをリソクラフィー技術を用い、エ
ツチングする。
に酸化し酸化膜８とした後、エミッタベース領域に相当
する所のポリシリコンをリソクラフィー技術を用い、エ
ツチングする。
次に、第８図（ｂ）に示すように、Ｐ＋ポリシリコン７
を選択的に酸化する。エミッタ・ベースを形成するシリ
コン基板は窒化膜で覆われていて酸化されない。次にそ
の窒化膜をベース電極となるＰ゛ポリシリコン下までサ
イドエツチングする。さらに、酸化膜を除去する。
を選択的に酸化する。エミッタ・ベースを形成するシリ
コン基板は窒化膜で覆われていて酸化されない。次にそ
の窒化膜をベース電極となるＰ゛ポリシリコン下までサ
イドエツチングする。さらに、酸化膜を除去する。
次に、このサイドエツチングで形成したＰ°ポリシリコ
ン電極下の空間を埋めるため、再度ポリシリコン膜を堆
積する。この空間部分を埋めたポリシリコン以外を除去
することによって、Ｐ４ポリシリコン７は第８図（Ｃ）
に示すようにシリコン基板１に接続される。
ン電極下の空間を埋めるため、再度ポリシリコン膜を堆
積する。この空間部分を埋めたポリシリコン以外を除去
することによって、Ｐ４ポリシリコン７は第８図（Ｃ）
に示すようにシリコン基板１に接続される。
次に、シリコン基板とその空間を埋めたポリシリコン側
面に熱酸化膜を形成する。この熱酸化膜を通してイオン
注入を行なうことによりにより第８図（ｄ）に示すよう
に真性ベース層９を形成する。
面に熱酸化膜を形成する。この熱酸化膜を通してイオン
注入を行なうことによりにより第８図（ｄ）に示すよう
に真性ベース層９を形成する。
次に、第８図（ｅ）に示すように、酸化膜とポリシリコ
ンｌＯを堆積し、続いて反応性イオンエツチングで方向
性エツチングを行い、エミッタ拡散用窓を開口する。こ
の後もう一度ポリシリコンを堆積し、Ａｓをイオン注入
したポリシリコン１１からの拡散てＮ＋エミッタ１２を
形成する。
ンｌＯを堆積し、続いて反応性イオンエツチングで方向
性エツチングを行い、エミッタ拡散用窓を開口する。こ
の後もう一度ポリシリコンを堆積し、Ａｓをイオン注入
したポリシリコン１１からの拡散てＮ＋エミッタ１２を
形成する。
従来の半導体装置は以上のように構成されており、Ｐ゛
ポリシリコン電極下の空間を埋めるため、再度ポリシリ
コン膜を堆積し、この空間部を埋めたポリシリコン以外
を除去する際に、エミッタ部に相当する部分にエツチン
グによるダメージか生じ、半導体装置のトランジスタ特
性が劣化する。
ポリシリコン電極下の空間を埋めるため、再度ポリシリ
コン膜を堆積し、この空間部を埋めたポリシリコン以外
を除去する際に、エミッタ部に相当する部分にエツチン
グによるダメージか生じ、半導体装置のトランジスタ特
性が劣化する。
また、ベースの引き出し電極をポリシリコンて形成して
いるので、ベース抵抗か高いという問題かあった。
いるので、ベース抵抗か高いという問題かあった。
二の発明は上記のような問題点を解消するためになされ
たもので、エミッタ部へのエツチングによるダメージを
回避でき、ベース抵抗の低減をはかった半導体装置およ
びその製造方法を得ることを目的とする。
たもので、エミッタ部へのエツチングによるダメージを
回避でき、ベース抵抗の低減をはかった半導体装置およ
びその製造方法を得ることを目的とする。
この発明の第１の発明に係る半導体装置は、素子分離後
、トランジスタ素子部にエビ成長を施し、フィールド酸
化膜上に堆積し、エミッタ所望領域外にさらに選択エビ
成長を施すことにより、外部ベースの引き出し電極を形
成するようにしたものである。
、トランジスタ素子部にエビ成長を施し、フィールド酸
化膜上に堆積し、エミッタ所望領域外にさらに選択エビ
成長を施すことにより、外部ベースの引き出し電極を形
成するようにしたものである。
また、第２の発明に係る半導体装置は素子分離後、ポリ
シリコン膜或いはアモルファスシリコン膜を堆積し、Ｓ
ｉ、Ｇｅなどの■族元素或いはＡｒなとの不活性元素を
イオン注入し、完全にアモルファス化し、その後熱処理
を施すことにより、トランジスタ素子部のシリコン面を
シードにして単結晶成長を施した後、エミッタ所望領域
外にさらに選択エビ成長を施すことにより、外部ベース
の引き電極を形成するようにしたものである。
シリコン膜或いはアモルファスシリコン膜を堆積し、Ｓ
ｉ、Ｇｅなどの■族元素或いはＡｒなとの不活性元素を
イオン注入し、完全にアモルファス化し、その後熱処理
を施すことにより、トランジスタ素子部のシリコン面を
シードにして単結晶成長を施した後、エミッタ所望領域
外にさらに選択エビ成長を施すことにより、外部ベース
の引き電極を形成するようにしたものである。
さらに、第３の発明に係る半導体装置は素子分離後、ポ
リシリコン膜を堆積し、ポリシリコン膜にレーザアニー
ルを施し、トランジスタ素子部のシリコン面をシードに
して単結晶成長を施し、エミッタ素子部のシリコン面を
シードにして単結晶成長を施し、エミッタ所望領域外に
さらに選択エビ成長を施すことにより、外部ベースの引
き出し電極を形成するようにしたものである。
リシリコン膜を堆積し、ポリシリコン膜にレーザアニー
ルを施し、トランジスタ素子部のシリコン面をシードに
して単結晶成長を施し、エミッタ素子部のシリコン面を
シードにして単結晶成長を施し、エミッタ所望領域外に
さらに選択エビ成長を施すことにより、外部ベースの引
き出し電極を形成するようにしたものである。
この発明における半導体装置は、フィールド酸化膜上に
ベース引き出し電極を形成する手段として、シリコン基
板とのコンタクトをエビ成長で行うようにしたのて、エ
ミッタ領域へのエッチンクダメーシがなく、しかもベー
ス抵抗を低減できる。
ベース引き出し電極を形成する手段として、シリコン基
板とのコンタクトをエビ成長で行うようにしたのて、エ
ミッタ領域へのエッチンクダメーシがなく、しかもベー
ス抵抗を低減できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の第１の実施例による半導体装置の製
造方法を示すプロセスフロー図であり、第８図と同一符
号は同一のものを示す。
造方法を示すプロセスフロー図であり、第８図と同一符
号は同一のものを示す。
以下、この第１図を用いて請求項１． ２に対応する本
発明の第１の実施例による半導体装置の製造方法を説明
する。
発明の第１の実施例による半導体装置の製造方法を説明
する。
まず、半導体基板ｌ上に通常プロセスによりＮ。
埋込層２、Ｎ−エピタキシャル層３を形成し、例えば図
示しない窒化膜をマスクにして選択酸化による素子分離
形成を行った後、第１図（ａ）に示すように、図示しな
い窒化膜を除去し、シリコン表面を露出させ、シリコン
表面にはＮ−エビ成長２１ａを、フィールド酸化膜上に
はＮ−ポリシリコシ２１ｂを成長させる。その後、表面
を２００人程０酸化２２したのち、２０００〜４０００
人の窒化膜２３をエミッタ、コレクタ領域にリソグラフ
ィーを用いて、選択的に残したのか、第１図（ｂ）であ
る。
示しない窒化膜をマスクにして選択酸化による素子分離
形成を行った後、第１図（ａ）に示すように、図示しな
い窒化膜を除去し、シリコン表面を露出させ、シリコン
表面にはＮ−エビ成長２１ａを、フィールド酸化膜上に
はＮ−ポリシリコシ２１ｂを成長させる。その後、表面
を２００人程０酸化２２したのち、２０００〜４０００
人の窒化膜２３をエミッタ、コレクタ領域にリソグラフ
ィーを用いて、選択的に残したのか、第１図（ｂ）であ
る。
次に、第１図（Ｃ）に示すように、窒化膜２３をマスク
にして選択エビを施すことにより、シリコン２１ａ上に
はエビ２４ａか、ポリシリコン２１ｂ上にはポリシリコ
ン２４ｂか形成される。
にして選択エビを施すことにより、シリコン２１ａ上に
はエビ２４ａか、ポリシリコン２１ｂ上にはポリシリコ
ン２４ｂか形成される。
次に窒化膜をマスクにポロンを１〜５×１０１５ｃｍ−
２程度のイオン注入を行い、その後、第１図（ｄ）に示
すように窒化膜をマスクにして、３０００人程度酸化２
５させる。さらに、リソグラフィーを使って、コレクタ
部の窒化膜を除去し、リンイオンを注入し、熱処理を行
ってコレクタ抵抗低減用Ｎ′″形領域２６を形成する。
２程度のイオン注入を行い、その後、第１図（ｄ）に示
すように窒化膜をマスクにして、３０００人程度酸化２
５させる。さらに、リソグラフィーを使って、コレクタ
部の窒化膜を除去し、リンイオンを注入し、熱処理を行
ってコレクタ抵抗低減用Ｎ′″形領域２６を形成する。
次に、第１図（ｅ）に示すようにエミッタ領域の窒化膜
２３および酸化膜２２を除去した後、約２００酸化度酸
化する。但し、コレクタ部は高濃度のｎ型層なので、増
速酸化により、フィールド上のポリシリコンは酸化され
消失する。
２３および酸化膜２２を除去した後、約２００酸化度酸
化する。但し、コレクタ部は高濃度のｎ型層なので、増
速酸化により、フィールド上のポリシリコンは酸化され
消失する。
次に、ＢＦ２を３−１０ Ｘ １０１３ｃｍ−２程度イ
オン注入し、活性ベース２７を形成した後、第１図（ｆ
＋に示すように、３０００人程度０酸化膜２８をＣＶＤ
で形成し、反応性イオンエツチングを用いて酸化膜２８
をエツチングし、エミッタの開口を行い、側壁にのみ酸
化膜か残る。また、同時にコレクタ部のシリコン面が露
出する。
オン注入し、活性ベース２７を形成した後、第１図（ｆ
＋に示すように、３０００人程度０酸化膜２８をＣＶＤ
で形成し、反応性イオンエツチングを用いて酸化膜２８
をエツチングし、エミッタの開口を行い、側壁にのみ酸
化膜か残る。また、同時にコレクタ部のシリコン面が露
出する。
次に、全面に２０００人程度０ポリシリコン２９を堆積
し、砒素を１０１６ｃｍ−２程度イオン注入する。そし
て、第１図（ｇ）に示すようにフォトリソクラフィーを
使って、ポリシリコン２９をエツチングし、熱処理によ
りポリシリコシ２９からの拡散て活性ベース２フ中にエ
ミッタ３０を形成する。
し、砒素を１０１６ｃｍ−２程度イオン注入する。そし
て、第１図（ｇ）に示すようにフォトリソクラフィーを
使って、ポリシリコン２９をエツチングし、熱処理によ
りポリシリコシ２９からの拡散て活性ベース２フ中にエ
ミッタ３０を形成する。
この第１の実施例ではコレクタ電極とベース電極の分離
を活性ベースに硼素を注入する前のＮ形の増速酸化を利
用して行っていたか、第２図に示すように素子分離後基
板上にエビ、フィールド酸化膜上にポリシリコンを形成
後、レジスト４０を形成し、リソグラフィを用いてポリ
シリコンをエツチングする（第２図（ａ））か、あるい
は、耐酸化性膜４１を用いてポリシリコンを選択酸化す
る（第２図（ｂ））ようにし、以下第１図と同様のプロ
セスにより、半導体装置を得るようにしてもよい。
を活性ベースに硼素を注入する前のＮ形の増速酸化を利
用して行っていたか、第２図に示すように素子分離後基
板上にエビ、フィールド酸化膜上にポリシリコンを形成
後、レジスト４０を形成し、リソグラフィを用いてポリ
シリコンをエツチングする（第２図（ａ））か、あるい
は、耐酸化性膜４１を用いてポリシリコンを選択酸化す
る（第２図（ｂ））ようにし、以下第１図と同様のプロ
セスにより、半導体装置を得るようにしてもよい。
このようにすると、コレクタの引き出し電極のポリシリ
コンを酸化して消失させる必要かなくなり、コレクタと
アルミ配線のコンタクトか大きくとれ、コレクタの開口
部を狭くでき、寄生容量の低減を行うことが可能である
。
コンを酸化して消失させる必要かなくなり、コレクタと
アルミ配線のコンタクトか大きくとれ、コレクタの開口
部を狭くでき、寄生容量の低減を行うことが可能である
。
第３の実施例は第３図（ａ）に示すように、例えはトレ
ンチ分離後、Ｐ型光エピ成長層２１’ をＮ−型ノリコ
ン３上に成長させ、活性ベース層及びコレクタの引き出
し電極を形成し、フィールド酸化膜上にポリシリコンを
形成する。
ンチ分離後、Ｐ型光エピ成長層２１’ をＮ−型ノリコ
ン３上に成長させ、活性ベース層及びコレクタの引き出
し電極を形成し、フィールド酸化膜上にポリシリコンを
形成する。
次に、第２の実施例と同様にして、リソグラフィでコレ
クタベース間の分離のために、ポリシリコンをエツチン
グする。 次に、酸化膜２００人２２′、窒化膜３００
０人２３程度をＣＶＤでデポした後、第３図（ｂ）に示
すようにエミッタ領域のみに窒化膜、酸化膜をリソグラ
フィ技術を使い、エツチングをし残す。
クタベース間の分離のために、ポリシリコンをエツチン
グする。 次に、酸化膜２００人２２′、窒化膜３００
０人２３程度をＣＶＤでデポした後、第３図（ｂ）に示
すようにエミッタ領域のみに窒化膜、酸化膜をリソグラ
フィ技術を使い、エツチングをし残す。
次に、レジストてコレクタ部以外の領域をリンをイオン
注入し、レジスト除去後、熱処理を施しＮ＋型領領域形
成する。
注入し、レジスト除去後、熱処理を施しＮ＋型領領域形
成する。
次に、第３図（Ｃ）に示すように選択エビ成長を施すこ
とにより、ポリシリコン部分にはポリシリコンか、シリ
コン部分にはシリコンか成長する。その後、レジストで
外部ベース形成部分のみを開口し、窒化膜とレジストを
マスクにホロンをイオン注入する。その後、窒化膜２３
をマスクに酸化する。そして、窒化膜２３．酸化膜２２
を除去後、第１および第２の実施例では活性ペース所用
にホロン注入を行っていたか、第３の実施例ではすてに
Ｐ型のエビ成長を行ったので必要ない。次に、酸化膜２
８をＣＶＤて形成し、反応性イオンエツチングを用いて
、酸化膜２８をエツチングし、エミッタの開口を行い、
側壁に酸化膜２８を残す（第３図（ｄ））。
とにより、ポリシリコン部分にはポリシリコンか、シリ
コン部分にはシリコンか成長する。その後、レジストで
外部ベース形成部分のみを開口し、窒化膜とレジストを
マスクにホロンをイオン注入する。その後、窒化膜２３
をマスクに酸化する。そして、窒化膜２３．酸化膜２２
を除去後、第１および第２の実施例では活性ペース所用
にホロン注入を行っていたか、第３の実施例ではすてに
Ｐ型のエビ成長を行ったので必要ない。次に、酸化膜２
８をＣＶＤて形成し、反応性イオンエツチングを用いて
、酸化膜２８をエツチングし、エミッタの開口を行い、
側壁に酸化膜２８を残す（第３図（ｄ））。
次に、全面に２０００人程度０ポリシリコン２９を堆積
し、砒素を１０１６ｃｍ−２程度イオン注入する。そし
て、第３図（ｅ）に示すように、フォトリソグラフィを
使ってポリシリコン２９をエツチングし、熱処理により
ポリシリコン２９からの拡散て活性ペース２７中にエミ
ッタ３０を形成する。
し、砒素を１０１６ｃｍ−２程度イオン注入する。そし
て、第３図（ｅ）に示すように、フォトリソグラフィを
使ってポリシリコン２９をエツチングし、熱処理により
ポリシリコン２９からの拡散て活性ペース２７中にエミ
ッタ３０を形成する。
上記第３の実施例では、光エビ形成後コレクタのＮ゛領
域形成していたか、第４図に示すように、トレンチ分離
とＬＯＣＯ３法によるコレクタベース間の分離の後に、
例えばフォトリソグラフィを使ってリンをイオン注入し
、熱処理を行ってコレクタ抵抗低減側Ｎ゛形領域２６を
形成してもよい。
域形成していたか、第４図に示すように、トレンチ分離
とＬＯＣＯ３法によるコレクタベース間の分離の後に、
例えばフォトリソグラフィを使ってリンをイオン注入し
、熱処理を行ってコレクタ抵抗低減側Ｎ゛形領域２６を
形成してもよい。
このため、上記第３の実施例では、光エビによりＰ型エ
ピ生成後にコレクタの熱処理を行っていたため、ボロン
かＮ−形エピタキシャル層に拡散しベース幅か広（なる
が、この第４の実施例ではコレクタの熱処理を先に行う
ので、ベース幅の広がりを抑えることが可能になる。
ピ生成後にコレクタの熱処理を行っていたため、ボロン
かＮ−形エピタキシャル層に拡散しベース幅か広（なる
が、この第４の実施例ではコレクタの熱処理を先に行う
ので、ベース幅の広がりを抑えることが可能になる。
また、第５の実施例では、サイドウオールの形成手段と
して酸化膜２８を反応性イオンエツチングするのではな
く、第５図に示すようにエツチングストッパとしての酸
化膜５１を３００人程酸化積し、さらにポリシリコン５
２を２５００人程度堆積し、反応性イオンエツチングに
よりポリシリコンをエツチングし、その後ウェットエッ
チで酸化膜を除去することて、エミッタを開口する。こ
のようにすると、シリコンへのエツチングダメージを低
減できる。
して酸化膜２８を反応性イオンエツチングするのではな
く、第５図に示すようにエツチングストッパとしての酸
化膜５１を３００人程酸化積し、さらにポリシリコン５
２を２５００人程度堆積し、反応性イオンエツチングに
よりポリシリコンをエツチングし、その後ウェットエッ
チで酸化膜を除去することて、エミッタを開口する。こ
のようにすると、シリコンへのエツチングダメージを低
減できる。
ところで、上記各実施例では、ＣＶＤ法によるエビ成長
を用いて、フィールド酸化膜上にはポリシリコン、シリ
コン上にはエピタキソヤル成長を行っていた。しかし、
請求項３に対応する第６の実施例（第６図参照）に示す
ように、素子分離後、全面に減圧ＣＶＤ法で６２０ ’
Ｃの温度でポリシリコンあるいは５４０°Ｃの温度てア
モルファスシリコン６１を例えば１０００人程度酸化積
し、その後、５０ Ｋ ｅ ■のシリコンイオンで２Ｘ
１０１５ｃｍ−２程度あるいはケルマニウムイオン等の
■族元素あるいはアルゴン等の不活性元素イオンを用い
て、上記デポ膜中に存在する核（ｎｕｃｌｅｉ）を破壊
することにより、８００°Ｃ以下の熱処理を加えて基板
よりエビ成長することも可能である。
を用いて、フィールド酸化膜上にはポリシリコン、シリ
コン上にはエピタキソヤル成長を行っていた。しかし、
請求項３に対応する第６の実施例（第６図参照）に示す
ように、素子分離後、全面に減圧ＣＶＤ法で６２０ ’
Ｃの温度でポリシリコンあるいは５４０°Ｃの温度てア
モルファスシリコン６１を例えば１０００人程度酸化積
し、その後、５０ Ｋ ｅ ■のシリコンイオンで２Ｘ
１０１５ｃｍ−２程度あるいはケルマニウムイオン等の
■族元素あるいはアルゴン等の不活性元素イオンを用い
て、上記デポ膜中に存在する核（ｎｕｃｌｅｉ）を破壊
することにより、８００°Ｃ以下の熱処理を加えて基板
よりエビ成長することも可能である。
同様に、請求項４に対応する第７の実施例（第７図参照
）に示すように、素子分離後、全面に減圧ＣＶＤ法でポ
リシリコン７Ｉを堆積後、反射防止膜としての窒化膜７
２をパターニングし、その後、レーザを用いて基板より
エビ成長（レーザ再結晶化）させることも可能である。
）に示すように、素子分離後、全面に減圧ＣＶＤ法でポ
リシリコン７Ｉを堆積後、反射防止膜としての窒化膜７
２をパターニングし、その後、レーザを用いて基板より
エビ成長（レーザ再結晶化）させることも可能である。
この第６．第７の実施例によれば、低温プロセスでエビ
層を成長させるのか可能となるため、高温プロセスで問
題となるＮ１層の上昇を防止でき、耐圧の低下や浮遊容
量の増加を防止することか可能となる。
層を成長させるのか可能となるため、高温プロセスで問
題となるＮ１層の上昇を防止でき、耐圧の低下や浮遊容
量の増加を防止することか可能となる。
なお、この第６．第７の実施例においても、第５図に示
すように、エッチングストツノクとしての酸化膜とポリ
シリコンを堆積し、反応性イオンエツチングによりポリ
シリコンをエツチングし、その後ウェットエッチで酸化
膜を除去することて、エミッタを開口するようにしても
よく、このようにすることて、シリコンへのエツチング
ダメージを低減することか可能である。
すように、エッチングストツノクとしての酸化膜とポリ
シリコンを堆積し、反応性イオンエツチングによりポリ
シリコンをエツチングし、その後ウェットエッチで酸化
膜を除去することて、エミッタを開口するようにしても
よく、このようにすることて、シリコンへのエツチング
ダメージを低減することか可能である。
以上のように、この発明に係る半導体装置およびその製
造方法によれば、ベースの引き出し電極をエピタキシャ
ル成長と選択エピタキシャル成長を用いて形成したので
、エツチングダメージのないベース抵抗の低い半導体装
置か得られる効果かある。
造方法によれば、ベースの引き出し電極をエピタキシャ
ル成長と選択エピタキシャル成長を用いて形成したので
、エツチングダメージのないベース抵抗の低い半導体装
置か得られる効果かある。
また、素子分離後、多結晶シリコンを全面に堆積し、シ
リコン、ゲルマニウムなとの■族元素あるいはアルゴン
なとの不活性元素をイオン注入し、完全にアモルファス
化後熱処理を施し、シリコン面をシードにして単結晶成
長させ、さらに選択エビ成長を用いてベースの引き出し
電極を形成するか、あるいは、素子分離後、多結晶シリ
コンを全面に堆積し、レーサアニールを施して単結晶化
し、選択エピタキシャル成長を用いてベースの引き出し
電極を形成するようにしたので、エツチングダメージの
ないベース抵抗の低い半導体装置を得る効果かある。
リコン、ゲルマニウムなとの■族元素あるいはアルゴン
なとの不活性元素をイオン注入し、完全にアモルファス
化後熱処理を施し、シリコン面をシードにして単結晶成
長させ、さらに選択エビ成長を用いてベースの引き出し
電極を形成するか、あるいは、素子分離後、多結晶シリ
コンを全面に堆積し、レーサアニールを施して単結晶化
し、選択エピタキシャル成長を用いてベースの引き出し
電極を形成するようにしたので、エツチングダメージの
ないベース抵抗の低い半導体装置を得る効果かある。
第１図はこの発明の第１の実施例によるバイポーラトラ
ンジスタの製造方法を示す断面図、第２図はこの発明の
第２の実施例によるバイポーラトランジスタの製造方法
を示す断面図、第３図はこの発明の第３の実施例による
バイポーラトランジスタの製造方法を示す断面図、第４
図はこの発明の第４の実施例によるバイポーラトランジ
スタの製造方法を示す断面図、第５図はこの発明の第５
の実施例によるバイポーラトランジスタの製造方法を示
す断面図、第６図はこの発明の第６の実施例によるバイ
ポーラトランジスタの製造方法を示す断面図、第７図は
この発明の第７の実施例によるバイポーラトランジスタ
の製造方法を示す断面図、第８図は従来のバイポーラト
ランジスタの製造方法を示す断面図である。 図において、■はシリコン基板、２は埋込層、３はエピ
タキシャル成長層、２１ａはエピタキシャル成長層、２
１ｂは多結晶シリコン成長層、２２は酸化膜、２３は窒
化膜、２４ａは選択エピタキシャル成長層、２４ｂは選
択多結晶シリコン成長層、２５は酸化膜、２６はコレク
タ引き出し層、２７は活性ベース層、２８は側壁、２９
はエミ・ツタポリシリコン層、３０はエミツタ層である
。 なお、図中、同一符号は同一、又は相当部分を示す。
ンジスタの製造方法を示す断面図、第２図はこの発明の
第２の実施例によるバイポーラトランジスタの製造方法
を示す断面図、第３図はこの発明の第３の実施例による
バイポーラトランジスタの製造方法を示す断面図、第４
図はこの発明の第４の実施例によるバイポーラトランジ
スタの製造方法を示す断面図、第５図はこの発明の第５
の実施例によるバイポーラトランジスタの製造方法を示
す断面図、第６図はこの発明の第６の実施例によるバイ
ポーラトランジスタの製造方法を示す断面図、第７図は
この発明の第７の実施例によるバイポーラトランジスタ
の製造方法を示す断面図、第８図は従来のバイポーラト
ランジスタの製造方法を示す断面図である。 図において、■はシリコン基板、２は埋込層、３はエピ
タキシャル成長層、２１ａはエピタキシャル成長層、２
１ｂは多結晶シリコン成長層、２２は酸化膜、２３は窒
化膜、２４ａは選択エピタキシャル成長層、２４ｂは選
択多結晶シリコン成長層、２５は酸化膜、２６はコレク
タ引き出し層、２７は活性ベース層、２８は側壁、２９
はエミ・ツタポリシリコン層、３０はエミツタ層である
。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (4)
- （１）トランジスタのベースの引き出し電極をフィール
ド酸化膜上に引き出す部分の少なくとも一部がシリコン
基板からエピタキシャル成長していることを特徴とする
半導体装置。 - （２）シリコン単結晶基板上にエピタキシャル成長層を
、素子分離領域上に多結晶シリコンをそれぞれ同時に成
長させる工程と、 耐酸化性膜をエミッタとなるべき所要の領域に残す工程
と、 上記耐酸化性膜をマスクに選択エピタキシャル成長させ
、ベース引き出し電極を形成する工程と、上記耐酸化性
膜をマスクに酸化する工程と、上記耐酸化性膜を除去し
、絶縁膜を堆積する工程と、 上記絶縁膜を異方性エッチングし、エミッタとなるべき
所要の領域を開口する工程とを含むことを特徴とする半
導体装置の製造方法。 - （３）素子分離領域を有するシリコン単結晶基板に、ポ
リシリコンあるいはアモルファスシリコンを堆積する工
程と、 IV族元素あるいは不活性元素をイオン注入する工程と、 熱処理を施してシリコン単結晶基板より単結晶成長させ
る工程と、 耐酸化性膜をエミッタとなるべき所要の領域に残す工程
と、 上記耐酸化性膜をマスクに選択エピタキシャル成長させ
、ベース引き出し電極を形成する工程と、上記耐酸化性
膜をマスクに酸化する工程と、上記耐酸化性膜を除去し
、絶縁膜を堆積する工程と、 上記絶縁膜を異方性エッチングし、エミッタとなるべき
所要の領域を開口する工程とを含むことを特徴とする半
導体装置の製造方法。 - （４）素子分離領域を有するシリコン単結晶基板に多結
晶シリコンを堆積する工程と、 レーザ光を用いて上記多結晶シリコンを単結晶化する工
程と、 耐酸化性膜をエミッタとなるべき所要の領域に残す工程
と、 上記耐酸化性膜をマスクに選択エピタキシャル成長させ
、ベース引き出し電極を形成する工程と、上記耐酸化性
膜をマスクに酸化する工程と、上記耐酸化性膜を除去し
、絶縁膜を堆積する工程と、 上記絶縁膜を異方性エッチングし、エミッタとなるべき
所要の領域を開口する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33294590A JPH04196227A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33294590A JPH04196227A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196227A true JPH04196227A (ja) | 1992-07-16 |
Family
ID=18260566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33294590A Pending JPH04196227A (ja) | 1990-11-27 | 1990-11-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209473A (ja) * | 2011-03-30 | 2012-10-25 | National Institute Of Advanced Industrial & Technology | 半導体の製造方法及び半導体装置 |
-
1990
- 1990-11-27 JP JP33294590A patent/JPH04196227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209473A (ja) * | 2011-03-30 | 2012-10-25 | National Institute Of Advanced Industrial & Technology | 半導体の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405790A (en) | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices | |
| US20040007737A1 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
| GB2296376A (en) | Bipolar transistor fabrication with trench isolation | |
| JPH0797625B2 (ja) | 半導体記憶装置 | |
| JP3213549B2 (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| CN102254933A (zh) | Pn结隔离结构及其形成方法 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JP2001023999A (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| KR100498503B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH04196227A (ja) | 半導体装置およびその製造方法 | |
| JPH0482180B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| KR100218668B1 (ko) | 바이폴라 소자의 컬랙터 장치 및 그 제조방법 | |
| JPH01302838A (ja) | 半導体装置およびその製造方法 | |
| JP2763105B2 (ja) | 半導体装置の製造方法 | |
| JPH04322432A (ja) | 半導体装置及びその製造方法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JP2500831B2 (ja) | 多結晶シリコンを利用したバイポ―ラ素子の製造方法 | |
| JPH0430536A (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 |