JP5565804B2 - ゲートスタック形成方法 - Google Patents

ゲートスタック形成方法 Download PDF

Info

Publication number
JP5565804B2
JP5565804B2 JP2010168792A JP2010168792A JP5565804B2 JP 5565804 B2 JP5565804 B2 JP 5565804B2 JP 2010168792 A JP2010168792 A JP 2010168792A JP 2010168792 A JP2010168792 A JP 2010168792A JP 5565804 B2 JP5565804 B2 JP 5565804B2
Authority
JP
Japan
Prior art keywords
layer
hfo
oxygen
gate stack
control metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010168792A
Other languages
English (en)
Other versions
JP2012028713A (ja
Inventor
行則 森田
真司 右田
裕之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010168792A priority Critical patent/JP5565804B2/ja
Priority to PCT/JP2011/065430 priority patent/WO2012014642A1/ja
Publication of JP2012028713A publication Critical patent/JP2012028713A/ja
Application granted granted Critical
Publication of JP5565804B2 publication Critical patent/JP5565804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ゲートスタック形成方法に関するものである。
近年の集積回路ではＳｉＯ２にかわり、高誘電率(high-k)ゲート絶縁膜が使用されるようになった。これは、スケーリング則に従い電気的な等価酸化膜厚は薄膜化しつつ、膜の誘電率を増大させることで、実際の膜厚を増加させ、直接トンネル電流を抑制する手法である。最初の世代のhigh-k材料としては、ＨｆＯ２(誘電率約１３〜２０)が用いられた。
微細化の進行に伴い、約０．５ｎｍ以下という極薄の等価酸化膜厚が必要とされる技術世代において、ゲートスタック全体での等価酸化膜厚を薄膜化する手法はいくつか提案されている。
ひとつは、ある種の金属をドープしたＴｉＮ、ＴａＮ等の合金をゲート電極とし、熱処理時にＨｆＯ２とＳｉとの界面に存在するＳｉＯ２層を、ドープした金属による酸素欠陥注入効果により還元分解し、ＨｆＯ２を直接Ｓｉ上に形成することで、低誘電率の界面ＳｉＯ２層による等価酸化膜厚の増加を抑制する手法である。（非特許文献１、２参照）
しかし、約０．５ｎｍ以下の等価酸化膜厚を得るためには低誘電率の界面ＳｉＯ２層を完全に除去した上でも、誘電率１３〜２０程度のhigh-k絶縁膜ですら直接トンネル電流が流れる領域までも薄膜化する必要が生じるため、この手法は充分なものではない。
近年研究が進められているのが、従来のhigh-k材料よりも誘電率の高い絶縁層(higher-k材料、誘電率３０以上)を用いる手法である。
higher-kゲート絶縁膜を形成する手法はすでに提案されている。図２にそのひとつを紹介する（特許文献１参照）。これはＨｆＯ２膜上に保護膜を堆積した上で急速熱処理を行い、高誘電率の結晶相(cubic相)を優先的に生成するというものである。
しかしこの手法では、ＨｆＯ２とＳｉとの界面に、ＨｆＯ２が結晶化する際に放出された酸素によってＳｉＯ２層が形成され、ゲートスタック全体での等価酸化膜厚が増加してしまうという問題が存在し、極薄の等価酸化膜厚の実現は困難である。
特開２００８−３０６０３６号公報
K.Choi etal., Tech.Dig VLSI Symp.,2009,pg.138. T.Andoet al., IEDM 09-423〜426
本発明は、ＨｆＯ２層をゲート絶縁膜とするゲートスタックにおいて、界面にＳｉＯ２層が形成されない極薄の等価酸化膜厚を持ったhigher-kゲートスタックを実現することを課題とする。
本発明は上記の課題を解決するために下記の構成としたものである。
本発明のゲートスタック形成方法は、シリコン基板上にアモルファスＨｆＯ 2 層を形成する工程と、前記アモルファスＨｆＯ 2 層の上に酸素吸収効果のある酸素制御金属層を形成する工程と、前記シリコン基板上に形成された前記アモルファスＨｆＯ 2 層及び前記酸素制御金属層を所定の温度で熱処理し、前記アモルファスＨｆＯ 2 層を結晶化して誘電率を増大させたゲート絶縁膜とすると同時に、前記酸素制御金属層によりＨｆＯ 2 層熱処理時の放出酸素を直接吸収させてＨｆＯ 2 ／Ｓｉ界面のＳｉＯ 2 層形成を抑制するとともに、ＨｆＯ 2 格子からの酸素を除去した酸素欠陥をＨｆＯ 2 層に導入することで前記界面のＳｉＯ 2 層を還元分解する熱処理工程と、を含むことを特徴とする。
ここで、前記酸素吸収効果のある酸素制御金属層は、Ｔｉ層であってよい。また、前記熱処理工程後の前記酸素制御金属層の上にゲート電極を形成する。
本発明によれば、ＨｆＯ２層上に酸素吸収効果のある酸素制御金属層を形成した上で急速加熱処理を行うことにより、界面のＳｉＯ２層は形成されず、極薄の等価酸化膜厚を持ったhigher-kゲートスタックが実現できる。
本発明に係るゲートスタック形成方法を説明する図面 従来のゲートスタック形成方法を説明する図面
本発明に係るゲートスタック形成方法について、図１を参照して詳細に説明する。
（１）Ｓｉ基板上にゲート絶縁膜となるアモルファスＨｆＯ２層及び酸素吸収効果のある酸素制御金属層を形成する。（図１左図参照）
（２）急速加熱処理を行う。(図１中央図参照)
（３）この処理によりＨｆＯ２層は結晶化し高誘電率化する。（図１右図参照）
（４）最後にゲート電極を形成しゲートスタックが完成する。
酸素吸収効果のある酸素制御金属層の効果は、次のとおりである。(図１中央図参照)
（１）ＨｆＯ２熱処理時の放出酸素を直接吸収し、界面のＳｉＯ２形成を抑制する。
（２）ＨｆＯ２格子から酸素を除去し酸素欠陥（Ｖｏ）を膜中に導入することで、界面のＳｉＯ２を還元分解する。
これらの効果によりＳｉＯ２界面層の形成を抑制する。
本発明によれば、極薄の等価酸化膜厚を持ったhigher-kゲートスタックを実現できる。
試作では、酸素吸収効果のある金属層として５〜７ｎｍの厚さのＴｉ層とし、熱処理温度は６００〜１１００℃とした。これによりＨｆＯ２層の誘電率約４６、ＨｆＯ２ゲートスタックとして、０．３７ｎｍの等価酸化膜厚が得られた。

Claims (3)

  1. シリコン基板上にアモルファスＨｆＯ2層を形成する工程と、
    前記アモルファスＨｆＯ 2 層の上に酸素吸収効果のある酸素制御金属層を形成する工程と、
    前記シリコン基板上に形成された前記アモルファスＨｆＯ 2 層及び前記酸素制御金属層を所定の温度で熱処理し、前記アモルファスＨｆＯ 2 層を結晶化して誘電率を増大させたゲート絶縁膜とすると同時に、前記酸素制御金属層によりＨｆＯ 2 層熱処理時の放出酸素を直接吸収させてＨｆＯ 2 ／Ｓｉ界面のＳｉＯ 2 層形成を抑制するとともに、ＨｆＯ 2 格子からの酸素を除去した酸素欠陥をＨｆＯ 2 層に導入することで前記界面のＳｉＯ 2 層を還元分解する熱処理工程と、
    を含むことを特徴とするゲートスタック形成方法。
  2. 前記酸素吸収効果のある酸素制御金属層は、Ｔｉ層であることを特徴とする請求項１記載のゲートスタック形成方法。
  3. 前記熱処理工程後の前記酸素制御金属層の上にゲート電極を形成することを特徴とする請求項１又は２記載のゲートスタック形成方法。
JP2010168792A 2010-07-28 2010-07-28 ゲートスタック形成方法 Expired - Fee Related JP5565804B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010168792A JP5565804B2 (ja) 2010-07-28 2010-07-28 ゲートスタック形成方法
PCT/JP2011/065430 WO2012014642A1 (ja) 2010-07-28 2011-07-06 ゲートスタック形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168792A JP5565804B2 (ja) 2010-07-28 2010-07-28 ゲートスタック形成方法

Publications (2)

Publication Number Publication Date
JP2012028713A JP2012028713A (ja) 2012-02-09
JP5565804B2 true JP5565804B2 (ja) 2014-08-06

Family

ID=45529860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168792A Expired - Fee Related JP5565804B2 (ja) 2010-07-28 2010-07-28 ゲートスタック形成方法

Country Status (2)

Country Link
JP (1) JP5565804B2 (ja)
WO (1) WO2012014642A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5652926B2 (ja) * 2011-03-28 2015-01-14 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP5692801B2 (ja) * 2011-03-30 2015-04-01 独立行政法人産業技術総合研究所 半導体の製造方法及び半導体装置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR20140032716A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
US7598545B2 (en) * 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012028713A (ja) 2012-02-09
WO2012014642A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
US20110318915A1 (en) Process to make high-k transistor dielectrics
JP5565804B2 (ja) ゲートスタック形成方法
CN1505114A (zh) 半导体器件的制造方法
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
JP2007027500A (ja) 半導体装置およびその製造方法
WO2007032282A1 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
JP2005317647A (ja) 半導体装置及びその製造方法
US20160181109A1 (en) Semiconductor device manufacturing method
JP2006128547A (ja) 半導体装置及びその製造方法
CN104733303B (zh) 伪栅的去除方法和mos晶体管的形成方法
JP2006253440A (ja) 半導体装置の製造方法および半導体装置
JP5652926B2 (ja) ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2004186567A (ja) 半導体装置および半導体装置の製造方法
JP2007165401A (ja) 半導体装置および半導体装置の製造方法
JP2008078253A (ja) 半導体装置の製造方法
JP2008258487A (ja) 半導体装置の製造装置
JP2006114747A5 (ja)
TWI593023B (zh) 晶圓的形成方法
JP2005294564A (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP2008306132A (ja) 半導体装置の製造方法
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
TW540111B (en) Method for making a semiconductor device
JP2010262965A (ja) トランジスターの製造方法
JP2007067229A (ja) 絶縁ゲート型電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140610

R150 Certificate of patent or registration of utility model

Ref document number: 5565804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees