JP2007067229A

JP2007067229A - 絶縁ゲート型電界効果トランジスタの製造方法

Info

Publication number: JP2007067229A
Application number: JP2005252408A
Authority: JP
Inventors: Hiroyuki Ota; 裕之太田
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2005-08-31
Filing date: 2005-08-31
Publication date: 2007-03-15

Abstract

【課題】 HfAlON膜中のHfとAl量（HfとAlの平均組成比）を変えることなく、また成膜温度を変えることなく、HfAlON膜中の窒素濃度を制御するとともに、HfAlON膜中の最大窒素濃度が10at. %以上を保持することで当該部分を非晶質化したHfAlON膜を備えた絶縁ゲート型電界効果トランジスタを提供することを課題とする。
【解決手段】半導体基板上に直接もしくは絶縁膜を介して第１のHfON膜を形成する工程、第１のHfON膜上にAl₂O₃膜を介して第２のHfON膜を形成する工程、酸素雰囲気中でアニーリングする工程及び第２のHfON膜上にゲート電極を形成する工程を含む絶縁ゲート電界効果トランジスタの製造方法において、HfON膜を膜中窒素濃度が１０at.%以上のアモルファス膜とするようにAl₂O₃膜を介在させて酸素アニーリングすることを特徴とする絶縁ゲート電界効果トランジスタの製造方法である。
【選択図】図１

Description

本発明は、絶縁ゲート型電界効果トランジスタの製造方法に関する。

半導体集積回路は、その主要構成素子である電界効果トランジスタ素子の素子寸法を縮小化することにより、高性能化、低消費電力化、及び低価格化を実現している。電界効果トランジスタの性能を左右する最も重要な構成要素のひとつは、ゲート電極下部に形成されるゲート絶縁膜であるが、このゲート絶縁膜についても、高性能化のための縮小化、即ち薄膜化が要求されている。特に近年のハイパフォーマンス版のLSIを構成する電界効果トランジスタにおいては、ゲート絶縁膜の物理膜厚が2nmをきるような状況にある。このような極薄膜ゲート絶縁膜では、その絶縁性が劣化し、ゲート電極からのトンネル貫通電流による消費電力の増大が避けがたくなっている。即ち、電界効果トランジスタの高速化と低消費電力化の両立が困難となっている状況である。

このような状況に鑑み、現在、ゲート絶縁膜の材料を従来のSiO₂（比誘電率3.9）,
(SiO₂)x(Si₃N₄)1-x（シリコン酸窒化膜：比誘電率3.9-7.2）よりも誘電率の大きい材料への変更が試みられている。誘電率の高い絶縁材料の薄膜を用いることにより、従来材料のゲート絶縁膜よりも物理膜厚を厚くしても、所望のゲート電気容量が得られ、高速化に必要なドレイン電流が維持できるからである。また、ゲート電極からのトンネル貫通電流はゲート絶縁膜の物理膜厚を増加させることにより、指数関数的に減少することが知られている。

そのような高誘電率材料の候補として、Al₂O₃ (比誘電率：9.8)、HfO₂（比誘電率：23）、Y₂O₃(誘電率：25)、Pr₂O₃(誘電率：30)、La₂O₃(誘電率：25)、TiO₂（誘電率：40）、Ta₂O₅ (誘電率：25)などの金属酸化物、あるいはこれらの材料に窒素を添加した材料、さらには、これらの金属酸化物の混晶または化合物を挙げることができる。

上記の高誘電率材料の中でも、HfO₂、Al₂O₃の化合物である(HfO₂)x(Al₂O₃)1-xに窒素を添加した材料は高い誘電率（比誘電率は約20前後、但し組成ｘに依存する。）等の点から特に有望と期待されている。なお以後、(HfO₂)x(Al₂O₃)1-x をHfAlOと、HfAlOに窒素を添加した材料をHfAlONと略称する。

このHfAlONゲート絶縁膜においては、そのゲート絶縁膜としての特性が膜中窒素濃度により変化することが知られている。たとえば、窒素を高濃度で添加すると、その後の高温熱処理によるHfAlON膜の結晶化が抑制されることが報告されている。一般に、HfAlONが結晶化してしまうと、集積化した多数の電界効果トランジスタのある一部のトランジスタにおいては、一つの結晶からのみなるゲート絶縁膜が形成される一方、その他の電界効果型トランジスタにおいては、ゲート絶縁膜が複数の結晶粒からなることになる。つまり、後者の電界効果型トランジスタではゲート絶縁膜中に結晶粒間の境界（結晶粒界）が生じることになる。この結晶粒界は一般に絶縁性が悪く、漏れ電流が流れやすい。したがって、集積化した電界効果トランジスタにおいて、漏れ電流の量が異なるトランジスタが多数存在することになる。

換言すれば、LSIを構成する電界効果トランジスタ性能に許容し難い、バラツキが生じることになる。これは、LSI回路の設計を極めて困難にするとともに、例えこの設計困難を克服したとしても、最終的にLSI製品の品質にバラツキが生じ、製品歩留まりが著しく低くなることが惹起される。HfAlON中の窒素濃度の制御方法として、非特許文献１を挙げることができる。この方法では、HfONに対して極薄Al₂O₃の挿入位置を変えることで窒素濃度を制御し、移動度向上を図っている。

まず、シリコン基板上にSiO₂層を積層し、その上にHfON/極薄Al₂O₃(<1nm)/HfON積層構造を作製する。その後の酸素アニール処理により、極薄Al₂O₃層が窒素をブロックすることで、極薄Al₂O₃層の挿入位置により窒素濃度が制御できることが上記非特許文献１に報告されている。
ところが非特許文献１に記載の窒素濃度制御方法にも問題がある。本手法においては、Al₂O₃膜の挿入位置によるHfAlONの窒素濃度が制御できることが記載されてはいるものの、膜中の窒素濃度を十分に高くする手法が記載されておらず、膜中の平均的な窒素濃度が制御できたとしても膜中の最大の窒素濃度を10at.%以上にすることはできない。したがって、窒素導入によるHfAlON膜の部分的非晶質化が達成できない。
A. Toriumi et al., MICROELECTRONIC ENGNEERRING Vol.80, 190-197 (2005).

本発明の目的は、HfAlON膜中のHfとAl量（HfとAlの平均組成比）を変えることなく、また成膜温度を変えることなく、HfAlON膜中の窒素濃度を制御するとともに、HfAlON膜中の最大窒素濃度が10at. %以上を保持することで当該部分を非晶質化したHfAlON膜を備えた絶縁ゲート型電界効果トランジスタの製造方法を提供することを課題とする。

上記課題を解決するために本発明は、半導体基板上に直接もしくは絶縁膜を介して第１のHfON膜を形成する工程、第１のHfON膜上にAl₂O₃膜を介して第２のHfON膜を形成する工程、酸素雰囲気中でアニーリングする工程及び第２のHfON膜上にゲート電極を形成する工程を含む絶縁ゲート電界効果トランジスタの製造方法において、半導体基板に近いHfON膜を膜中窒素濃度が１０at.%以上のアモルファス膜とするようにAl₂O₃膜を介在させて酸素アニーリングすることを特徴とする絶縁ゲート電界効果トランジスタの製造方法を提供する。

また本発明は、前記酸素アニーリングの処理条件が処理温度を600℃〜1000℃、処理時間を10〜60秒とする絶縁ゲート電界効果トランジスタの製造方法を提供する。

本発明では、HfON/酸化アルミウム/HfON構造において、酸化アルミニウム層の積層位置を変えることにより、膜中の窒素濃度を変化させるものであるから、膜中の窒素濃度の制御が極めて単純となるという効果に加えて、HfON/酸化アルミウム/HfON構造の積層後の熱処理温度を600℃〜1000℃、処理時間を10〜60秒とする酸素アニーリングをすることにより、熱処理後に形成されるHfAlON膜の最大膜中窒素濃度を、非晶質化される10at.%以上にすることができる。

図１は、本発明の実施形態に関わる絶縁ゲート型電界効果トランジスタの製造方法を工程順に説明するものである。
まず、素子分離を形成したシリコン基板２１にRCA洗浄処理を施し、希ふっ酸ディッピング処理にて活性化領域を水素終端する。
次に、上記基板に対し、図１(a)に記載の如く熱酸化あるいはプラズマ酸化により、1nm弱のシリコン酸化膜２２を形成する。また、窒素プラズマ源等を用いて、シリコン酸窒化膜を形成してもよい。または、シリコン酸化膜２２を省略して水素終端表面のままでもよい。

上記の状態で図１(b)に記載の如く下部HfON膜２３を形成する。形成方法はHfN、 HfON、 HfO₂をターゲットとするスパッタリング法、あるいはパルスレーザーアブレーション法を用いてもよい。あるいはHfO₂をALDやCVD法により形成し、その後、NH₃雰囲気中で650℃から850℃程度で熱処理を施すことにより、HfO₂に窒素を導入しHfONとしてもよい。下部HfON膜２３の膜厚をｔ１とすれば、ｔ１は0.5〜4nmがよい。

引き続き、酸化アルミニウム２４を堆積する。酸化アルミニウムの膜厚は0.3nm以上とするのがよい。成膜方法としてはAl₂O₃をターゲットとするスパッタリング法あるいはパルスレーザーアブレーション法を用いてもよい。また、ALDやCVD法によりAl₂O₃層を形成してもよい。
引き続き上部HfON膜２５を形成する。成膜方法は下部HfON膜２３と同様である。上部HfON膜２５の膜厚をt2とすれば、t2は0.5〜4nmがよい。

その後、図１（ｃ）に記載の如く、HfON/酸化アルミニウム/ HfON構造を酸素雰囲気中でアニーリング処理を行う。処理条件は、600℃〜1000℃の温度にて、10秒以上60秒以下の時間である。このアニーリング処理を施すことにより、Al₂O₃層２４の上部に形成したHfON中からは、窒素原子の一部が脱離し酸素原子で置換する一方、酸化アルミニウム層は窒素脱離とRTA処理による酸素拡散を妨げるため、Al₂O₃層下部からの窒素の脱離が抑制される。従って、予め積層するHfONの膜厚ｔ１、ｔ２を調整し、かつ上記の適切な酸素アニーリング処理を施すことにより、膜中の最大窒素濃度を10at.%以上にしつつ膜中の窒素濃度を制御することが可能となる。

次に、図１（ｄ）に記載の如く、ゲート電極２９として、通常のMOSFETで使用されているpoly-Siあるいは、金属ゲート電極のTaN、TiN等、あるいはNiSi、CoSi等のシリサイドを形成し、引き続き、図１(e)に記載の如く反応性イオンエッチングにより、電界効果型トランジスタのゲート部分を除いて、ゲート電極膜及びゲート絶縁膜HfAlONをエッチングする。

次に、図１(f)に記載の如く、電界効果型トランジスタのソース・ドレイン領域となるべきところに、Bあるいは、Asが10keV以下の低エネルギーで浅く注入される。その後、LP-CVD等により、シリコン窒化膜でウエハ全面を被覆する。また、さらにその後、反応性イオンエッチング装置等による異方性エッチング工程を行うことにより、図１（ｇ）に記載の如くゲート電極の側壁部分を残して、シリコン窒化膜は除去される。

次に、図１(g)に記載の如くBF₂及びPないしAsをイオン注入することにより、ソース・ドレイン領域が形成される。さらにその後、950℃、20秒のRTA処理を経て、本工程までにイオン注入された不純物が図１（ｈ）に記載の如く活性化される。

その後、Co、TiまたはNiをスパッタリング法により形成し、引き続きRTA処理によりシリサイド化処理がなされる。この結果、シリコンとこれらの金属が接触するソース、ドレイン領域において、シリコン基板の一部がシリサイド化する。その他のゲート電極にポリシリコンが用いられる場合は、ポリシリコンの一部もシリサイド化することになる。さらに、これをたとえば硫酸と過酸化水素水の混合薬液でエッチングすることにより、シリサイド化反応をしていないメタルのCo、Ti、Ni等は除去される。

その後、図１（i）に記載の如くLPCVD等を用いて、500nm程度のSiO₂層間膜３４を形成する。さらにゲート電極部、ソース、ドレイン領域にむけて、RIE装置等を用いて層間膜をエッチングし、コンタクトホールを開口する。
その後、Ｗ、Al-Si-Cu等のメタルをスパッタリング法などにより形成し、さらに不要部分をエッチングして、メタル配線層を形成する。
最後に、シリコン基板の界面にあるダングリングボンドなどを終端するため、トランジスタ全体に水素雰囲気中、400℃前後でのアニーリング処理を行ってもよい。

このような工程を経て製造された絶縁ゲート型電界効果トランジスタについて、ゲート絶縁膜中の窒素濃度を測定した。成膜時の上部並びに下部HfON層の膜厚、ｔ２、ｔ１は、ｔ１＋ｔ２＝３．３ｎｍとなるようにし、ｔ１を１、２、３ｎｍとした。また、間に挟むAl₂O₃層の膜厚は、0.5 nmとした。また、膜中の最大窒素濃度を10at.%にするために、酸素アニーリング条件は600℃〜1000℃の温度にて、10秒以上60秒以下の時間の範囲内である、850℃、20秒とした。
図２から明らかなように、酸化アルミニウム層の挿入によって窒素濃度が制御できるとともに、膜中最大濃度10at.%以上を保持していることがわかる。

絶縁ゲート型電界効果トランジスタの製造方法を説明するための概略断面図である。窒素濃度を制御したHfAlONゲート絶縁膜中のハフニウム、アルミニウム、窒素の深さ方向の原子濃度(at.%)を測定したグラフである。

符号の説明

21 シリコン基板
22 バッファー層
23 下部HfON膜
24 窒素組成制御用Al₂O₃膜
25 上部HfON膜
26 高窒素濃度(≧10at.%) HfAlON層
27 高アルミニウム HfAlON層
28 低窒素濃度（<10at.%）HfAlON層
29 導電性ゲート電極層
30 サイドウオール層
31 低濃度ドープ領域
32 高濃度ドープ領域（ソース・ドレイン領域）
33 メタル配線
34 層間膜
35 Hf原子の濃度プロファイル
36 Ｎ原子の濃度プロファイル
37 Al原子の濃度プロファイル

Claims

半導体基板上に直接もしくは絶縁膜を介して第１のＨｆＯＮ膜を形成する工程、第１のＨｆＯＮ膜上にＡｌ_２Ｏ_３膜を介して第２のＨｆＯＮ膜を形成する工程、酸素雰囲気中でアニーリングする工程及び第２のＨｆＯＮ膜上にゲート電極を形成する工程を含む絶縁ゲート型電界効果トランジスタの製造方法において、ＨｆＯＮ膜を膜中窒素濃度が１０at.%以上のアモルファス膜とするように上記Ａｌ_２Ｏ_３膜を介在させて酸素アニーリングすることを特徴とする絶縁ゲート電界効果型トランジスタの製造方法。
前記酸素アニーリングの処理条件は、処理温度を６００℃〜１０００℃、処理時間を１０〜６０秒とすることを特徴とする請求項１記載の絶縁ゲート型電界効果トランジスタの製造方法。