JP2006253440A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2006253440A JP2006253440A JP2005068643A JP2005068643A JP2006253440A JP 2006253440 A JP2006253440 A JP 2006253440A JP 2005068643 A JP2005068643 A JP 2005068643A JP 2005068643 A JP2005068643 A JP 2005068643A JP 2006253440 A JP2006253440 A JP 2006253440A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- water vapor
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ゲート絶縁膜用の高誘電率膜の新材料としてハフニウム酸化物を用いた高誘電率膜を用いつつ、シリコン酸化膜換算膜厚の増大を招くことなく、結合欠陥による絶縁耐性の低下という問題を解消する半導体装置の製造方法を提供する。
【解決手段】
ハフニウム酸化物系の高誘電率膜からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理することにより膜質を改質する改質処理工程を備える。水蒸気アニール処理により、ゲート絶縁膜中の未結合手を有する酸素原子を活性化して正常結合を促進し、結合欠陥を有する部分に水蒸気を起因とする酸素を導入して正常な結合を促進し、ゲート絶縁膜中のダングリングボンドを有する部分に水蒸気を起因とする水素を導入して結合終端を促進する。ゲート絶縁膜中に存在する結合欠陥が是正されてリーク電流が低減し、ゲート絶縁膜の比誘電率が向上する。
【選択図】図8
Description
これらゲート酸化膜の薄膜化における絶縁耐性低下の問題解決への効果的な対策の一つして、ゲート絶縁膜材料としてシリコン酸化物の代わりに高誘電率の新材料を導入することが挙げられる。下記数式1にチャネル容量の導出式を示す。
ここで、高誘電率膜としては数種類の材料が知られているが、半導体装置のゲート絶縁膜として用いるためには耐熱性と非晶質性が重要である。新材料は製造工程において所定の熱処理が加えられるので当該熱処理を施しても構造や組成が安定しているという耐熱性を持っていることが必要である。また、ゲート絶縁膜は結晶化してしまうとその結晶粒界がリークパスとなり絶縁耐性が低下してしまうので、新材料は製造工程において所定温度での熱処理を行なっても非晶質であることが好ましい。
第1の工夫は、前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記水蒸気を起因とする水酸化イオンによる前記ゲート絶縁膜のフラットバンドの正方向へのシフトを促進する現象の影響が小さい範囲に抑える。
第2の工夫は、前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記基板と前記ゲート絶縁膜との界面においてインターレイヤーの成長によりシリコン酸化膜換算膜厚(EOT)の増大の影響が小さい範囲に抑える。
前記水蒸気アニール処理の時間の好ましい数値範囲は10分から20分間である。
また、上記の半導体装置の製造方法は、前記基板を絶縁基板とした薄膜半導体装置の製造に用いることができる。
なお、上記の半導体装置の製造方法を用いて半導体装置を製造すれば、良質な膜質を持つ半導体装置を得ることができる。
まず、(1)従来手法によってハフニウム酸化物を材料として高誘電率膜からなるゲート絶縁膜を基板上に形成した場合に、結晶粒界に沿って生じる結合欠陥によってリーク電流が急増する現象を理論的に説明し、次いで、(2)本発明の半導体装置の製造方法による水蒸気アニール処理によってこの結晶粒界の結合欠陥の低減、高誘電率膜の比誘電率の向上を実現し、ゲート絶縁膜の膜質が改質される現象を理論的に説明する。次に、(3)実際にハフニウム酸化物を材料とする高誘電率膜からなるゲート絶縁膜を備えたサンプルを製作した上で水蒸気アニール処理を施す実験を行い、ゲート絶縁膜の膜質改善の効果が得られたことを示す。
図1のように、結晶粒界に結合欠陥がないゲート絶縁膜であっても、ゲート絶縁膜を微細化して行くとリーク電流が発生することが分かっている。この場合のリーク電流の電流伝導機構としてFN(Fowler-Nordheim)トンネル電流の電流伝導機構が知られている。FNトンネル電流伝導機構とは、ゲート絶縁膜に電圧を印加することによりゲーム絶縁膜中にかかる電界によって、電極と界面に形成される三角ポテンシャルを通じてトンネル効果によりキャリアが伝導する電流伝導機構である。
この現象はゲート絶縁膜にPF(Poole-Frenkel)電流伝導機構が形成されたために発生すると考えられている。PF電流とは、絶縁膜中に存在する電荷トラップ準位を介してキャリアが伝導する電流伝導機構である。
このように、基板上に高誘電率膜をゲート絶縁膜として形成した場合において、トンネル効果によるFNトンネル電流伝導機構、および、酸素欠損や酸素未結合などの結合欠陥に起因するPF電流伝導機構の両者が形成されていることが分かる。
図7(a)に示すようにサンプル台(101)の上に、基板上にHfSiO膜をゲート絶縁膜として形成したサンプル(110)を載せ置く。周囲には純水(120)を入れる蓄水槽が配されている。図7(b)のようにチャンバー(100)を密閉し、ヒーター(102)を通電過熱することでチャンバー(100)内の純水を水蒸気化する。チャンバー(100)内の圧力は、加圧器等は使用せず、チャンバー(100)内に発生する水蒸気のみで加圧される。この装置では圧力はチャンバー内に入れる純水(120)の量で調節される。
ヒーター(101)で加熱することによりチャンバー(100)内の純水を水蒸気化し、水蒸気に起因する酸素イオンや水素イオンにより種々の改質処理が促進される。
なお、後述する実験において、本発明の水蒸気アニール処理により、ゲート絶縁膜中の電荷トラップを減少させてPF(Poole-Frenkel)型電流伝導機構を減少させる処理が含まれていることが確認された。このように本発明の水蒸気アニール処理は、第4の処理としてこのゲート絶縁膜中のPF(Poole-Frenkel)型電流伝導機構を減少させる処理を含んでいる。
サンプル製作は2つの工程から行った。第1の工程は基板上にハフニウム酸化物からなる高誘電率膜のゲート絶縁膜を形成するゲート絶縁膜形成工程である。第2の工程がゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理することによりゲート絶縁膜を改質する改質処理工程である。水蒸気アニール処理の圧力を2から200気圧、温度を150度から600度の範囲で行う。
本発明の半導体装置の製造方法におけるゲート絶縁膜形成工程は、ハフニウム酸化物からなるゲート絶縁膜が薄膜成型できる方法であれば良く、特別に限定するものではない。一例としてPLCVD法によってHfSiO膜を製作した。
製膜原料として、Hf(MMP)4ガス(化学式:Hf[O(CH3)2CH2OCH3]4)及びSi(MMP)4ガス(化学式:Si[O(CH3)2CH2OCH3]4)を用いた。反応促進処理として、RPO(Remote Plasma Oxidation)法を用いた。具体的な製膜方法を図9を参照しつつ以下に述べる。
そこで、第3のステップとして、反応促進を図るためにRPOを行う(図9(d))。この時点で、膜表面に完全に酸化されないで残っているHf(OH)4を完全に酸化し、また、基板表面に吸着しているアルコール類を分解する。この分解により、炭素化合物や、水分が発生する。
これらの第1〜第4のステップを1サイクルとして、目的の膜厚に達するまでこのサイクルを繰り返してハフニウム酸化物によるゲート絶縁膜を製膜する。
一例として、HfSiO膜を9nm堆積し、Hf/(Hf+Si)=0.65となるものを作成した。作成したゲート絶縁膜の比誘電率は7.2であった。
上記のゲート絶縁膜形成工程においてPLCVD法によりゲート絶縁膜を製膜した基板のサンプル(110)をステンレス製のチャンバー(100)内のサンプル台(101)に固定し、チャンバー(100)の蓄水槽内に純水(120)を入れる。チャンバー(100)を密閉し、ヒーター(102)を通電加熱することでチャンバー(100)内の純水(120)を水蒸気化する。チャンバー(100)内の圧力は、加圧器等は使用せず、チャンバー(100)内に発生する水蒸気のみで加圧される。圧力はチャンバー(100)内に入れる純水(120)の量で調節される。なお、加熱前のチャンバー(100)内は窒素置換、真空引き等は行わずに水蒸気アニール処理を行った。
・温度:260度
・チャンバー内圧力:1.3MPa
上記条件にて水蒸気アニール処理を行い、処理時間0分、10分、60分、120分としたサンプルをそれぞれ作成した。
なお、実験結果の比較に供するため、さらにゲート絶縁膜上にアルミニウム電極を設けたものも製作し、水蒸気アニール処理を行った。
高誘電率膜のゲート絶縁膜の結晶粒界の結合欠陥が低減されたことを実証するため、以下の測定と解析を行った。
第1の測定として、詳細な各成分の化学シフト量を調べ、ゲート絶縁膜中のシリコン、酸素及びハフニウムの化学結合状態の解析を行った。
第2の測定として、フーリエ変換赤外吸収スペクトル分析法(FT−IR:Fourier transform infrared spectroscopy)を用いて測定を行ない、測定対象の分子結合状態の解析を行った。
原子の中で、電子は原子核に静電力によって束縛されている。内殻電子は化学的な結合には直接関与しないが、化学結合に関与している電子が原子核と内殻電子に影響を与え、その結果として内殻電子の結合エネルギーにも反映される。XPSではこの化学結合状態の変化に起因する内殻電子の結合エネルギーをピークシフトとして観測することができる。この結合エネルギーの変化を化学シフト(chemical shift)という。水蒸気アニール処理を施したサンプルのSi2p、01s、Hf4fスペクトルに注目し、化学シフト量から水蒸気アニール処理によりゲート絶縁膜中に導入された酸素量について検討を行う。
基板であるSiに起因するピークは、どの条件によるサンプルからもチャージアップによるピークシフトは無く、約99.2eV付近に観測されている。
ゲート絶縁膜中のSi−O結合に起因する化学シフト量は、Siに起因するピーク(約99.2eV)から約1.5eV高結合エネルギー側にシフトすることが分かっており、約100.7eVに現れているピークはSi−Oに起因したピークであることが分かる。
フーリエ変換赤外吸収スペクトル分析法は以下の原理により測定対象の分子結合状態の解析を行う。分子中の原子または原子団は絶えず、その位置や距離を変え運動している。その運動は主に振動と回転であり、分子の組成によって特有な振動数(固有振動基準振動)を持っている。この振動周期と同じ振動数の赤外光を照射したとき、それぞれの原子、原子団はそのエネルギーを吸収し励起状態になる。吸収された振動周期と吸収されずに透過した振動周期を比較することにより原子団の固有振動数を知ることができ、これを横軸に波数(または波長) 縦軸に透過率(または吸光度)で表示したものが赤外スペクトルである。これを解析することで測定対象の分子結合状態を知ることができる。
上記のように、Si−H結合の増加という解析結果から、水蒸気アニール処理がSiの終端における終端効果を持ち(第3の処理)、高誘電率膜中の終端欠陥を減少させる効果があるという結論が得られた。
図17は、上記作製したそれぞれのサンプルの電流−電圧特性を示した図である。横軸に電界強度(電圧/膜厚)をとり、縦軸に電流密度をとり、測定結果をプロットしたものとなっている。なお、図18は比較実験に用いたゲート絶縁膜上にアルミニウム電極を形成したサンプルの電流−電圧特性を示したものである。つまり、図17は水蒸気アニール処理を施した場合の電流−電圧特性、図18は水蒸気アニール処理を施さなかった場合の電流−電圧特性を示していると見ることができる。
しかし、水蒸気アニール処理時間が長時間になった場合、却ってゲートリーク電流が増加している。これは水蒸気アニール処理によるデメリットが顕著となったためと考えられる。この水蒸気アニール処理時間が長時間になった場合のデメリットは後で考察する。
図6に示したように高誘電率膜中にはPF電流伝導機構が形成されていることが確認されているが、水蒸気アニール処理により、PF電流伝導機構に増減の変化を調べるべく、上記図17および図18の電流−電圧特性を示す図から、縦軸にlog(J/E)をとり横軸にE1/2をとってプロットし、図19および図20を作成した。
以上、実際の実験においても、水蒸気アニール処理によって高誘電率膜の比誘電率が向上し、高誘電率膜中の結合欠陥が低減してリーク電流の低減が図られ、膜質が改質される現象が確認できた。
水蒸気アニール処理により想定される第1のデメリットは、水蒸気アニール処理によりゲート絶縁膜とシリコン基板との界面においてSiO2膜の成長が起こりSiO2膜厚が増加することである。
水蒸気アニール処理により想定される第2のデメリットは、水蒸気アニール処理の処理時間が長くなり過ぎるとC−V特性においてフラットバンドの正方向へのシフトが起こり、ゲートリーク電流が増加することである。この事実は後述するように比較実験において確認した。その原因としては、例えば、OH−イオンがゲート絶縁膜中に導入され、Si−OHが電荷トラップとして作用した可能性がある。
ゲート絶縁膜とシリコン基板との界面におけるSiO2膜の成長については、上記のXPSを用いた、水蒸気アニール処理の前後において高誘電率膜の酸素濃度の変化が見られなかったという解析結果から、ゲート絶縁膜とシリコン基板との界面においてSiO2膜の成長は生じなかったという結論を得ているが、実際にゲート絶縁膜とシリコン基板との界面を観察することにより確認した。水蒸気アニール処理を行ったHfSiO膜の断面を透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて観測した。
まず、HfSiO膜の膜厚を調べた。水蒸気アニール処理を行う前のサンプル、水蒸気アニール処理を行った後のサンプルのいずれについても、HfSiO膜の膜厚は9.1nmであった。つまり、水蒸気アニール処理の前後において膜厚の変化は見られなかった。
そこで、水蒸気アニール処理時間を適切な範囲に制限することが有効となる。例えば、水蒸気アニール処理時間を5分〜60分とすることが好ましい。さらに好ましくは、10分〜20分とすることが好ましい。
それぞれのサンプルにおいて、ゲート絶縁耐性の変化を調べた。縦軸に容量C、横軸をゲート電圧Vとして測定結果をプロットした。
図22はアルミニウム電極を設けなかったサンプルの実験結果である。水蒸気アニール処理時間を増やすほどC−V特性においてフラットバンドの正方向へのシフトが起こり、ゲートリーク電流が増加する現象が確認できた。この原因としては、例えば、水蒸気アニール処理によってOH−イオンがゲート絶縁膜中に入り込み、Si−OHが電子トラップとして作用した可能性がある。
本発明の水蒸気アニール処理の原理は、従来の特許第3225268号などに示されている水蒸気アニール処理とは異なる現象、異なる効果によってゲート絶縁膜を改質するものであり、当該従来技術において、本願発明の水蒸気アニール処理の原理や効果について何らの開示も示唆もなく、当業者に知見がない。当業者にとって、一般に、シリコンなどの基板上のゲート絶縁膜に対して酸化処理を行なう場合、シリコン基板とゲート絶縁膜との界面におけるインターレイヤーの成長によるゲート絶縁膜厚の増加を招くと考えてしまうであろう。本発明の水蒸気アニール処理の現象や効果は、従来の知見からは導き出せないものであり従来の特許第3225268号に開示された技術の単なる転用によっても本発明には容易に想到し得ない。出願人が開示する理論的説明に基づいて行なう実際の実験、測定結果の解析により初めて確認されうる現象と効果である。このように本発明は、従来技術に対して明らかに新規性および進歩性を有するものである。
101 サンプル台
102 ヒーター
110 サンプル
120 純水
Claims (18)
- 基板上に形成したハフニウム酸化物からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、前記ゲート絶縁膜の比誘電率を向上させて膜質を改質する改質処理工程を備えた半導体装置の製造方法。
- 基板上に形成したハフニウム酸化物からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、リーク電流を低減させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程を備えた半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理が、前記水蒸気を起因とする酸素を前記ゲート絶縁膜中の結合欠陥を有する部分に導入することにより当該部分における正常な結合を促進する処理を含む前記請求項1又は2に記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理が、前記ゲート絶縁膜中の結合欠陥を有する部分に存在している酸素原子を活性化して正常な結合を促進する処理を含む前記請求項1又は2に記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理が、前記水蒸気を起因とする水素を前記ゲート絶縁膜中のダングリングボンドを有する部分に導入することにより当該部分における結合終端を促進する処理を含む前記請求項1又は2に記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理が、前記ゲート絶縁膜中の電荷トラップを減少させることによりPF(Poole-Frenkel)型電流伝導機構を減少させる処理を含む前記請求項1又は2に記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理の温度を150度から600度の範囲とし、気圧を2気圧から200気圧の範囲とした前記請求項1乃至6のいずれかに記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記水蒸気を起因とする水酸化イオンによる前記ゲート絶縁膜のフラットバンドの正方向へのシフトを促進する現象の影響が小さい範囲とした前記請求項1乃至7のいずれかに記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記基板と前記ゲート絶縁膜との界面においてインターレイヤーの成長によりシリコン酸化膜換算膜厚(EOT)の増大の影響が小さい範囲とした前記請求項1乃至7のいずれかに記載の半導体装置の製造方法。
- 前記改質処理工程における前記水蒸気アニール処理の時間を10分から20分間とした前記請求項1乃至9のいずれかに記載の半導体装置の製造方法。
- 前記ハフニウム酸化物がハフニウムシリケート(HfSiO)である前記請求項1乃至10のいずれかに記載の半導体装置の製造方法。
- 前記ハフニウム酸化物がハフニウムアルミネート(HfAlO)である前記請求項1乃至10のいずれかに記載の半導体装置の製造方法。
- 前記基板がシリコン基板であり、前記半導体装置をMOS型半導体装置とした前記請求項1乃至12のいずれかに記載の半導体装置の製造方法。
- 前記基板が絶縁基板であり、前記半導体装置を薄膜半導体装置とした前記請求項1乃至12のいずれかに記載の半導体装置の製造方法。
- ハフニウム酸化物からなるゲート絶縁膜を備え、
前記ゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、前記ゲート絶縁膜の比誘電率を向上させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程により改質せしめた半導体装置。 - ハフニウム酸化物からなるゲート絶縁膜を備え、
前記ゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、リーク電流を低減させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程により改質せしめた半導体装置。 - 前記改質処理工程における前記水蒸気アニール処理の温度を150度から600度の範囲とし、気圧を2気圧から200気圧の範囲とした前記請求項15又は16に記載の半導体装置。
- 前記改質処理工程における前記水蒸気アニール処理の時間を10分から20分間とした前記請求項15乃至17のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068643A JP4590556B2 (ja) | 2005-03-11 | 2005-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005068643A JP4590556B2 (ja) | 2005-03-11 | 2005-03-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253440A true JP2006253440A (ja) | 2006-09-21 |
JP4590556B2 JP4590556B2 (ja) | 2010-12-01 |
Family
ID=37093593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005068643A Active JP4590556B2 (ja) | 2005-03-11 | 2005-03-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4590556B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187180A (ja) * | 2007-01-29 | 2008-08-14 | Poongsan Microtec Co Ltd | フラッシュメモリの製造方法 |
US8969867B2 (en) | 2012-01-18 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015060962A (ja) * | 2013-09-19 | 2015-03-30 | 国立大学法人北陸先端科学技術大学院大学 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
US9324875B2 (en) | 2012-10-17 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2020522881A (ja) * | 2017-06-02 | 2020-07-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板に堆積された膜の品質改善 |
US20220043335A1 (en) * | 2018-09-27 | 2022-02-10 | Hoya Corporation | Mask blank, transfer mask, and semiconductor-device manufacturing method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5861634A (ja) * | 1981-10-09 | 1983-04-12 | Fujitsu Ltd | 半導体装置用誘電体層の製造方法 |
JPH03217059A (ja) * | 1990-01-22 | 1991-09-24 | Seiko Epson Corp | 薄膜トランジスタ |
JP3225268B2 (ja) * | 1997-09-18 | 2001-11-05 | 東京農工大学長 | シリコン酸化物の改質方法 |
JP2002280560A (ja) * | 2001-03-16 | 2002-09-27 | Sharp Corp | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 |
JP2003017488A (ja) * | 2001-07-05 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003188181A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
JP2003197623A (ja) * | 2001-12-21 | 2003-07-11 | Fujitsu Ltd | 半導体装置 |
JP2005203730A (ja) * | 2003-12-18 | 2005-07-28 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
-
2005
- 2005-03-11 JP JP2005068643A patent/JP4590556B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5861634A (ja) * | 1981-10-09 | 1983-04-12 | Fujitsu Ltd | 半導体装置用誘電体層の製造方法 |
JPH03217059A (ja) * | 1990-01-22 | 1991-09-24 | Seiko Epson Corp | 薄膜トランジスタ |
JP3225268B2 (ja) * | 1997-09-18 | 2001-11-05 | 東京農工大学長 | シリコン酸化物の改質方法 |
JP2002280560A (ja) * | 2001-03-16 | 2002-09-27 | Sharp Corp | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 |
JP2003017488A (ja) * | 2001-07-05 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003188181A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
JP2003197623A (ja) * | 2001-12-21 | 2003-07-11 | Fujitsu Ltd | 半導体装置 |
JP2005203730A (ja) * | 2003-12-18 | 2005-07-28 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187180A (ja) * | 2007-01-29 | 2008-08-14 | Poongsan Microtec Co Ltd | フラッシュメモリの製造方法 |
US8969867B2 (en) | 2012-01-18 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9614100B2 (en) | 2012-01-18 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10483402B2 (en) | 2012-01-18 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9324875B2 (en) | 2012-10-17 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015060962A (ja) * | 2013-09-19 | 2015-03-30 | 国立大学法人北陸先端科学技術大学院大学 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JP2020522881A (ja) * | 2017-06-02 | 2020-07-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板に堆積された膜の品質改善 |
JP7184810B2 (ja) | 2017-06-02 | 2022-12-06 | アプライド マテリアルズ インコーポレイテッド | 基板に堆積された膜の品質改善 |
JP7184810B6 (ja) | 2017-06-02 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | 基板に堆積された膜の品質改善 |
US20220043335A1 (en) * | 2018-09-27 | 2022-02-10 | Hoya Corporation | Mask blank, transfer mask, and semiconductor-device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4590556B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8168547B2 (en) | Manufacturing method of semiconductor device | |
JP4891667B2 (ja) | 半導体装置の製造方法 | |
KR100510546B1 (ko) | 반도체 소자의 고유전막 형성 방법 | |
JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
US6955973B2 (en) | Method for forming a semiconductor device | |
KR100527149B1 (ko) | 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법 | |
US9028623B2 (en) | Oxygen monolayer on a semiconductor | |
JP4277268B2 (ja) | 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法 | |
JP2005217409A (ja) | 半導体素子の多層誘電体構造物、半導体及びその製造方法 | |
CN1669153A (zh) | 半导体器件及其制造方法和制造设备 | |
US7601578B2 (en) | Defect control in gate dielectrics | |
JP4590556B2 (ja) | 半導体装置の製造方法 | |
WO2004066376A1 (ja) | 誘電体膜の形成方法 | |
JP2011029478A (ja) | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 | |
CN1551371A (zh) | 半导体器件及其制造方法 | |
US7816215B2 (en) | Semiconductor device manufacturing method | |
JP2006344837A (ja) | 半導体装置及びその製造方法 | |
US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
TWI413185B (zh) | 一種形成鍺半導體表面保護層的方法 | |
Lee et al. | Improving Interface State Density and Thermal Stability of High-$\kappa $ Gate Stack Through High-Vacuum Annealing on Si 0.5 Ge 0.5 | |
JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
JP2010016298A (ja) | 金属酸化物薄膜の成膜方法 | |
JP2005277223A (ja) | 半導体装置およびその製造方法 | |
JP2011165683A (ja) | キャパシタ | |
JP4868910B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |