JP3225268B2 - シリコン酸化物の改質方法 - Google Patents
シリコン酸化物の改質方法Info
- Publication number
- JP3225268B2 JP3225268B2 JP25344897A JP25344897A JP3225268B2 JP 3225268 B2 JP3225268 B2 JP 3225268B2 JP 25344897 A JP25344897 A JP 25344897A JP 25344897 A JP25344897 A JP 25344897A JP 3225268 B2 JP3225268 B2 JP 3225268B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- heat treatment
- insulating film
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の族する技術分野】本発明は、シリコン酸化物の
改質方法およびこの改質方法の半導体装置の製造への適
用に関する。
改質方法およびこの改質方法の半導体装置の製造への適
用に関する。
【０００２】
【従来の技術】単結晶ＭＯＳ型トランジスタは、良好な
特性を有するため、広く電子デバイスを構成する素子と
して用いられている。また、多結晶シリコン薄膜トラン
ジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）或いはアモルファス
シリコン薄膜トランジスタ（ａ−Ｓｉ：Ｈ ＴＦＴ）の
ようなＭＯＳ型トランジスタが開発され、種々の電子デ
バイスに応用されるようになった。
特性を有するため、広く電子デバイスを構成する素子と
して用いられている。また、多結晶シリコン薄膜トラン
ジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）或いはアモルファス
シリコン薄膜トランジスタ（ａ−Ｓｉ：Ｈ ＴＦＴ）の
ようなＭＯＳ型トランジスタが開発され、種々の電子デ
バイスに応用されるようになった。
【０００３】さらに、半導体のｐ／ｎ接合を用いる太陽
電池は、クリーンエネルギー源として注目され、現在、
開発が盛んに行われている。
電池は、クリーンエネルギー源として注目され、現在、
開発が盛んに行われている。
【０００４】
【発明が解決しようとする課題】上述のＭＯＳ型トラン
ジスタの作製には、シリコン酸化物からなるゲート絶縁
膜の形成が必ず必要である。この場合、良好なゲート絶
縁膜を形成することが、良好なトランジスタ特性のＭＯ
Ｓ型トランジスタを得るために必要な条件である。最
近、製造コストの低減、ガラス等の耐熱性の低い基板上
への回路形成の要請から、トランジスタ作製プロセスの
低温化が重要視されている。
ジスタの作製には、シリコン酸化物からなるゲート絶縁
膜の形成が必ず必要である。この場合、良好なゲート絶
縁膜を形成することが、良好なトランジスタ特性のＭＯ
Ｓ型トランジスタを得るために必要な条件である。最
近、製造コストの低減、ガラス等の耐熱性の低い基板上
への回路形成の要請から、トランジスタ作製プロセスの
低温化が重要視されている。
【０００５】絶縁膜形成を低温プロセスで行うために、
プラズマＣＶＤ、スパッタリング等の成膜技術が開発さ
れてきた。しかし、低温で絶縁膜を作製すると、堆積さ
れた膜中や下地の半導体にプラズマ等のダメージが与え
られ、絶縁膜／半導体界面に欠陥が生じ、電気的特性が
劣化するという問題があった。さらに、低温で形成され
た絶縁膜及び絶縁基体は、一般に膜中に欠陥が多く、ト
ランジスタの特性の劣化の一因となっていた。
プラズマＣＶＤ、スパッタリング等の成膜技術が開発さ
れてきた。しかし、低温で絶縁膜を作製すると、堆積さ
れた膜中や下地の半導体にプラズマ等のダメージが与え
られ、絶縁膜／半導体界面に欠陥が生じ、電気的特性が
劣化するという問題があった。さらに、低温で形成され
た絶縁膜及び絶縁基体は、一般に膜中に欠陥が多く、ト
ランジスタの特性の劣化の一因となっていた。
【０００６】本発明の目的は、かかる問題を解決し、良
好な特性の半導体装置を、低温でかつ容易な方法で製造
することを可能とする、シリコン酸化物の改質方法を提
供することにある。
好な特性の半導体装置を、低温でかつ容易な方法で製造
することを可能とする、シリコン酸化物の改質方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、シリコン酸化物を、２ない
し２００気圧の圧力の、水蒸気または水を含む雰囲気中
において、加熱処理する工程を具備することを特徴とす
るシリコン酸化膜の改質方法を提供する。
め、本発明（請求項１）は、シリコン酸化物を、２ない
し２００気圧の圧力の、水蒸気または水を含む雰囲気中
において、加熱処理する工程を具備することを特徴とす
るシリコン酸化膜の改質方法を提供する。
【０００８】本発明（請求項２）は、上述のシリコン酸
化膜の改質方法（請求項１）において、前記加熱処理温
度が１５０℃ないし６００℃であることを特徴とする。
化膜の改質方法（請求項１）において、前記加熱処理温
度が１５０℃ないし６００℃であることを特徴とする。
【０００９】本発明（請求項３）は、上述のシリコン酸
化膜の改質方法（請求項１）において、前記雰囲気中の
水の分子の数密度が２×１０19個／ｃｍ3 ないし３．４
×１０22個／ｃｍ3 であることを特徴とする。
化膜の改質方法（請求項１）において、前記雰囲気中の
水の分子の数密度が２×１０19個／ｃｍ3 ないし３．４
×１０22個／ｃｍ3 であることを特徴とする。
【００１０】本発明（請求項４）は、シリコン基板上に
シリコン酸化膜からなるゲート絶縁膜を形成する工程、
および前記ゲート絶縁膜を、２ないし２００気圧の圧力
の、水蒸気または水を含む雰囲気中において、加熱処理
する工程を具備することを特徴とするＭＯＳ型半導体装
置の製造方法を提供する。
シリコン酸化膜からなるゲート絶縁膜を形成する工程、
および前記ゲート絶縁膜を、２ないし２００気圧の圧力
の、水蒸気または水を含む雰囲気中において、加熱処理
する工程を具備することを特徴とするＭＯＳ型半導体装
置の製造方法を提供する。
【００１１】本発明（請求項５）は、絶縁基板上にシリ
コン酸化膜からなるゲート絶縁膜を形成する工程、およ
び前記ゲート絶縁膜を、２ないし２００気圧の圧力の、
水蒸気または水を含む雰囲気中において、加熱処理する
工程を具備することを特徴とする薄膜半導体装置の製造
方法を提供する。
コン酸化膜からなるゲート絶縁膜を形成する工程、およ
び前記ゲート絶縁膜を、２ないし２００気圧の圧力の、
水蒸気または水を含む雰囲気中において、加熱処理する
工程を具備することを特徴とする薄膜半導体装置の製造
方法を提供する。
【００１２】本発明（請求項６）は、シリコン基板にＭ
ＯＳ型トランジスタを形成する工程、および前記ＭＯＳ
型トランジスタを、２ないし２００気圧の圧力の、水蒸
気または水を含む雰囲気中において、加熱処理する工程
を具備することを特徴とするＭＯＳ型半導体装置の製造
方法を提供する。
ＯＳ型トランジスタを形成する工程、および前記ＭＯＳ
型トランジスタを、２ないし２００気圧の圧力の、水蒸
気または水を含む雰囲気中において、加熱処理する工程
を具備することを特徴とするＭＯＳ型半導体装置の製造
方法を提供する。
【００１３】本発明（請求項７）は、絶縁基板上に薄膜
トランジスタを形成する工程、および前記薄膜トランジ
スタを、２ないし２００気圧の圧力の、水蒸気または水
を含む雰囲気中において、加熱処理する工程を具備する
ことを特徴とする薄膜半導体装置の製造方法を提供す
る。
トランジスタを形成する工程、および前記薄膜トランジ
スタを、２ないし２００気圧の圧力の、水蒸気または水
を含む雰囲気中において、加熱処理する工程を具備する
ことを特徴とする薄膜半導体装置の製造方法を提供す
る。
【００１４】本発明（請求項８）は、太陽電池素子の周
囲にパッシベーション絶縁膜を形成する工程、および前
記パッシベーション絶縁膜を、２ないし２００気圧の圧
力の、水蒸気または水を含む雰囲気中において、加熱処
理する工程を具備することを特徴とする太陽電池の製造
方法を提供する。
囲にパッシベーション絶縁膜を形成する工程、および前
記パッシベーション絶縁膜を、２ないし２００気圧の圧
力の、水蒸気または水を含む雰囲気中において、加熱処
理する工程を具備することを特徴とする太陽電池の製造
方法を提供する。
【００１５】本発明（請求項９）は、シリコン酸化物基
板を、２ないし２００気圧の圧力の、水蒸気または水を
含む雰囲気中において、加熱処理する工程、および前記
シリコン酸化物基板上に薄膜トランジスタを形成する工
程を具備することを特徴とする薄膜半導体装置の製造方
法を提供する。
板を、２ないし２００気圧の圧力の、水蒸気または水を
含む雰囲気中において、加熱処理する工程、および前記
シリコン酸化物基板上に薄膜トランジスタを形成する工
程を具備することを特徴とする薄膜半導体装置の製造方
法を提供する。
【００１６】以上のように構成される本発明のシリコン
酸化物の改質法および各種半導体装置の製造方法におい
ては、水蒸気或いは水を含む雰囲気中において、雰囲気
の圧力を２気圧ないし２００気圧で加熱処理をおこなう
ことにより、水とシリコン酸化物との反応性を高めるこ
とができ、それによって、加熱処理温度が１５０℃ない
し６００℃という低温プロセス条件で、シリコン酸化物
の加熱処理を実現することができる。
酸化物の改質法および各種半導体装置の製造方法におい
ては、水蒸気或いは水を含む雰囲気中において、雰囲気
の圧力を２気圧ないし２００気圧で加熱処理をおこなう
ことにより、水とシリコン酸化物との反応性を高めるこ
とができ、それによって、加熱処理温度が１５０℃ない
し６００℃という低温プロセス条件で、シリコン酸化物
の加熱処理を実現することができる。
【００１７】本発明に係る熱処理は、薄膜トランジスタ
を含むＭＯＳ型トランジスタのゲート絶縁膜形成後に行
うことにより、絶縁膜の特性及び絶縁膜／半導体界面の
特性を向上させることができる。また、熱処理をトラン
ジスタ素子の形成後に行うことによっても、良好なトラ
ンジスタ回路を形成することが出来る。更に、熱処理を
太陽電池のパッシベーション絶縁膜の形成後に行うこと
により、太陽電池の絶縁膜／半導体界面の特性を向上さ
せ、効率の高い太陽電池回路を製造することが可能であ
る。
を含むＭＯＳ型トランジスタのゲート絶縁膜形成後に行
うことにより、絶縁膜の特性及び絶縁膜／半導体界面の
特性を向上させることができる。また、熱処理をトラン
ジスタ素子の形成後に行うことによっても、良好なトラ
ンジスタ回路を形成することが出来る。更に、熱処理を
太陽電池のパッシベーション絶縁膜の形成後に行うこと
により、太陽電池の絶縁膜／半導体界面の特性を向上さ
せ、効率の高い太陽電池回路を製造することが可能であ
る。
【００１８】本発明に係る熱処理は、ガラス等のシリコ
ン酸化物基板内に含まれる欠陥をも減少することがで
き、電子デバイスの作製に適した絶縁物基体を実現する
ことが可能である。
ン酸化物基板内に含まれる欠陥をも減少することがで
き、電子デバイスの作製に適した絶縁物基体を実現する
ことが可能である。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２０】最初に、本発明の効果を確認する実験を図
１に示す手順で行った。即ち、シリコン基体１０上に、
リモートプラズマＣＶＤ法を用いて、ＳｉＯ2 層２０を
形成した（図１（ａ））。この場合、プラズマＣＶＤの
条件を調整して２種類の特性のＳｉＯ2 層を形成した。
即ち、シリコン基体１０には負バイアスを印加して、イ
オンダメージを積極的に生じせしめ、界面準位密度（Ｄ
it）及びＳｉＯ2 層中の固定電荷密度（Ｎf ）が非常に
大きいＳｉＯ2 層を形成し、試料Ａ１，Ａ２を得た。他
のシリコン基体１０には正バイアスを印加して、界面準
位密度及びＳｉＯ2 層中の固定電荷密度が小さいＳｉＯ
2 層を形成し、試料Ａ３，Ａ４を得た。
１に示す手順で行った。即ち、シリコン基体１０上に、
リモートプラズマＣＶＤ法を用いて、ＳｉＯ2 層２０を
形成した（図１（ａ））。この場合、プラズマＣＶＤの
条件を調整して２種類の特性のＳｉＯ2 層を形成した。
即ち、シリコン基体１０には負バイアスを印加して、イ
オンダメージを積極的に生じせしめ、界面準位密度（Ｄ
it）及びＳｉＯ2 層中の固定電荷密度（Ｎf ）が非常に
大きいＳｉＯ2 層を形成し、試料Ａ１，Ａ２を得た。他
のシリコン基体１０には正バイアスを印加して、界面準
位密度及びＳｉＯ2 層中の固定電荷密度が小さいＳｉＯ
2 層を形成し、試料Ａ３，Ａ４を得た。
【００２１】次いで、このようにして得られた４つのＳ
ｉＯ2 層／Ｓｉ基体試料３０（Ａ１〜Ａ４）のうち、試
料Ａ１，Ａ３に、以下に示すように、加圧水分熱処理法
を施した。この加水熱処理法を実施するための装置の概
念図を図２に示す。
ｉＯ2 層／Ｓｉ基体試料３０（Ａ１〜Ａ４）のうち、試
料Ａ１，Ａ３に、以下に示すように、加圧水分熱処理法
を施した。この加水熱処理法を実施するための装置の概
念図を図２に示す。
【００２２】図２に示すように、密閉容器（容積６５ｃ
ｃ）４０内に、試料３０（Ａ１，Ａ３）と共に純水６０
を０．５ｃｃ入れ、ホットプレート５０を用いて容器４
０を２５０℃で３時間加熱した。この熱処理により、容
器４０内の水分は気化して圧力が増加し、加圧水分加熱
条件が実現される。
ｃ）４０内に、試料３０（Ａ１，Ａ３）と共に純水６０
を０．５ｃｃ入れ、ホットプレート５０を用いて容器４
０を２５０℃で３時間加熱した。この熱処理により、容
器４０内の水分は気化して圧力が増加し、加圧水分加熱
条件が実現される。
【００２３】比較のため、他の試料３０（Ａ２，Ａ４）
をドライ雰囲気で３００℃で３時間加熱する熱処理も行
った。
をドライ雰囲気で３００℃で３時間加熱する熱処理も行
った。
【００２４】熱処理後、図１（ｂ）に示すように、それ
ぞれの試料３０の両面に、ＭＯＳキャパシタ形成のため
にＡｌを蒸着し、Ａｌ層６１、６２を形成した。
ぞれの試料３０の両面に、ＭＯＳキャパシタ形成のため
にＡｌを蒸着し、Ａｌ層６１、６２を形成した。
【００２５】更に、Ｓｉ／Ａｌ界面のオーミックコンタ
クトを形成するために、ドライ雰囲気で３００℃、１時
間加熱した後、Ｃ−Ｖ特性を測定し、ＭＯＳキャパシタ
の特性を求めた。
クトを形成するために、ドライ雰囲気で３００℃、１時
間加熱した後、Ｃ−Ｖ特性を測定し、ＭＯＳキャパシタ
の特性を求めた。
【００２６】即ち、Ｃ−Ｖ特性から求めた界面準位密度
及びＳｉＯ2 層中の固定電荷密度の結果を図３及び図４
に示す。図３から明らかなように、界面準位密度及び固
定電荷密度の大きい試料の界面準位密度及び固定電荷密
度の値は、本発明に係る加圧水熱処理により、大幅に低
減され、電気的特性が改善されている。また、界面準位
密度及び固定電荷密度の小さい試料の場合は、図４に示
すように、本発明に係る加圧水分中熱処理後も、界面準
位密度及び固定電荷密度の値は殆ど変化しなかった。
及びＳｉＯ2 層中の固定電荷密度の結果を図３及び図４
に示す。図３から明らかなように、界面準位密度及び固
定電荷密度の大きい試料の界面準位密度及び固定電荷密
度の値は、本発明に係る加圧水熱処理により、大幅に低
減され、電気的特性が改善されている。また、界面準位
密度及び固定電荷密度の小さい試料の場合は、図４に示
すように、本発明に係る加圧水分中熱処理後も、界面準
位密度及び固定電荷密度の値は殆ど変化しなかった。
【００２７】図３，４の結果は、本発明に係る加圧水分
中熱処理法により、加圧下で水分子がシリコン酸化膜及
びその界面に作用して欠陥を低減し、電気特性を向上さ
せることを示している。従って、もともと欠陥の少ない
試料は、本発明に係る加圧水分中熱処理を施しても、特
性は変化しない。
中熱処理法により、加圧下で水分子がシリコン酸化膜及
びその界面に作用して欠陥を低減し、電気特性を向上さ
せることを示している。従って、もともと欠陥の少ない
試料は、本発明に係る加圧水分中熱処理を施しても、特
性は変化しない。
【００２８】このように、本発明に係る加圧水分中熱処
理法は、シリコン酸化膜及びその界面の電気的特性のば
らつきを低減して、理想的な状態を実現する作用を有す
ることがわかる。
理法は、シリコン酸化膜及びその界面の電気的特性のば
らつきを低減して、理想的な状態を実現する作用を有す
ることがわかる。
【００２９】本発明のシリコン酸化物の改質法は、水蒸
気或いは水を含む雰囲気の圧力を高め、且つ加熱するこ
とにより、水とシリコン酸化物との反応性を高めること
を原理とする。
気或いは水を含む雰囲気の圧力を高め、且つ加熱するこ
とにより、水とシリコン酸化物との反応性を高めること
を原理とする。
【００３０】本発明のシリコン酸化物改質法として、効
果が顕著となる処理条件を検討した結果、その好ましい
条件は以下の通りであることが見出された。
果が顕著となる処理条件を検討した結果、その好ましい
条件は以下の通りであることが見出された。
【００３１】即ち、熱処理雰囲気の圧力は、２気圧〜２
００気圧が好ましく、５気圧〜１００気圧がより好まし
い。熱処理雰囲気の圧力が２気圧未満では、圧力による
反応促進効果が小さくなり、一方、２００気圧を越える
と、加熱機能の装置化が困難となる。
００気圧が好ましく、５気圧〜１００気圧がより好まし
い。熱処理雰囲気の圧力が２気圧未満では、圧力による
反応促進効果が小さくなり、一方、２００気圧を越える
と、加熱機能の装置化が困難となる。
【００３２】加熱処理温度は、１５０℃以上が好まし
く、１５０℃〜６００℃がより好ましい。１５０℃未満
では、反応にかかる熱エネルギーを与えることが出来な
くなり、一方、６００℃を越えると、熱反応効果が顕著
となり、本発明の有効性が少なくなる。
く、１５０℃〜６００℃がより好ましい。１５０℃未満
では、反応にかかる熱エネルギーを与えることが出来な
くなり、一方、６００℃を越えると、熱反応効果が顕著
となり、本発明の有効性が少なくなる。
【００３３】雰囲気中の水の量は分子数密度として２×
１０19個／ｃｍ3 〜３．４×１０22個／ｃｍ3 の範囲が
効果的である。分子数密度が２×１０19個／ｃｍ3 未満
では、反応にかかる水分子の数が少なすぎ、本発明の効
果が顕著とならない。これに対して、３．４×１０22個
／ｃｍ3 を越える条件では、本発明を実現するための装
置構成が困難となる。
１０19個／ｃｍ3 〜３．４×１０22個／ｃｍ3 の範囲が
効果的である。分子数密度が２×１０19個／ｃｍ3 未満
では、反応にかかる水分子の数が少なすぎ、本発明の効
果が顕著とならない。これに対して、３．４×１０22個
／ｃｍ3 を越える条件では、本発明を実現するための装
置構成が困難となる。
【００３４】次に、ＭＯＳ型トランジスタのゲート絶縁
膜に対し、本発明による熱処理法を適用した場合のＭＯ
Ｓ型トランジスタの製造工程を図５に示す。
膜に対し、本発明による熱処理法を適用した場合のＭＯ
Ｓ型トランジスタの製造工程を図５に示す。
【００３５】まず、シリコン基体８０上に、シリコン酸
化膜からなるゲート絶縁膜９０をプラズマＣＶＤ、スパ
ッタリング等により形成する（図５（ａ））。しかる後
に、本発明に係る熱処理を施して、シリコン酸化膜及び
その界面を改質する。その結果、水分が直接シリコン酸
化膜に作用して、速やかにシリコン酸化膜及びその界面
の特性が向上する。
化膜からなるゲート絶縁膜９０をプラズマＣＶＤ、スパ
ッタリング等により形成する（図５（ａ））。しかる後
に、本発明に係る熱処理を施して、シリコン酸化膜及び
その界面を改質する。その結果、水分が直接シリコン酸
化膜に作用して、速やかにシリコン酸化膜及びその界面
の特性が向上する。
【００３６】次いで、シリコン基体８０に不純物をドー
ピングして、ソース領域１００およびドレイン領域１０
２を形成する。次に、ゲート電極１１０、ソース電極１
１２、およびドレイン電極１１４を形成し、さらに層間
絶縁膜１２０，１２２、及びパッシベーション膜１２４
を形成し、トランジスタ間或いは外部回路との金属配線
１３０，１３２を形成することにより、ＭＯＳ型トリン
ジスタを完成する（図５（ｂ））。
ピングして、ソース領域１００およびドレイン領域１０
２を形成する。次に、ゲート電極１１０、ソース電極１
１２、およびドレイン電極１１４を形成し、さらに層間
絶縁膜１２０，１２２、及びパッシベーション膜１２４
を形成し、トランジスタ間或いは外部回路との金属配線
１３０，１３２を形成することにより、ＭＯＳ型トリン
ジスタを完成する（図５（ｂ））。
【００３７】ＭＯＳ型トランジスタの製造への本発明の
方法の適用に際しては、上述のように、ゲート絶縁膜の
形成後に熱処理による改質を行うことに限らず、ゲート
電極形成後、またはパッシベーション膜形成後に熱処理
による改質を行うことも可能である。この場合、電極の
形成等によりシリコン酸化膜中及び界面に生じた欠陥を
も、本発明に係る熱処理によって除去することができ
る。
方法の適用に際しては、上述のように、ゲート絶縁膜の
形成後に熱処理による改質を行うことに限らず、ゲート
電極形成後、またはパッシベーション膜形成後に熱処理
による改質を行うことも可能である。この場合、電極の
形成等によりシリコン酸化膜中及び界面に生じた欠陥を
も、本発明に係る熱処理によって除去することができ
る。
【００３８】図６に、本発明に係る熱処理法を多結晶薄
膜トランジスタ（ｐｏｌｙ−ＳｉＴＦＴ）の製造に応用
する例を示す。
膜トランジスタ（ｐｏｌｙ−ＳｉＴＦＴ）の製造に応用
する例を示す。
【００３９】まず、絶縁基板、例えばガラス基板１４０
上に、薄膜多結晶シリコン膜１５０をレーザ結晶化等を
用いて形成する。そして、薄膜多結晶シリコン膜１５０
上にシリコン酸化膜からなるゲート絶縁膜１６０をプラ
ズマＣＶＤ等により形成する。しかる後に、本発明に係
る熱処理を施して、シリコン酸化膜及びその界面を改質
する（図６（ａ））。
上に、薄膜多結晶シリコン膜１５０をレーザ結晶化等を
用いて形成する。そして、薄膜多結晶シリコン膜１５０
上にシリコン酸化膜からなるゲート絶縁膜１６０をプラ
ズマＣＶＤ等により形成する。しかる後に、本発明に係
る熱処理を施して、シリコン酸化膜及びその界面を改質
する（図６（ａ））。
【００４０】その後、薄膜多結晶シリコン膜１５０に不
純物をドーピングして、ソース領域１００およびドレイ
ン領域１０２を形成する。次に、ゲート電極１１０、ソ
ース電極１１２、およびドレイン電極１１４形成し、さ
らに層間絶縁膜１２０，１２２、及びパッシベーション
膜１２４を形成し、トランジスタ間或いは外部回路との
金属配線１３０，１３２を形成することにより、ｐｏｌ
ｙ−Ｓｉ ＴＦＴを完成する（図６（ｂ））。
純物をドーピングして、ソース領域１００およびドレイ
ン領域１０２を形成する。次に、ゲート電極１１０、ソ
ース電極１１２、およびドレイン電極１１４形成し、さ
らに層間絶縁膜１２０，１２２、及びパッシベーション
膜１２４を形成し、トランジスタ間或いは外部回路との
金属配線１３０，１３２を形成することにより、ｐｏｌ
ｙ−Ｓｉ ＴＦＴを完成する（図６（ｂ））。
【００４１】ｐｏｌｙ−Ｓｉ ＴＦＴへの本発明の方法
の適用に際しては、上述のように、ゲート絶縁膜の形成
後に熱処理による改質を行うことに限らず、ゲート電極
形成後、またはパッシベーション膜形成後に熱処理によ
る改質を行うことも可能である。この場合、電極の形成
等によりシリコン酸化膜中及び界面に生じた欠陥をも、
本発明に係る熱処理によって除去することができる。
の適用に際しては、上述のように、ゲート絶縁膜の形成
後に熱処理による改質を行うことに限らず、ゲート電極
形成後、またはパッシベーション膜形成後に熱処理によ
る改質を行うことも可能である。この場合、電極の形成
等によりシリコン酸化膜中及び界面に生じた欠陥をも、
本発明に係る熱処理によって除去することができる。
【００４２】なお、本発明の方法は、以上の図１〜６を
参照して説明した例に限定されず、適宜変更することが
できる。例えば、以上、半導体素子としてＭＯＳＦＥＴ
及びｐｏｌｙ−Ｓｉ ＴＦＴを製造する例につき示した
が、本発明はそれに限らず、バイポーラ素子、太陽電池
素子、アモルファスシリコンＴＦＴ、アモルファスイメ
ージセンサー等の製造に適用することも可能である。即
ち、パッシベーション膜をシリコン酸化膜により形成す
る場合、その膜質及び半導体との界面を、本発明に係る
熱処理方法により改質することができる。
参照して説明した例に限定されず、適宜変更することが
できる。例えば、以上、半導体素子としてＭＯＳＦＥＴ
及びｐｏｌｙ−Ｓｉ ＴＦＴを製造する例につき示した
が、本発明はそれに限らず、バイポーラ素子、太陽電池
素子、アモルファスシリコンＴＦＴ、アモルファスイメ
ージセンサー等の製造に適用することも可能である。即
ち、パッシベーション膜をシリコン酸化膜により形成す
る場合、その膜質及び半導体との界面を、本発明に係る
熱処理方法により改質することができる。
【００４３】更に、本発明の方法は、シリコン酸化膜の
改質に限らず、シリコン酸化物からなる基板の改質にも
効果がある。即ち、ＴＦＴ等、電子デバイスをシリコン
酸化物からなる透明絶縁体上に形成する場合、基板表面
層に欠陥が存在すると、その上に作製された電子デバイ
スの特性が劣化する。
改質に限らず、シリコン酸化物からなる基板の改質にも
効果がある。即ち、ＴＦＴ等、電子デバイスをシリコン
酸化物からなる透明絶縁体上に形成する場合、基板表面
層に欠陥が存在すると、その上に作製された電子デバイ
スの特性が劣化する。
【００４４】この問題を解決するために、図７に示すよ
うに、デバイス形成前に、シリコン酸化物等からなる基
板１７０に、本発明に係る熱処理を施すことにより、欠
陥の少ないシリコン酸化物基板を得ることが可能であ
る。
うに、デバイス形成前に、シリコン酸化物等からなる基
板１７０に、本発明に係る熱処理を施すことにより、欠
陥の少ないシリコン酸化物基板を得ることが可能であ
る。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
簡単な工程で、かつ低コストでシリコン酸化物の改質を
行うことができ、良好な特性の半導体素子を得ることが
可能である。本発明の方法は、電子デバイスのゲート酸
化膜、キャパシタ膜及びパッシベーション膜の低温での
改質に適用することが出来るとともに、シリコン酸化物
からなる絶縁基板の改質にも適用することが可能であ
る。
簡単な工程で、かつ低コストでシリコン酸化物の改質を
行うことができ、良好な特性の半導体素子を得ることが
可能である。本発明の方法は、電子デバイスのゲート酸
化膜、キャパシタ膜及びパッシベーション膜の低温での
改質に適用することが出来るとともに、シリコン酸化物
からなる絶縁基板の改質にも適用することが可能であ
る。
【図１】本発明の改質方法を、ＳｉＯ2 膜に対して実施
した工程を示す断面図。
した工程を示す断面図。
【図２】本発明の改質方法に使用される熱処理装置を示
す図。
す図。
【図３】界面準位密度及びＳｉＯ2 層中固定電荷密度の
測定結果を示す特性図。
測定結果を示す特性図。
【図４】界面準位密度及びＳｉＯ2 層中固定電荷密度の
測定結果を示す特性図。
測定結果を示す特性図。
【図５】本発明の改質方法を、ＭＯＳ型トランジスタの
製造に適用した工程を示す断面図。
製造に適用した工程を示す断面図。
【図６】本発明の改質方法を、多結晶薄膜トランジスタ
の製造に適用した工程を示す断面図。
の製造に適用した工程を示す断面図。
【図７】本発明の改質方法を、多結晶薄膜トランジスタ
の製造に適用した工程を示す断面図。
の製造に適用した工程を示す断面図。
１０，８０…シリコン基体、 ２０…ＳｉＯ2 層、 ３０…加圧水分熱処理、 ３２…ドライ雰囲気熱処理、 ４０，４２…アルミ電極、 ５０…密閉容器、 ６０…純水、 ７０…ホットプレート、 ９０，１６０…シリコン酸化物ゲート絶縁膜、 １００，１０２…ソース・ドレイン領域、 １１０，１１２，１１４…ゲート、ソース、ドレイン電
極、 １２０，１２２…層間絶縁膜、 １２４…パッシベーション膜、 １３０，１３２…金属配線、 １４０…絶縁体基体、 １５０…薄膜多結晶シリコン膜、 １７０…シリコン酸化物基体。
極、 １２０，１２２…層間絶縁膜、 １２４…パッシベーション膜、 １３０，１３２…金属配線、 １４０…絶縁体基体、 １５０…薄膜多結晶シリコン膜、 １７０…シリコン酸化物基体。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 31/04 Ｍ (56)参考文献 特開 平５−67607（ＪＰ，Ａ) 特開 昭59−168653（ＪＰ，Ａ) 特開 昭53−133373（ＪＰ，Ａ) 特開 昭52−66377（ＪＰ，Ａ) 特開 昭55−134936（ＪＰ，Ａ) 特開 昭59−132136（ＪＰ，Ａ) 特開 昭63−226933（ＪＰ，Ａ) 特開 平１−290228（ＪＰ，Ａ) 特開 平４−56222（ＪＰ，Ａ) 特開 平８−88374（ＪＰ，Ａ) 特開 平８−31813（ＪＰ，Ａ) 特開 平６−77210（ＪＰ，Ａ) 特開 平７−94751（ＪＰ，Ａ) 特開 平８−115910（ＪＰ，Ａ) 特開 平９−82703（ＪＰ，Ａ) 特開 昭62−46532（ＪＰ，Ａ) 特開 平２−42725（ＪＰ，Ａ) 特開 平５−239649（ＪＰ，Ａ) 特開 平10−41296（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/336 H01L 29/78 H01L 29/786 H01L 31/04
Claims (6)
- 【請求項１】 シリコン基板上にシリコン酸化膜からな
るゲート絶縁膜を形成する工程、および前記ゲート絶縁
膜を、２ないし２００気圧の圧力の、水蒸気または水を
含む雰囲気中において、加熱処理する工程を具備するこ
とを特徴とするＭＯＳ型半導体装置の製造方法。 - 【請求項２】 絶縁基板上にシリコン酸化膜からなるゲ
ート絶縁膜を形成する工程、および前記ゲート絶縁膜
を、２ないし２００気圧の圧力の、水蒸気または水を含
む雰囲気中において、加熱処理する工程を具備すること
を特徴とする薄膜半導体装置の製造方法。 - 【請求項３】 シリコン基板にＭＯＳ型トランジスタを
形成する工程、および前記ＭＯＳ型トランジスタを、２
ないし２００気圧の圧力の、水蒸気または水を含む雰囲
気中において加熱処理して、前記ＭＯＳ型トランジスタ
の、シリコン酸化膜からなるゲート絶縁膜を改質する工
程を具備することを特徴とするＭＯＳ型半導体装置の製
造方法。 - 【請求項４】 絶縁基板上に薄膜トランジスタを形成す
る工程、および前記薄膜トランジスタを、２ないし２０
０気圧の圧力の、水蒸気または水を含む雰囲気中におい
て加熱処理して、前記薄膜トランジスタの、シリコン酸
化膜からなるゲート絶縁膜を改質する工程を具備するこ
とを特徴とする薄膜半導体装置の製造方法。 - 【請求項５】 太陽電池素子の周囲にパッシベーション
絶縁膜を形成する工程、および前記パッシベーション絶
縁膜を、２ないし２００気圧の圧力の、水蒸気または水
を含む雰囲気中において加熱処理して、前記パッシベー
ション絶縁膜を改質する工程を具備することを特徴とす
る太陽電池の製造方法。 - 【請求項６】 シリコン酸化物基板を、２ないし２００
気圧の圧力の、水蒸気または水を含む雰囲気中におい
て、加熱処理する工程、および前記シリコン酸化物基板
上に薄膜トランジスタを形成する工程を具備することを
特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25344897A JP3225268B2 (ja) | 1997-09-18 | 1997-09-18 | シリコン酸化物の改質方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25344897A JP3225268B2 (ja) | 1997-09-18 | 1997-09-18 | シリコン酸化物の改質方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197438A JPH1197438A (ja) | 1999-04-09 |
| JP3225268B2 true JP3225268B2 (ja) | 2001-11-05 |
Family
ID=17251548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25344897A Expired - Lifetime JP3225268B2 (ja) | 1997-09-18 | 1997-09-18 | シリコン酸化物の改質方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225268B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253440A (ja) * | 2005-03-11 | 2006-09-21 | Nara Institute Of Science & Technology | 半導体装置の製造方法および半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285380A (ja) * | 2004-03-26 | 2005-10-13 | Quantum 14:Kk | ダイオード素子およびそれを用いた装置 |
| JP2007081414A (ja) * | 2006-10-10 | 2007-03-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5354999B2 (ja) | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
| US8541053B2 (en) * | 2010-07-08 | 2013-09-24 | Molecular Imprints, Inc. | Enhanced densification of silicon oxide layers |
| CN110637353A (zh) * | 2017-06-02 | 2019-12-31 | 应用材料公司 | 在衬底上沉积的膜的质量改进 |
| JP7299898B2 (ja) * | 2018-01-24 | 2023-06-28 | アプライド マテリアルズ インコーポレイテッド | 高圧アニールを用いたシーム修復 |
-
1997
- 1997-09-18 JP JP25344897A patent/JP3225268B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253440A (ja) * | 2005-03-11 | 2006-09-21 | Nara Institute Of Science & Technology | 半導体装置の製造方法および半導体装置 |
| JP4590556B2 (ja) * | 2005-03-11 | 2010-12-01 | 国立大学法人 奈良先端科学技術大学院大学 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197438A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100490074C (zh) | 制造多晶硅薄膜的方法及用其制造晶体管的方法 | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| JP3225268B2 (ja) | シリコン酸化物の改質方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| US5877526A (en) | Semiconductor device having polysilicon thin-film | |
| US5949091A (en) | Semiconductor device having polysilicon thin-film | |
| EP0744775A2 (en) | Microcrystal silicon thin film transistor | |
| JP2005532685A (ja) | Ｔｆｔ電子装置とその製造 | |
| JPS6148979A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| KR20050113294A (ko) | 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JP2714017B2 (ja) | 液晶表示パネル用薄膜トランジスタアレイの製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |