JP2000353706A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000353706A JP2000353706A JP11163985A JP16398599A JP2000353706A JP 2000353706 A JP2000353706 A JP 2000353706A JP 11163985 A JP11163985 A JP 11163985A JP 16398599 A JP16398599 A JP 16398599A JP 2000353706 A JP2000353706 A JP 2000353706A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film layer
- film
- thin film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 製造コストを増大させることなく半導体
基板内の汚染物質を除去し、これにより良好な特性を有
する半導体装置を製造するための製造方法を提供するこ
とを目的とする。 【構成】 半導体基板１の一主面上に非晶質半導体から
なるアンドープの第１薄膜層２を形成する工程と、該第
１薄膜層２上に非晶質半導体からなり一導電型を有する
第２薄膜層３を形成する工程と、前記第１薄膜層２及び
第２薄膜層３が形成された前記半導体基板１を熱処理す
る工程と、を備えることを特徴とする。
基板内の汚染物質を除去し、これにより良好な特性を有
する半導体装置を製造するための製造方法を提供するこ
とを目的とする。 【構成】 半導体基板１の一主面上に非晶質半導体から
なるアンドープの第１薄膜層２を形成する工程と、該第
１薄膜層２上に非晶質半導体からなり一導電型を有する
第２薄膜層３を形成する工程と、前記第１薄膜層２及び
第２薄膜層３が形成された前記半導体基板１を熱処理す
る工程と、を備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にシリコンに代表される半導体基板内の
汚染物質を除去するための技術に関する。
方法に係り、特にシリコンに代表される半導体基板内の
汚染物質を除去するための技術に関する。
【０００２】
【従来の技術】シリコンに代表される半導体基板は、Ｉ
Ｃ，ＬＳＩその他の半導体装置に幅広く使用されてい
る。ところで、斯かる半導体基板を製造するにあたって
は、製造工程中に鉄や銅等の重金属の汚染物質が侵入す
ることを完全に防止することはできない。このため、半
導体基板内に侵入した上記汚染物質の存在により、半導
体装置の特性が劣化する。例えば、ＭＯＳ型メモリ素子
においては、電荷蓄積セル内に重金属が存在すると蓄積
された電荷が減少し、これにより蓄積電荷が臨界電圧以
下になると、メモリセルの状態が１から０に反転し、蓄
積情報が失われる。
Ｃ，ＬＳＩその他の半導体装置に幅広く使用されてい
る。ところで、斯かる半導体基板を製造するにあたって
は、製造工程中に鉄や銅等の重金属の汚染物質が侵入す
ることを完全に防止することはできない。このため、半
導体基板内に侵入した上記汚染物質の存在により、半導
体装置の特性が劣化する。例えば、ＭＯＳ型メモリ素子
においては、電荷蓄積セル内に重金属が存在すると蓄積
された電荷が減少し、これにより蓄積電荷が臨界電圧以
下になると、メモリセルの状態が１から０に反転し、蓄
積情報が失われる。
【０００３】このように、半導体基板中の汚染物質の存
在は、素子の電気的特性の劣化を引き起こし、特に超Ｌ
ＳＩの生産においては、少量の汚染でも素子特性が劣化
・変動するため、生産歩留を低下させる大きな原因とな
っている。
在は、素子の電気的特性の劣化を引き起こし、特に超Ｌ
ＳＩの生産においては、少量の汚染でも素子特性が劣化
・変動するため、生産歩留を低下させる大きな原因とな
っている。
【０００４】従来、上記のような汚染物質を半導体基板
から取り除く方法として、ゲッタリング法が知られてい
る。このゲッタリング法においては、例えば半導体基板
をＰＯＣｌ3ガス中において９００℃〜１０００℃程度
の温度で加熱することにより半導体基板中にリン（Ｐ）
を熱拡散させ、Ｐが拡散した領域に汚染物質を偏析させ
る。そして、汚染物質が偏析した拡散領域を除去するこ
とで、半導体基板から汚染物質を取り除いている。
から取り除く方法として、ゲッタリング法が知られてい
る。このゲッタリング法においては、例えば半導体基板
をＰＯＣｌ3ガス中において９００℃〜１０００℃程度
の温度で加熱することにより半導体基板中にリン（Ｐ）
を熱拡散させ、Ｐが拡散した領域に汚染物質を偏析させ
る。そして、汚染物質が偏析した拡散領域を除去するこ
とで、半導体基板から汚染物質を取り除いている。
【０００５】然し乍ら、斯かる方法においては加熱時に
ＰＯＣｌ3ガスが熱分解することによりＰ及びＣｌガス
が発生するために、これらＰガスやＣｌガスが大気中に
排気されることを防止するためのスクラバが必要とな
る。また、このスクラバにおいてはＰガスやＣｌガスを
水中に通過させることにより、これらのガスを水中に溶
解し、ガスとして大気中に排気されることを抑制してい
るが、一方これらのＰやＣｌが溶解した水を処理するた
めの処理設備が必要となる。このため、ＰＯＣｌ 3ガス
を用いた従来のゲッタリング法においては、スクラバや
排水の処理設備が必要となり、製造コストの増大を招い
ていた。
ＰＯＣｌ3ガスが熱分解することによりＰ及びＣｌガス
が発生するために、これらＰガスやＣｌガスが大気中に
排気されることを防止するためのスクラバが必要とな
る。また、このスクラバにおいてはＰガスやＣｌガスを
水中に通過させることにより、これらのガスを水中に溶
解し、ガスとして大気中に排気されることを抑制してい
るが、一方これらのＰやＣｌが溶解した水を処理するた
めの処理設備が必要となる。このため、ＰＯＣｌ 3ガス
を用いた従来のゲッタリング法においては、スクラバや
排水の処理設備が必要となり、製造コストの増大を招い
ていた。
【０００６】また、斯かるＰＯＣｌ3ガスの使用を避け
る方法として、単結晶基板の一主面上にｐ型或いはｎ型
の非晶質シリコン膜を形成し、加熱工程により該非晶質
シリコン膜を単結晶膜としてこの単結晶膜中に上記汚染
物質を取り込む方法が検討されている（特開平７−３７
８９３号）。斯かる方法によれば、上述したようなスク
ラバや排水の処理設備を不要とすることができる。
る方法として、単結晶基板の一主面上にｐ型或いはｎ型
の非晶質シリコン膜を形成し、加熱工程により該非晶質
シリコン膜を単結晶膜としてこの単結晶膜中に上記汚染
物質を取り込む方法が検討されている（特開平７−３７
８９３号）。斯かる方法によれば、上述したようなスク
ラバや排水の処理設備を不要とすることができる。
【０００７】
【発明が解決しようとする課題】然し乍ら、斯かる方法
では半導体基板内の汚染物質を取り除くことはできるも
のの、非晶質シリコン膜中に含まれるｐ型或いはｎ型の
不純物が加熱工程の際に半導体基板中に熱拡散し、半導
体装置の電気的特性を低下させるという課題があった。
では半導体基板内の汚染物質を取り除くことはできるも
のの、非晶質シリコン膜中に含まれるｐ型或いはｎ型の
不純物が加熱工程の際に半導体基板中に熱拡散し、半導
体装置の電気的特性を低下させるという課題があった。
【０００８】本発明は、斯かる従来の課題を解決し、製
造コストを増大させることなく半導体基板内の汚染物質
を除去し、これにより良好な特性を有する半導体装置を
製造するための製造方法を提供することを目的とする。
造コストを増大させることなく半導体基板内の汚染物質
を除去し、これにより良好な特性を有する半導体装置を
製造するための製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】斯かる従来の課題を解決
するために、本発明は、半導体基板の一主面上に非晶質
半導体からなるアンドープの第１薄膜層を形成する工程
と、該第１薄膜層上に非晶質半導体からなる一導電型の
第２薄膜層を形成する工程と、前記第１薄膜層及び第２
薄膜層が形成された前記半導体基板を熱処理する工程
と、を備えることを特徴とする。
するために、本発明は、半導体基板の一主面上に非晶質
半導体からなるアンドープの第１薄膜層を形成する工程
と、該第１薄膜層上に非晶質半導体からなる一導電型の
第２薄膜層を形成する工程と、前記第１薄膜層及び第２
薄膜層が形成された前記半導体基板を熱処理する工程
と、を備えることを特徴とする。
【００１０】また、前記熱処理の工程を、前記第１薄膜
層及び第２薄膜層の積層体が結晶化する温度で行うこと
を特徴とする。
層及び第２薄膜層の積層体が結晶化する温度で行うこと
を特徴とする。
【００１１】さらに、前記熱処理の工程において、結晶
化された前記積層体中に前記半導体基板内の汚染物質を
取り込むことを特徴とする。
化された前記積層体中に前記半導体基板内の汚染物質を
取り込むことを特徴とする。
【００１２】加えて、前記第１薄膜層の膜厚を５０Å以
上とすることを特徴とする。
上とすることを特徴とする。
【００１３】また、本発明は、一導電型を有する半導体
基板の一主面上に、アンドープの非晶質半導体膜を介し
て一導電型又は他導電型の非晶質半導体膜を形成する工
程と、熱処理により前記アンドープの非晶質半導体膜と
一導電型又は他導電型の非晶質半導体膜とを結晶化し、
結晶膜とする工程と、前記半導体基板の他主面上にアン
ドープの非晶質半導体膜を介して他導電型又は一導電型
の非晶質半導体膜を形成する工程と、前記結晶膜及び他
導電型又は一導電型の非晶質半導体膜上に、透光性導電
膜及び集電極を形成する工程と、を備えることを特徴と
する。
基板の一主面上に、アンドープの非晶質半導体膜を介し
て一導電型又は他導電型の非晶質半導体膜を形成する工
程と、熱処理により前記アンドープの非晶質半導体膜と
一導電型又は他導電型の非晶質半導体膜とを結晶化し、
結晶膜とする工程と、前記半導体基板の他主面上にアン
ドープの非晶質半導体膜を介して他導電型又は一導電型
の非晶質半導体膜を形成する工程と、前記結晶膜及び他
導電型又は一導電型の非晶質半導体膜上に、透光性導電
膜及び集電極を形成する工程と、を備えることを特徴と
する。
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。図１は、本実施形態に係る半導体装置の
製造方法の要部を説明するための、工程別構造断面図で
ある。
いて説明する。図１は、本実施形態に係る半導体装置の
製造方法の要部を説明するための、工程別構造断面図で
ある。
【００１５】同図（Ａ）に示す第１工程においては、ｎ
型の単結晶シリコンからなる半導体基板１の一主面上
に、プラズマＣＶＤ法を用いてアンドープの非晶質シリ
コンからなる膜厚５０Å〜５００Å程度の第１薄膜層２
を形成する。次いで、上記第１薄膜層２上に、プラズマ
ＣＶＤ法を用いてｐ型の非晶質シリコンからなる膜厚５
０〜５００Å程度の第２薄膜層３を形成する。尚、ｐ型
不純物としてはボロン（Ｂ）を用い、ドーピング濃度は
１０16〜１０22ａｔｏｍｓ／ｃｍ3程度である。
型の単結晶シリコンからなる半導体基板１の一主面上
に、プラズマＣＶＤ法を用いてアンドープの非晶質シリ
コンからなる膜厚５０Å〜５００Å程度の第１薄膜層２
を形成する。次いで、上記第１薄膜層２上に、プラズマ
ＣＶＤ法を用いてｐ型の非晶質シリコンからなる膜厚５
０〜５００Å程度の第２薄膜層３を形成する。尚、ｐ型
不純物としてはボロン（Ｂ）を用い、ドーピング濃度は
１０16〜１０22ａｔｏｍｓ／ｃｍ3程度である。
【００１６】そして、同図（Ｂ）に示す第２工程におい
ては、上記第１薄膜層２及び第２薄膜層３が形成された
半導体基板１を６００℃〜１０００℃程度の温度で熱処
理し、上記第１薄膜層２及び第２薄膜層３の積層体を結
晶化して結晶化膜４とする。
ては、上記第１薄膜層２及び第２薄膜層３が形成された
半導体基板１を６００℃〜１０００℃程度の温度で熱処
理し、上記第１薄膜層２及び第２薄膜層３の積層体を結
晶化して結晶化膜４とする。
【００１７】ここで、非晶質シリコン中における鉄や銅
等の重金属の熱拡散の拡散定数は、９００℃において１
０-6〜１０-7ｃｍ2ｓ-1である。一方、同じ条件でのＢ
やＰの拡散定数は１０-16〜１０-14ｃｍ2ｓ-1であり、
重金属のそれに比べて極めて小さい。
等の重金属の熱拡散の拡散定数は、９００℃において１
０-6〜１０-7ｃｍ2ｓ-1である。一方、同じ条件でのＢ
やＰの拡散定数は１０-16〜１０-14ｃｍ2ｓ-1であり、
重金属のそれに比べて極めて小さい。
【００１８】従って、上記第２工程において半導体基板
１中の汚染物質が結晶化膜４中に取り込まれる一方で、
第２薄膜層３中に含まれるｐ型の不純物の熱拡散は第１
薄膜層２により抑制され、ｐ型の不純物が半導体基板１
中に侵入することがない。
１中の汚染物質が結晶化膜４中に取り込まれる一方で、
第２薄膜層３中に含まれるｐ型の不純物の熱拡散は第１
薄膜層２により抑制され、ｐ型の不純物が半導体基板１
中に侵入することがない。
【００１９】図２は、以上の工程で得られた半導体基板
中の汚染物質であるＦｅ及びｐ型不純物であるＢの濃度
分布をＳＩＭＳ（二次イオン質量分析法）により測定し
た結果を示す特性図である。尚、結晶化膜４と半導体基
板１との界面を図中に破線で示している。また、第１薄
膜層２及び第２薄膜層３の形成条件は表１に示す通りで
あり、熱処理は約７００℃の温度で３０分間行った。
中の汚染物質であるＦｅ及びｐ型不純物であるＢの濃度
分布をＳＩＭＳ（二次イオン質量分析法）により測定し
た結果を示す特性図である。尚、結晶化膜４と半導体基
板１との界面を図中に破線で示している。また、第１薄
膜層２及び第２薄膜層３の形成条件は表１に示す通りで
あり、熱処理は約７００℃の温度で３０分間行った。
【００２０】
【表１】
【００２１】図２から明らかに、半導体基板中の重金属
の濃度を減少できると共に、半導体基板中へのｐ型不純
物の侵入を防止できることがわかる。従って、本発明に
よれば製造コストの増大を招くことなく高品質の半導体
基板を製造することが可能となり、この半導体基板を用
いることにより、優れた特性を有する半導体装置を提供
することができる。
の濃度を減少できると共に、半導体基板中へのｐ型不純
物の侵入を防止できることがわかる。従って、本発明に
よれば製造コストの増大を招くことなく高品質の半導体
基板を製造することが可能となり、この半導体基板を用
いることにより、優れた特性を有する半導体装置を提供
することができる。
【００２２】ところで、上記の様にｐ型不純物の半導体
基板中への拡散を抑制するためには、第１薄膜層の膜厚
をある程度以上厚くする必要がある。そこで、第１薄膜
層の膜厚を２０Å〜３００Åの範囲で変化させた場合の
半導体基板中でのＢの不純物濃度の変化をＳＩＭＳによ
り測定した。この結果を図３の特性図に示す。
基板中への拡散を抑制するためには、第１薄膜層の膜厚
をある程度以上厚くする必要がある。そこで、第１薄膜
層の膜厚を２０Å〜３００Åの範囲で変化させた場合の
半導体基板中でのＢの不純物濃度の変化をＳＩＭＳによ
り測定した。この結果を図３の特性図に示す。
【００２３】同図の横軸は第１薄膜層の膜厚であり、縦
軸は該第１薄膜層と半導体基板との界面でのＢ濃度を示
している。従って、縦軸の値が小さい程Ｂの拡散が小さ
いことを意味する。尚、測定に用いたＳＩＭＳのＢに対
する測定限界は約１×１０17ａｔｏｍｓ／ｃｍ3であっ
た。
軸は該第１薄膜層と半導体基板との界面でのＢ濃度を示
している。従って、縦軸の値が小さい程Ｂの拡散が小さ
いことを意味する。尚、測定に用いたＳＩＭＳのＢに対
する測定限界は約１×１０17ａｔｏｍｓ／ｃｍ3であっ
た。
【００２４】同図に示す如く、第１薄膜層の膜厚が５０
Å以上の場合にはＢ濃度の値が略測定限界の値に等しい
のに対し、第１薄膜層の膜厚が５０Åよりも薄くなると
Ｂ濃度の値が増加し、Ｂの熱拡散が生じていることがわ
かる。従って、第１薄膜層の膜厚は５０Å以上とするこ
とが好ましい。
Å以上の場合にはＢ濃度の値が略測定限界の値に等しい
のに対し、第１薄膜層の膜厚が５０Åよりも薄くなると
Ｂ濃度の値が増加し、Ｂの熱拡散が生じていることがわ
かる。従って、第１薄膜層の膜厚は５０Å以上とするこ
とが好ましい。
【００２５】尚、以上の説明においては第２薄膜層とし
てＢがドープされたｐ型の非晶質シリコンを用いたが、
第２薄膜層としてＰがドープされたｎ型の非晶質シリコ
ンを用いても同様の効果を奏する。
てＢがドープされたｐ型の非晶質シリコンを用いたが、
第２薄膜層としてＰがドープされたｎ型の非晶質シリコ
ンを用いても同様の効果を奏する。
【００２６】また、第１薄膜層及び第２薄膜層は非晶質
シリコンに限らず、非晶質シリコンカーバイド、非晶質
シリコンゲルマニウム等他の非晶質半導体から構成して
も良い。
シリコンに限らず、非晶質シリコンカーバイド、非晶質
シリコンゲルマニウム等他の非晶質半導体から構成して
も良い。
【００２７】（実施例）次に、本発明を用いた具体的な
半導体装置の製造について説明する。図４は、本発明で
製造した半導体装置の一例である太陽電池の構成を示す
断面構造図であり、図５はその製造方法を説明するため
の工程別構造断面図である。
半導体装置の製造について説明する。図４は、本発明で
製造した半導体装置の一例である太陽電池の構成を示す
断面構造図であり、図５はその製造方法を説明するため
の工程別構造断面図である。
【００２８】まず、図４を参照して、１１はｎ型の結晶
Ｓｉからなる半導体基板であり、該半導体基板１１の表
面上には膜厚５０〜１５０Åのアンドープの非晶質シリ
コン膜１２を介して膜厚１００Å〜２００Å程度のｐ型
の非晶質シリコン膜１３が形成されている。そして、該
ｐ型の非晶質シリコン膜１３上にはＩＴＯ，ＺｎＯ等の
透光性導電材からなる第１透光性導電膜１４が形成さ
れ、この透光性導電膜１４上にはＡｇ，Ａｌ等の金属か
らなる櫛形状の第１集電極１５が形成されている。
Ｓｉからなる半導体基板であり、該半導体基板１１の表
面上には膜厚５０〜１５０Åのアンドープの非晶質シリ
コン膜１２を介して膜厚１００Å〜２００Å程度のｐ型
の非晶質シリコン膜１３が形成されている。そして、該
ｐ型の非晶質シリコン膜１３上にはＩＴＯ，ＺｎＯ等の
透光性導電材からなる第１透光性導電膜１４が形成さ
れ、この透光性導電膜１４上にはＡｇ，Ａｌ等の金属か
らなる櫛形状の第１集電極１５が形成されている。
【００２９】また、半導体基板１１の裏面上には結晶化
膜１６が形成されている。この結晶化膜１６は、後述す
るように膜厚５０〜５００Å程度のアンドープの非晶質
シリコン膜と、膜厚２００〜４００Å程度のｎ型の非晶
質シリコン膜との積層体が熱処理により結晶化されて形
成されたものである。そして、結晶化膜１６上にはＩＴ
Ｏ，ＺｎＯ等の透光性導電材からなる第２透光性導電膜
１７が形成され、この第２透光性導電膜１７上にはＡ
ｇ，Ａｌ等の金属からなる櫛形状の第２集電極１８が形
成されている。斯かる構成の太陽電池は、例えば次のよ
うにして製造される。
膜１６が形成されている。この結晶化膜１６は、後述す
るように膜厚５０〜５００Å程度のアンドープの非晶質
シリコン膜と、膜厚２００〜４００Å程度のｎ型の非晶
質シリコン膜との積層体が熱処理により結晶化されて形
成されたものである。そして、結晶化膜１６上にはＩＴ
Ｏ，ＺｎＯ等の透光性導電材からなる第２透光性導電膜
１７が形成され、この第２透光性導電膜１７上にはＡ
ｇ，Ａｌ等の金属からなる櫛形状の第２集電極１８が形
成されている。斯かる構成の太陽電池は、例えば次のよ
うにして製造される。
【００３０】まず、図５（Ａ）に示す第１工程において
は、半導体基板１１の裏面上に、プラズマＣＶＤ法を用
いて膜厚約３５０Åのアンドープの非晶質シリコン膜２
１及び膜厚約２００Åのｎ型の非晶質シリコン膜２２を
順次形成する。
は、半導体基板１１の裏面上に、プラズマＣＶＤ法を用
いて膜厚約３５０Åのアンドープの非晶質シリコン膜２
１及び膜厚約２００Åのｎ型の非晶質シリコン膜２２を
順次形成する。
【００３１】次いで、同図（Ｂ）に示す第２工程におい
ては、約７００℃程度の温度で３０分間程度熱処理を施
すことにより、アンドープの非晶質シリコン膜２１及び
ｎ型の非晶質シリコン膜２２の積層体を結晶化させ、結
晶化膜１６とする。この工程中に、半導体基板１１中に
存在する鉄や銅等の重金属の汚染物質が結晶化膜１６中
に取り込まれ、半導体基板１１の特性が向上する。一
方、ｎ型不純物は結晶化膜１６中に留まり、半導体基板
１１中に拡散することはない。また、結晶化膜１６中に
取り込まれた汚染物質は、該結晶化膜１６の導電型には
殆ど影響を与えず、従って結晶化膜１６の導電型はｎ型
に維持される。
ては、約７００℃程度の温度で３０分間程度熱処理を施
すことにより、アンドープの非晶質シリコン膜２１及び
ｎ型の非晶質シリコン膜２２の積層体を結晶化させ、結
晶化膜１６とする。この工程中に、半導体基板１１中に
存在する鉄や銅等の重金属の汚染物質が結晶化膜１６中
に取り込まれ、半導体基板１１の特性が向上する。一
方、ｎ型不純物は結晶化膜１６中に留まり、半導体基板
１１中に拡散することはない。また、結晶化膜１６中に
取り込まれた汚染物質は、該結晶化膜１６の導電型には
殆ど影響を与えず、従って結晶化膜１６の導電型はｎ型
に維持される。
【００３２】次いで、同図（Ｃ）に示す第３工程におい
ては、第２工程中に半導体基板１１の表面に形成された
自然酸化膜を２％フッ酸溶液により除去した後、この表
面上にプラズマＣＶＤ法を用いて膜厚約５０Åのアンド
ープの非晶質シリコン膜１２及び膜厚約１００Åのｐ型
の非晶質シリコン膜１３を形成する。
ては、第２工程中に半導体基板１１の表面に形成された
自然酸化膜を２％フッ酸溶液により除去した後、この表
面上にプラズマＣＶＤ法を用いて膜厚約５０Åのアンド
ープの非晶質シリコン膜１２及び膜厚約１００Åのｐ型
の非晶質シリコン膜１３を形成する。
【００３３】最後に、同図（Ｄ）に示す第４工程におい
ては、ｐ型の非晶質シリコン膜１３及び結晶化膜１６上
に、スパッタ法を用いてＩＴＯからなる膜厚約７００Å
の第１及び第２透光性導電膜１４，１７を形成すると共
に、この透光性導電膜１４，１７上にスクリーン印刷法
を用いてＡｇからなる櫛形状の第１及び第２集電極１
５，１８を形成した。以上の工程により、図４に示す太
陽電池が製造される。表２に、本実施例で使用した各非
晶質シリコン膜の形成条件を示す。また、表３には本実
施例太陽電池の太陽電池特性を示す。尚、比較のため
に、図５（Ｂ）に示す熱処理工程を行わない以外は本実
施例と同一の工程により製造した太陽電池の特性も合わ
せて示す。
ては、ｐ型の非晶質シリコン膜１３及び結晶化膜１６上
に、スパッタ法を用いてＩＴＯからなる膜厚約７００Å
の第１及び第２透光性導電膜１４，１７を形成すると共
に、この透光性導電膜１４，１７上にスクリーン印刷法
を用いてＡｇからなる櫛形状の第１及び第２集電極１
５，１８を形成した。以上の工程により、図４に示す太
陽電池が製造される。表２に、本実施例で使用した各非
晶質シリコン膜の形成条件を示す。また、表３には本実
施例太陽電池の太陽電池特性を示す。尚、比較のため
に、図５（Ｂ）に示す熱処理工程を行わない以外は本実
施例と同一の工程により製造した太陽電池の特性も合わ
せて示す。
【００３４】
【表２】
【００３５】
【表３】
【００３６】表３から明らかに、本実施例の太陽電池の
方が比較例の太陽電池よりも高い太陽電池特性が得られ
ることがわかる。これは、本実施例の太陽電池において
は図５（Ｂ）に示す熱処理の工程において半導体基板中
の汚染物質が取り除かれ、基板の特性が向上したことに
因るものと考えられる。
方が比較例の太陽電池よりも高い太陽電池特性が得られ
ることがわかる。これは、本実施例の太陽電池において
は図５（Ｂ）に示す熱処理の工程において半導体基板中
の汚染物質が取り除かれ、基板の特性が向上したことに
因るものと考えられる。
【００３７】次に、図５（Ａ）に示す工程において、ア
ンドープの非晶質シリコン膜２１の膜厚を種々変化させ
て形成した場合の出力の変化を図６に示す。尚、アンド
ープの非晶質シリコン膜２１の膜厚以外の条件は、前述
した実施例の条件と同一である。
ンドープの非晶質シリコン膜２１の膜厚を種々変化させ
て形成した場合の出力の変化を図６に示す。尚、アンド
ープの非晶質シリコン膜２１の膜厚以外の条件は、前述
した実施例の条件と同一である。
【００３８】同図に示す如く、アンドープの非晶質シリ
コン膜２１の膜厚を１５０Å〜５５０Åの範囲とするこ
とで１．６Ｗ以上の出力を得ることができ、２５０Å〜
４５０Åの範囲とすることで１．６７Ｗ以上の出力を得
ることができることが分った。従って、アンドープの非
晶質シリコン膜２１の膜厚は１５０Å〜５５０Åの範囲
とすることが好ましく、２５０Å〜４５０Åの範囲とす
ることがより好ましい。この膜厚の最適値は、前述した
第２薄膜層からの導電型不純物の熱拡散を抑制するため
の膜厚よりも大きい値となっているが、これは、太陽電
池とし優れた特性を奏するためには導電型不純物の拡散
を抑制するだけでなく、接合を良好なものとする必要が
ある等他の要因があるためと考えられる。
コン膜２１の膜厚を１５０Å〜５５０Åの範囲とするこ
とで１．６Ｗ以上の出力を得ることができ、２５０Å〜
４５０Åの範囲とすることで１．６７Ｗ以上の出力を得
ることができることが分った。従って、アンドープの非
晶質シリコン膜２１の膜厚は１５０Å〜５５０Åの範囲
とすることが好ましく、２５０Å〜４５０Åの範囲とす
ることがより好ましい。この膜厚の最適値は、前述した
第２薄膜層からの導電型不純物の熱拡散を抑制するため
の膜厚よりも大きい値となっているが、これは、太陽電
池とし優れた特性を奏するためには導電型不純物の拡散
を抑制するだけでなく、接合を良好なものとする必要が
ある等他の要因があるためと考えられる。
【００３９】尚、以上の説明においては、半導体基板１
１の裏面側に形成されたアンドープの非晶質シリコン膜
２１及びｎ型の非晶質シリコン膜２２の積層体を熱処理
し、この工程中に半導体基板１１中の汚染物質を除去す
るようにした。然し乍ら、これに限らず、半導体基板１
１の表面側に形成されたアンドープの非晶質シリコン膜
１２及びｐ型の非晶質シリコン膜１３の積層体を熱処理
し、この積層体を結晶化させる工程中に半導体基板１１
中の汚染物質を除去するようにしても良い。斯かる構成
でも、同様の効果を得ることができる。
１の裏面側に形成されたアンドープの非晶質シリコン膜
２１及びｎ型の非晶質シリコン膜２２の積層体を熱処理
し、この工程中に半導体基板１１中の汚染物質を除去す
るようにした。然し乍ら、これに限らず、半導体基板１
１の表面側に形成されたアンドープの非晶質シリコン膜
１２及びｐ型の非晶質シリコン膜１３の積層体を熱処理
し、この積層体を結晶化させる工程中に半導体基板１１
中の汚染物質を除去するようにしても良い。斯かる構成
でも、同様の効果を得ることができる。
【００４０】以上説明した如く、本発明を太陽電池の製
造に適用した場合にあっては、半導体基板中の汚染物質
を除去するために従来のようにＰＯＣｌ3ガスを用いる
必要がなく、従って従来必要であったスクラバや水処理
のための設備が不要となり、製造コストの低減を図るこ
とができる。また、半導体基板とｐ型或いはｎ型の非晶
質半導体膜との間にアンドープの非晶質半導体膜を介在
させているので、ｐ型或いはｎ型の不純物が半導体基板
中に拡散することを抑制できる。
造に適用した場合にあっては、半導体基板中の汚染物質
を除去するために従来のようにＰＯＣｌ3ガスを用いる
必要がなく、従って従来必要であったスクラバや水処理
のための設備が不要となり、製造コストの低減を図るこ
とができる。また、半導体基板とｐ型或いはｎ型の非晶
質半導体膜との間にアンドープの非晶質半導体膜を介在
させているので、ｐ型或いはｎ型の不純物が半導体基板
中に拡散することを抑制できる。
【００４１】さらには、図５の工程で説明した如く、本
発明を用いて太陽電池を製造する場合にあっては、半導
体基板１１中の汚染物質を取り込ませた結晶化膜をその
まま太陽電池の構成膜として使用することができる。こ
のため、製造工程の簡略化を図ることが可能となり、よ
り一層製造コストを低減することができる。
発明を用いて太陽電池を製造する場合にあっては、半導
体基板１１中の汚染物質を取り込ませた結晶化膜をその
まま太陽電池の構成膜として使用することができる。こ
のため、製造工程の簡略化を図ることが可能となり、よ
り一層製造コストを低減することができる。
【００４２】尚、本発明はここで述べたような太陽電池
の製造に限らず、ＩＣ，ＬＳＩ等他の半導体装置の製造
に適用できることは言うまでもない。
の製造に限らず、ＩＣ，ＬＳＩ等他の半導体装置の製造
に適用できることは言うまでもない。
【００４３】
【発明の効果】以上説明した如く、本発明に係る半導体
装置の製造方法によれば、製造コストを増大させること
なく半導体基板内の汚染物質を除去し、これにより良好
な特性を有する半導体装置を製造することが可能とな
る。
装置の製造方法によれば、製造コストを増大させること
なく半導体基板内の汚染物質を除去し、これにより良好
な特性を有する半導体装置を製造することが可能とな
る。
【図１】本発明製造方法を説明するための工程別構造断
面図である。
面図である。
【図２】半導体基板中の汚染物質及びｐ型不純物の濃度
分布を示す特性図である。
分布を示す特性図である。
【図３】第１薄膜層の膜厚を変化させた場合のＢ濃度の
変化を示す特性図である。
変化を示す特性図である。
【図４】実施例に係る太陽電池の構造を示す構造断面図
である。
である。
【図５】実施例に係る太陽電池の製造工程を説明するた
めの工程別構造断面図である。
めの工程別構造断面図である。
【図６】アンドープの非晶質シリコン膜の膜厚と出力と
の関係を示す特性図である。
の関係を示す特性図である。
１，１１…半導体基板、２…第１薄膜層、３…第２薄膜
層、４…結晶化膜
層、４…結晶化膜
Claims (7)
- 【請求項１】 半導体基板の一主面上に非晶質半導体か
らなるアンドープの第１薄膜層を形成する工程と、該第
１薄膜層上に非晶質半導体からなる一導電型の第２薄膜
層を形成する工程と、前記第１薄膜層及び第２薄膜層が
形成された前記半導体基板を熱処理する工程と、を備え
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記熱処理の工程を、前記第１薄膜層及
び第２薄膜層の積層体が結晶化する温度で行うことを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記熱処理の工程において、結晶化され
た前記積層体中に前記半導体基板内の汚染物質を取り込
むことを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記第１薄膜層の膜厚を５０Å以上とす
ることを特徴とする請求項１乃至３記載の半導体装置の
製造方法。 - 【請求項５】 一導電型を有する半導体基板の一主面上
に、アンドープの非晶質半導体膜を介して一導電型又は
他導電型の非晶質半導体膜を形成する工程と、熱処理に
より前記アンドープの非晶質半導体膜と一導電型又は他
導電型の非晶質半導体膜とを結晶化し、結晶膜とする工
程と、 前記半導体基板の他主面上にアンドープの非晶質半導体
膜を介して他導電型又は一導電型の非晶質半導体膜を形
成する工程と、 前記結晶膜及び他導電型又は一導電型の非晶質半導体膜
上に、透光性導電膜及び集電極を形成する工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項６】 熱処理される前記アンドープの非晶質半
導体膜の膜厚を、１５０Å〜５５０Åの範囲とすること
を特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 熱処理される前記アンドープの非晶質半
導体膜の膜厚を、２５０Å〜４５０Åの範囲とすること
を特徴とする請求項５又は６記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163985A JP2000353706A (ja) | 1999-06-10 | 1999-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11163985A JP2000353706A (ja) | 1999-06-10 | 1999-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353706A true JP2000353706A (ja) | 2000-12-19 |
Family
ID=15784575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11163985A Pending JP2000353706A (ja) | 1999-06-10 | 1999-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353706A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327489A (ja) * | 2003-04-21 | 2004-11-18 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びその製造方法 |
| JP2005223080A (ja) * | 2004-02-04 | 2005-08-18 | Sharp Corp | 太陽電池の製造方法 |
| JP2010538492A (ja) * | 2008-02-25 | 2010-12-09 | サニーバ，インコーポレイテッド | 結晶シリコンｐ−ｎホモ接合と表面安定化のためのアモルファスシリコンヘテロ接合とを有する太陽電池 |
| JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
| CN113224178A (zh) * | 2021-04-28 | 2021-08-06 | 宜兴市昱元能源装备技术开发有限公司 | 硅片的生产方法及利用该方法生产的硅片、太阳能电池 |
-
1999
- 1999-06-10 JP JP11163985A patent/JP2000353706A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327489A (ja) * | 2003-04-21 | 2004-11-18 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ及びその製造方法 |
| JP2005223080A (ja) * | 2004-02-04 | 2005-08-18 | Sharp Corp | 太陽電池の製造方法 |
| JP4632672B2 (ja) * | 2004-02-04 | 2011-02-16 | シャープ株式会社 | 太陽電池の製造方法 |
| JP2010538492A (ja) * | 2008-02-25 | 2010-12-09 | サニーバ，インコーポレイテッド | 結晶シリコンｐ−ｎホモ接合と表面安定化のためのアモルファスシリコンヘテロ接合とを有する太陽電池 |
| JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
| US10566487B2 (en) | 2015-06-30 | 2020-02-18 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US11462654B2 (en) | 2015-06-30 | 2022-10-04 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| CN113224178A (zh) * | 2021-04-28 | 2021-08-06 | 宜兴市昱元能源装备技术开发有限公司 | 硅片的生产方法及利用该方法生产的硅片、太阳能电池 |
| CN113224178B (zh) * | 2021-04-28 | 2023-05-26 | 宜兴市昱元能源装备技术开发有限公司 | 硅片的生产方法及利用该方法生产的硅片、太阳能电池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| CN101331615B (zh) | 制造n型多晶硅太阳能电池的方法 | |
| JP3187086B2 (ja) | 半導体装置および半導体装置の作製方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
| US20080242067A1 (en) | Semiconductor substrate and method of manufacture thereof | |
| JP3225268B2 (ja) | シリコン酸化物の改質方法 | |
| JPH10256263A (ja) | Ｓｏｉ基板およびその製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP2854038B2 (ja) | 半導体素子 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3173392B2 (ja) | 太陽電池素子及びその製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JPH04229664A (ja) | 光起電力装置及びその製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001028449A (ja) | 半導体装置 | |
| JP2794092B2 (ja) | シリコン基体の製造方法 | |
| JP3310654B2 (ja) | 半導体装置 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS62122180A (ja) | 太陽電池の製造方法 | |
| JPH08293472A (ja) | 半導体装置 | |
| JPH05267163A (ja) | 多結晶半導体膜の形成方法及びその膜を用いた光起電力装置 |