JP2854038B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2854038B2 JP2854038B2 JP26710889A JP26710889A JP2854038B2 JP 2854038 B2 JP2854038 B2 JP 2854038B2 JP 26710889 A JP26710889 A JP 26710889A JP 26710889 A JP26710889 A JP 26710889A JP 2854038 B2 JP2854038 B2 JP 2854038B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon germanium
- substrate
- polycrystalline
- germanium thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に多結晶シリコンゲルマニウム薄膜
を形成した半導体素子に関する。
を形成した半導体素子に関する。
太陽電池，センサ,TFT等に用いられる半導体薄膜とし
て、非晶質シリコン薄膜，多結晶シリコン薄膜が広く使
用されている。多結晶シリコンは、非晶質シリコンに比
べて移動度が１〜２桁程度高く、熱的に安定しており、
信頼性が高いという特性を有している。ところが、多結
晶シリコンは非晶質シリコンと比較して、形成温度が高
く、また光吸収係数が低いので膜厚が厚くする必要があ
り、コスト的には劣っている。
て、非晶質シリコン薄膜，多結晶シリコン薄膜が広く使
用されている。多結晶シリコンは、非晶質シリコンに比
べて移動度が１〜２桁程度高く、熱的に安定しており、
信頼性が高いという特性を有している。ところが、多結
晶シリコンは非晶質シリコンと比較して、形成温度が高
く、また光吸収係数が低いので膜厚が厚くする必要があ
り、コスト的には劣っている。
このようなコスト面での欠点を解消する材料として、
結晶化温度が低くしかもナローバンドギャップ材料であ
るゲルマニウムをシリコン中に添加してなる多結晶シリ
コンゲルマニウム（poly−SiGe）が開発されている。そ
して基板上に多結晶シリコンゲルマニウム薄膜を形成す
る工程においては、形成工程のコストの低減化を図るた
めに、第35回応物予稿集p.242（1988春）に示されてい
るように、非晶質状態のシリコンゲルマニウム薄膜に低
温（600℃以下）の熱処理を施して固相成長させ、固相
成長によって結晶性を向上させて多結晶化することが知
られている。
結晶化温度が低くしかもナローバンドギャップ材料であ
るゲルマニウムをシリコン中に添加してなる多結晶シリ
コンゲルマニウム（poly−SiGe）が開発されている。そ
して基板上に多結晶シリコンゲルマニウム薄膜を形成す
る工程においては、形成工程のコストの低減化を図るた
めに、第35回応物予稿集p.242（1988春）に示されてい
るように、非晶質状態のシリコンゲルマニウム薄膜に低
温（600℃以下）の熱処理を施して固相成長させ、固相
成長によって結晶性を向上させて多結晶化することが知
られている。
基板上に多結晶シリコンゲルマニウム薄膜を固相成長
させた場合に、多結晶シリコンゲルマニウム薄膜と基板
との界面にて応力が発生し、全体として歪が生じること
がある。特に、低コスト化を図るべく、基板として安価
なガラス基板またはステンレス板等の金属基板を使用す
るときには、この歪は顕著である。
させた場合に、多結晶シリコンゲルマニウム薄膜と基板
との界面にて応力が発生し、全体として歪が生じること
がある。特に、低コスト化を図るべく、基板として安価
なガラス基板またはステンレス板等の金属基板を使用す
るときには、この歪は顕著である。
また、上述したような基板を使用するときには、この
ような基板は、単結晶シリコン基板等とは異なり、結晶
的な規則的構造をその表面に有していないので、この表
面上に成長させた多結晶シリコンゲルマニウム薄膜の結
晶性は低いという問題点がある。
ような基板は、単結晶シリコン基板等とは異なり、結晶
的な規則的構造をその表面に有していないので、この表
面上に成長させた多結晶シリコンゲルマニウム薄膜の結
晶性は低いという問題点がある。
本発明はかかる事情に鑑みてなされたものであり、基
板と多結晶シリコンゲルマニウム薄膜との間に、多結晶
ゲルマニウム、非晶質シリコンゲルマニウムホウ素、非
晶質シリコンスズ又は非晶質シリコンベリリウムの層を
設けることにより、前記多結晶シリコンゲルマニウム薄
膜の結晶性が高く、素子全体の歪みがない半導体素子を
提供することを目的とする。
板と多結晶シリコンゲルマニウム薄膜との間に、多結晶
ゲルマニウム、非晶質シリコンゲルマニウムホウ素、非
晶質シリコンスズ又は非晶質シリコンベリリウムの層を
設けることにより、前記多結晶シリコンゲルマニウム薄
膜の結晶性が高く、素子全体の歪みがない半導体素子を
提供することを目的とする。
本発明に係る半導体素子は、基板上に固相成長させた
多結晶シリコンゲルマニウム薄膜を有する半導体素子に
おいて、前記基板と前記多結晶シリコンゲルマニウム薄
膜との間に、多結晶ゲルマニウム、非晶質シリコンゲル
マニウムホウ素、非晶質シリコンスズ又は非晶質シリコ
ンベリリウムの層が設けらていることを特徴とする。
多結晶シリコンゲルマニウム薄膜を有する半導体素子に
おいて、前記基板と前記多結晶シリコンゲルマニウム薄
膜との間に、多結晶ゲルマニウム、非晶質シリコンゲル
マニウムホウ素、非晶質シリコンスズ又は非晶質シリコ
ンベリリウムの層が設けらていることを特徴とする。
本発明の半導体素子においては、基板と多結晶シリコ
ンゲルマニウム薄膜との間に設けられた多結晶ゲルマニ
ウム薄膜またはシリコン系非晶質金属薄膜により、この
上に形成される多結晶シリコンゲルマニウム薄膜の結晶
性が向上され、素子全体の歪が軽減される。
ンゲルマニウム薄膜との間に設けられた多結晶ゲルマニ
ウム薄膜またはシリコン系非晶質金属薄膜により、この
上に形成される多結晶シリコンゲルマニウム薄膜の結晶
性が向上され、素子全体の歪が軽減される。
以下、本発明の実施例について具体的に説明する。
第１図（ａ）は本発明に係る第１の実施例（以下実施
例１という）の構造を示す断面図である。図において１
は石英ガラスからなる基板を示し、基板１上には、非晶
質ゲルマニウム薄膜を固相成長させて形成した多結晶ゲ
ルマニウム薄膜２と、非晶質シリコンゲルマニウム薄膜
を固相成長させて形成した多結晶シリコンゲルマニウム
薄膜３とが、この順に積層形成されている。
例１という）の構造を示す断面図である。図において１
は石英ガラスからなる基板を示し、基板１上には、非晶
質ゲルマニウム薄膜を固相成長させて形成した多結晶ゲ
ルマニウム薄膜２と、非晶質シリコンゲルマニウム薄膜
を固相成長させて形成した多結晶シリコンゲルマニウム
薄膜３とが、この順に積層形成されている。
次にこのような構成の実施例１の製造工程を説明す
る。まず基板１上に、公知のプラズマCVD法を用いて、
膜厚１μｍの非晶質ゲルマニウム薄膜を形成する（形成
条件：ガスGeH410cc/分，電力10W（13.56MHz），圧力0.
3Torr,基板温度250℃）。次に真空中にて400℃にて２時
間のアニール処理を行って、多結晶ゲルマニウム薄膜２
を形成する。次いで、多結晶ゲルマニウム薄膜２上に、
公知のプラズマCVD法を用いて、膜厚10μｍの非晶質シ
リコンゲルマニウム薄膜を形成する（形成条件：ガスSi
H410cc/分GeH410cc/分）。次に真空中にて400℃にて６
時間のアニール処理を行って、多結晶シリコンゲルマニ
ウム薄膜３を形成する。
る。まず基板１上に、公知のプラズマCVD法を用いて、
膜厚１μｍの非晶質ゲルマニウム薄膜を形成する（形成
条件：ガスGeH410cc/分，電力10W（13.56MHz），圧力0.
3Torr,基板温度250℃）。次に真空中にて400℃にて２時
間のアニール処理を行って、多結晶ゲルマニウム薄膜２
を形成する。次いで、多結晶ゲルマニウム薄膜２上に、
公知のプラズマCVD法を用いて、膜厚10μｍの非晶質シ
リコンゲルマニウム薄膜を形成する（形成条件：ガスSi
H410cc/分GeH410cc/分）。次に真空中にて400℃にて６
時間のアニール処理を行って、多結晶シリコンゲルマニ
ウム薄膜３を形成する。
なお、上述した製造方法とは異なり、非晶質ゲルマニ
ウム薄膜，非晶質シリコンゲルマニウム薄膜を連続して
積層形成した後、両層を同時にアニール処理して固相成
長させてもよい。
ウム薄膜，非晶質シリコンゲルマニウム薄膜を連続して
積層形成した後、両層を同時にアニール処理して固相成
長させてもよい。
基板1,多結晶シリコンゲルマニウム薄膜３間に介在さ
れる層として多結晶ゲルマニウム薄膜を用いる実施例１
では、多結晶シリコンゲルマニウムに比べて多結晶ゲル
マニウムは低温での固相成長が可能であるので、基板と
の歪は小さくなり、素子全体の歪も軽減される。またこ
の上に形成される多結晶シリコンゲルマニウム薄膜の結
晶性は向上する。
れる層として多結晶ゲルマニウム薄膜を用いる実施例１
では、多結晶シリコンゲルマニウムに比べて多結晶ゲル
マニウムは低温での固相成長が可能であるので、基板と
の歪は小さくなり、素子全体の歪も軽減される。またこ
の上に形成される多結晶シリコンゲルマニウム薄膜の結
晶性は向上する。
第１図（ｂ）は本発明に係る第２の実施例（以下実施
例２という）の構造を示す断面図である。図において１
は石英ガラスからなる基板を示し、基板１上には、非晶
質シリコンゲルマニウムホウ素薄膜４と、非晶質シリコ
ンゲルマニウ薄膜を固相成長させて形成した多結晶シリ
コンゲルマニウム薄膜３とが、この順に積層形成されて
いる。
例２という）の構造を示す断面図である。図において１
は石英ガラスからなる基板を示し、基板１上には、非晶
質シリコンゲルマニウムホウ素薄膜４と、非晶質シリコ
ンゲルマニウ薄膜を固相成長させて形成した多結晶シリ
コンゲルマニウム薄膜３とが、この順に積層形成されて
いる。
次にこのような構成の実施例２の製造工程を説明す
る。まず基板１上に、減圧CVD法を用いて、膜厚0.3μｍ
の非晶質シリコンゲルマニウムホウ素薄膜４を形成する
（形成条件：ガスB2H6/SiH41×10-2以下GeH4/SiH41×10
-2以下，キャリアガスHe,圧力0.1Torr,基板温度500
℃）。次いで、非晶質シリコンゲルマニウムホウ素薄膜
４上に、実施例１と同様にプラズマCVD法により非晶質
シリコンゲルマニウム薄膜を形成した後、真空中にて50
0℃にて６時間のアニール処理を行って、多結晶シリコ
ンゲルマニウム薄膜３を形成する。
る。まず基板１上に、減圧CVD法を用いて、膜厚0.3μｍ
の非晶質シリコンゲルマニウムホウ素薄膜４を形成する
（形成条件：ガスB2H6/SiH41×10-2以下GeH4/SiH41×10
-2以下，キャリアガスHe,圧力0.1Torr,基板温度500
℃）。次いで、非晶質シリコンゲルマニウムホウ素薄膜
４上に、実施例１と同様にプラズマCVD法により非晶質
シリコンゲルマニウム薄膜を形成した後、真空中にて50
0℃にて６時間のアニール処理を行って、多結晶シリコ
ンゲルマニウム薄膜３を形成する。
上述した実施例２では、基板1,多結晶シリコンゲルマ
ニウム薄膜３間に介在させる層として非晶質シリコンゲ
ルマニウムホウ素薄膜を用いたが、これに限らず、別の
種類のシリコン系非晶質金属薄膜を使用してもよい。多
結晶シリコンゲルマニウム薄膜がｐ型の導電型である場
合には、上述した非晶質シリコンゲルマニウムホウ素
（ａ−SiGeB）薄膜または非晶質シリコンスズ（ｓ−SiS
n）薄膜を用い、多結晶シリコンゲルマニウム薄膜がｎ
型の導電型である場合には、非晶質シリコンベリリウム
（ａ−SiBe）薄膜を用いると、電極としてオーミック性
に優れる。
ニウム薄膜３間に介在させる層として非晶質シリコンゲ
ルマニウムホウ素薄膜を用いたが、これに限らず、別の
種類のシリコン系非晶質金属薄膜を使用してもよい。多
結晶シリコンゲルマニウム薄膜がｐ型の導電型である場
合には、上述した非晶質シリコンゲルマニウムホウ素
（ａ−SiGeB）薄膜または非晶質シリコンスズ（ｓ−SiS
n）薄膜を用い、多結晶シリコンゲルマニウム薄膜がｎ
型の導電型である場合には、非晶質シリコンベリリウム
（ａ−SiBe）薄膜を用いると、電極としてオーミック性
に優れる。
基板1,多結晶シリコンゲルマニウム薄膜３間に介在さ
せる層としてシリコン系非晶質金属薄膜を用いる実施例
２では、それ自体が非晶質であるので、基板との歪は小
さくなる。特に非晶質シリコンゲルマニウムホウ素薄膜
を用いる場合が、歪は最も小さい。また同じシリコン系
材料であるので、多結晶シリコンゲルマニウム薄膜の固
相成長が促進され、その結晶性は向上する。
せる層としてシリコン系非晶質金属薄膜を用いる実施例
２では、それ自体が非晶質であるので、基板との歪は小
さくなる。特に非晶質シリコンゲルマニウムホウ素薄膜
を用いる場合が、歪は最も小さい。また同じシリコン系
材料であるので、多結晶シリコンゲルマニウム薄膜の固
相成長が促進され、その結晶性は向上する。
なお、上述の実施例1,2においては基板として石英ガ
ラスを用いたが、これ以外の絶縁性基板であってもよ
く、また金属基板等の導電性基板であってもよい。
ラスを用いたが、これ以外の絶縁性基板であってもよ
く、また金属基板等の導電性基板であってもよい。
このような本発明の半導体素子の特性を調べた結果に
ついて説明する。
ついて説明する。
本発明の特性を評価する上での比較例として、２種の
従来の半導体素子を準備した。第２図はこれらの２例の
構造を示す断面図である。第２図（ａ）に示す第１の比
較例（以下比較例１という）は、ステンレス製の基板５
上に、実施例２の製造工程と同様の工程にて形成した多
結晶シリコンゲルマニウム薄膜３を直接積層した構成を
なす。また第２図（ｂ）に示す第２の比較例（以下比較
例２という）は、石英ガラス製の基板１上に、抵抗加熱
法にて蒸着形成した膜厚0.3μｍのチタン薄膜6,実施例
２の製造工程と同様の工程にて形成した多結晶シリコン
ゲルマニウム薄膜３を、この順に積層した構成をなす。
なお、比較例1,2とも多結晶シリコンゲルマニウム薄膜
３の膜厚は10μｍであり、前述の実施例1,2の場合と同
じである。
従来の半導体素子を準備した。第２図はこれらの２例の
構造を示す断面図である。第２図（ａ）に示す第１の比
較例（以下比較例１という）は、ステンレス製の基板５
上に、実施例２の製造工程と同様の工程にて形成した多
結晶シリコンゲルマニウム薄膜３を直接積層した構成を
なす。また第２図（ｂ）に示す第２の比較例（以下比較
例２という）は、石英ガラス製の基板１上に、抵抗加熱
法にて蒸着形成した膜厚0.3μｍのチタン薄膜6,実施例
２の製造工程と同様の工程にて形成した多結晶シリコン
ゲルマニウム薄膜３を、この順に積層した構成をなす。
なお、比較例1,2とも多結晶シリコンゲルマニウム薄膜
３の膜厚は10μｍであり、前述の実施例1,2の場合と同
じである。
第３図は、このような４例の半導体素子における多結
晶シリコンゲルマニウム薄膜３の結晶性を評価するため
に、走査型電子顕微鏡にて結晶の粒径を測定した結果を
示している。実施例1,2における多結晶シリコンゲルマ
ニウム薄膜３では、その粒径が50μｍ以上であるのに比
べて、比較例1,2の場合にはその値が１桁以上劣ってい
る。
晶シリコンゲルマニウム薄膜３の結晶性を評価するため
に、走査型電子顕微鏡にて結晶の粒径を測定した結果を
示している。実施例1,2における多結晶シリコンゲルマ
ニウム薄膜３では、その粒径が50μｍ以上であるのに比
べて、比較例1,2の場合にはその値が１桁以上劣ってい
る。
第４図は、４例の半導体素子における多結晶シリコン
ゲルマニウム薄膜３の膜ストレスを示している。ここで
は基板として極薄の石英ガラス板を使用し、その曲がり
度合から膜ストレスを算出することとし、第４図では、
比較例２における値を１とした場合の相対値が示されて
いる。比較例1,2に比べて、実施例1,2では大幅に膜スト
レスが軽減されており、特に実施例１では、多結晶シリ
コンゲルマニウム薄膜３を形成するためのアニール温度
を400℃にしたので、膜ストレスは比較例1,2に比べて半
減されている。
ゲルマニウム薄膜３の膜ストレスを示している。ここで
は基板として極薄の石英ガラス板を使用し、その曲がり
度合から膜ストレスを算出することとし、第４図では、
比較例２における値を１とした場合の相対値が示されて
いる。比較例1,2に比べて、実施例1,2では大幅に膜スト
レスが軽減されており、特に実施例１では、多結晶シリ
コンゲルマニウム薄膜３を形成するためのアニール温度
を400℃にしたので、膜ストレスは比較例1,2に比べて半
減されている。
以上のように、多結晶ゲルマニウム薄膜または非晶質
シリコンゲルマニウムホウ素、非晶質シリコンスズ、非
晶質シリコンベリリウムのシリコン系非晶質金属薄膜
が、多結晶シリコンゲルマニウム薄膜の結晶成長及び素
子全体の歪軽減に大きく寄与している。
シリコンゲルマニウムホウ素、非晶質シリコンスズ、非
晶質シリコンベリリウムのシリコン系非晶質金属薄膜
が、多結晶シリコンゲルマニウム薄膜の結晶成長及び素
子全体の歪軽減に大きく寄与している。
また、本発明では基板として絶縁基板を使用する場合
には、これらの多結晶ゲルマニウム薄膜またはシリコン
系非晶質金属薄膜を、電極として用いることができると
いう利点もある。
には、これらの多結晶ゲルマニウム薄膜またはシリコン
系非晶質金属薄膜を、電極として用いることができると
いう利点もある。
以上詳述した如く、本発明では基板と多結晶シリコン
ゲルマニウム薄膜との間に、多結晶ゲルマニウム、非晶
質シリコンゲルマニウムホウ素、非晶質シリコンスズ又
は非晶質シリコンベリリウムの層を設けたので、固相成
長温度の低減化、多結晶シリコンゲルマニウム薄膜にお
ける結晶性の向上、素子全体の歪みの軽減を図ることが
できる。また絶縁基板を用い、この層として多結晶ゲル
マニウム薄膜または非晶質シリコンゲルマニウムホウ
素、非晶質シリコンスズ、非晶質シリコンベリリウムの
シリコン系非晶質金属薄膜を使用する場合には、これら
の薄膜を電極として使用することができ、半導体素子の
製造工程の簡素化を図ることができる。
ゲルマニウム薄膜との間に、多結晶ゲルマニウム、非晶
質シリコンゲルマニウムホウ素、非晶質シリコンスズ又
は非晶質シリコンベリリウムの層を設けたので、固相成
長温度の低減化、多結晶シリコンゲルマニウム薄膜にお
ける結晶性の向上、素子全体の歪みの軽減を図ることが
できる。また絶縁基板を用い、この層として多結晶ゲル
マニウム薄膜または非晶質シリコンゲルマニウムホウ
素、非晶質シリコンスズ、非晶質シリコンベリリウムの
シリコン系非晶質金属薄膜を使用する場合には、これら
の薄膜を電極として使用することができ、半導体素子の
製造工程の簡素化を図ることができる。
第１図は本発明の実施例の断面図、第２図は従来の断面
図、第３図は多結晶シリコンゲルマニウム薄膜における
結晶の粒径を示すグラフ、第４図は多結晶シリコンゲル
マニウム薄膜の膜ストレスを示すグラフである。 １……基板、２……多結晶ゲルマニウム薄膜 ３……多結晶シリコンゲルマニウム薄膜 ４……非晶質シリコンゲルマニウムホウ素薄膜
図、第３図は多結晶シリコンゲルマニウム薄膜における
結晶の粒径を示すグラフ、第４図は多結晶シリコンゲル
マニウム薄膜の膜ストレスを示すグラフである。 １……基板、２……多結晶ゲルマニウム薄膜 ３……多結晶シリコンゲルマニウム薄膜 ４……非晶質シリコンゲルマニウムホウ素薄膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20 H01L 21/205
Claims (1)
- 【請求項１】基板上に固相成長させた多結晶シリコンゲ
ルマニウム薄膜を有する半導体素子において、 前記基板と前記多結晶シリコンゲルマニウム薄膜との間
に、多結晶ゲルマニウム、非晶質シリコンゲルマニウム
ホウ素、非晶質シリコンスズ又は非晶質シリコンベリリ
ウムの層が設けられていることを特徴とする半導体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710889A JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710889A JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03126220A JPH03126220A (ja) | 1991-05-29 |
| JP2854038B2 true JP2854038B2 (ja) | 1999-02-03 |
Family
ID=17440175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26710889A Expired - Fee Related JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854038B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2541614A4 (en) * | 2010-02-24 | 2015-11-04 | Kaneka Corp | THIN-FILM PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR PRODUCING THE SAME |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI234235B (en) * | 2003-05-29 | 2005-06-11 | Univ Nat Chiao Tung | Method for fabrication of monocrystalline silicon thin film transistor on glass substrate |
| WO2011055600A1 (ja) * | 2009-11-05 | 2011-05-12 | 三菱電機株式会社 | 光起電力装置およびその製造方法 |
| KR102104062B1 (ko) * | 2013-10-31 | 2020-04-23 | 삼성전자 주식회사 | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 |
| JP6985711B2 (ja) * | 2017-02-28 | 2021-12-22 | 国立大学法人 筑波大学 | 半導体装置の製造方法 |
-
1989
- 1989-10-12 JP JP26710889A patent/JP2854038B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2541614A4 (en) * | 2010-02-24 | 2015-11-04 | Kaneka Corp | THIN-FILM PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR PRODUCING THE SAME |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03126220A (ja) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2854038B2 (ja) | 半導体素子 | |
| JP3262232B2 (ja) | 半導体装置の作製方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP2657071B2 (ja) | 多結晶シリコン薄膜及びその形成方法 | |
| JPH0424878B2 (ja) | ||
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| JP3364137B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JP2732316B2 (ja) | 薄膜多結晶シリコンの形成方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| JPH05109638A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2000357660A (ja) | 多結晶シリコン膜を備えた基板及びその形成方法、並びに該膜を用いた太陽電池 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20000001232A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JP3059796B2 (ja) | 多結晶ゲルマニューム膜の製造方法及びこれを使用した光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |