JPH03126220A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH03126220A JPH03126220A JP26710889A JP26710889A JPH03126220A JP H03126220 A JPH03126220 A JP H03126220A JP 26710889 A JP26710889 A JP 26710889A JP 26710889 A JP26710889 A JP 26710889A JP H03126220 A JPH03126220 A JP H03126220A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- silicon germanium
- polycrystalline silicon
- germanium thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 81
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000007790 solid phase Substances 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 abstract description 18
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 17
- 239000010408 film Substances 0.000 abstract description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 5
- 239000007787 solid Substances 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000005300 metallic glass Substances 0.000 description 7
- CHYRFIXHTWWYOX-UHFFFAOYSA-N [B].[Si].[Ge] Chemical compound [B].[Si].[Ge] CHYRFIXHTWWYOX-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KPHJVEBKDSTNMH-UHFFFAOYSA-N [Si].[He] Chemical compound [Si].[He] KPHJVEBKDSTNMH-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に多結晶シリコンゲルマニウム薄膜を
形成した半導体素子に関する。
形成した半導体素子に関する。
太陽電池、センサ、 ＴＰＴ等に用いられる半導体薄膜
として、非晶質シリコン薄膜、多結晶シリコン薄膜が広
く使用されている。多結晶シリコンは、非晶質シリコン
に比べて移動度が１〜２桁程度高く、熱的に安定してお
り、信顛性が高いという特性を有している。ところが、
多結晶シリコンは非晶質シリコンと比較して、形成温度
が高く、また光吸収係数が低いので膜厚を厚くする必要
があり、コスト的には劣っている。
として、非晶質シリコン薄膜、多結晶シリコン薄膜が広
く使用されている。多結晶シリコンは、非晶質シリコン
に比べて移動度が１〜２桁程度高く、熱的に安定してお
り、信顛性が高いという特性を有している。ところが、
多結晶シリコンは非晶質シリコンと比較して、形成温度
が高く、また光吸収係数が低いので膜厚を厚くする必要
があり、コスト的には劣っている。
このようなコスト面での欠点を解消する材料として、結
晶化温度が低くしかもナローバンドギャップ材料である
ゲルマニウムをシリコン中に添加してなる多結晶シリコ
ンゲルマニウム（ｐｏｌｙ−５ｉＧｅ）が開発されてい
る。そして基板上に多結晶シリコンゲルマニウム薄膜を
形成する工程においては、形成工程のコストの低減化を
図るために、第３５回応物予稿集ｐ、２４２（１９８８
春）に示されているように、非晶質状態のシリコンゲル
マニウム薄膜に低温（６００℃以下）の熱処理を施して
固相成長させ、固相成長によって結晶性を向上させて多
結晶化することが知られている。
晶化温度が低くしかもナローバンドギャップ材料である
ゲルマニウムをシリコン中に添加してなる多結晶シリコ
ンゲルマニウム（ｐｏｌｙ−５ｉＧｅ）が開発されてい
る。そして基板上に多結晶シリコンゲルマニウム薄膜を
形成する工程においては、形成工程のコストの低減化を
図るために、第３５回応物予稿集ｐ、２４２（１９８８
春）に示されているように、非晶質状態のシリコンゲル
マニウム薄膜に低温（６００℃以下）の熱処理を施して
固相成長させ、固相成長によって結晶性を向上させて多
結晶化することが知られている。
基板上に多結晶シリコンゲルマニウム薄膜を固相成長さ
せた場合に、多結晶シリコンゲルマニウム薄膜と基板と
の界面にて応力が発生し、全体として歪が生じることが
ある。特に、低コスト化を図るべく、基板として安価な
ガラス基板またはステンレス板等の金属基板を使用する
ときには、この歪は顕著である。
せた場合に、多結晶シリコンゲルマニウム薄膜と基板と
の界面にて応力が発生し、全体として歪が生じることが
ある。特に、低コスト化を図るべく、基板として安価な
ガラス基板またはステンレス板等の金属基板を使用する
ときには、この歪は顕著である。
また、上述したような基板を使用するときには、このよ
うな基板は、卑結晶シリコン基板等とは異なり、結晶的
な規則的構造をその表面に有していないので、この表面
上に成長させた多結晶シリコンゲルマニウム薄膜の結晶
性は低いという問題点がある。
うな基板は、卑結晶シリコン基板等とは異なり、結晶的
な規則的構造をその表面に有していないので、この表面
上に成長させた多結晶シリコンゲルマニウム薄膜の結晶
性は低いという問題点がある。
本発明はかかる事情に鑑みてなされたものであり、基板
と多結晶シリコンゲルマニウム薄膜との間に、多結晶ゲ
ルマニウム薄膜またはシリコン系非晶質金属薄膜等の層
を設けることにより、前記多結晶シリコンゲルマニウム
薄膜の結晶性が高く、素子全体の歪がない半導体素子を
提供することを目的とする。
と多結晶シリコンゲルマニウム薄膜との間に、多結晶ゲ
ルマニウム薄膜またはシリコン系非晶質金属薄膜等の層
を設けることにより、前記多結晶シリコンゲルマニウム
薄膜の結晶性が高く、素子全体の歪がない半導体素子を
提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る半導体素子は、基板上に固相成長させた多
結晶シリコンゲルマニウム薄膜を有する半導体素子にお
いて、前記基板と前記多結晶シリコンゲルマニウム薄膜
との間に、前記多結晶シリコンゲルマニウム薄膜の結晶
性の向上及び／又は素子全体の歪の低減を図るための層
が設けられていることを特徴とする。
結晶シリコンゲルマニウム薄膜を有する半導体素子にお
いて、前記基板と前記多結晶シリコンゲルマニウム薄膜
との間に、前記多結晶シリコンゲルマニウム薄膜の結晶
性の向上及び／又は素子全体の歪の低減を図るための層
が設けられていることを特徴とする。
本発明の半導体素子においては、基板と多結晶シリコン
ゲルマニウム薄膜との間に設けられた層により、この上
に形成される多結晶シリコンゲルマニウム薄膜の結晶性
が向上され、素子全体の歪が軽減される。
ゲルマニウム薄膜との間に設けられた層により、この上
に形成される多結晶シリコンゲルマニウム薄膜の結晶性
が向上され、素子全体の歪が軽減される。
以下、本発明の実施例について具体的に説明する。
第１図（ａ）は本発明に係る第１の実施例（以下実施例
１という）の構造を示す断面図である。図において１は
石英ガラスからなる基板を示し、基板１上には、非晶質
ゲルマニウム薄膜を固相成長させて形成した多結晶ゲル
マニウム薄膜２と、非晶質シリコンゲルマニウム薄膜を
固相成長させて形成した多結晶シリコンゲルマニウム薄
膜３とが、この順に積層形成されている。
１という）の構造を示す断面図である。図において１は
石英ガラスからなる基板を示し、基板１上には、非晶質
ゲルマニウム薄膜を固相成長させて形成した多結晶ゲル
マニウム薄膜２と、非晶質シリコンゲルマニウム薄膜を
固相成長させて形成した多結晶シリコンゲルマニウム薄
膜３とが、この順に積層形成されている。
次にこのような構成の実施例１の製造工程を説明する。
まず基板１上に、公知のプラズマＣＶＤ法を用いて、膜
厚１μｍの非晶質ゲルマニウム薄膜を形成する（形成条
件：ガスＧｅＨａ １０ｃｃ／分、電力１０Ｗ（１３，
５６ＭＨｚ＞ 、圧力０．３Ｔｏｒｒ、基板温度２５０
℃）。次に真空中にて４００℃にて２時間のアニール処
理を行って、多結晶ゲルマニウム薄膜２を形成する。次
いで、多結晶ゲルマニウム薄膜２上に、公知のプラズマ
ＣＶＤ法を用いて、膜厚１０μｍの非晶質シリコンゲル
マニウム薄膜を形成する（形成条件：ガス５ｉＨ４１０
ｃｃ／分ＧｅＨａ １０ｃｃ／分）。次に真空中にて４
００℃にて６時間のアニール処理を行って、多結晶シリ
コンゲルマニウム薄膜３を形成する。
厚１μｍの非晶質ゲルマニウム薄膜を形成する（形成条
件：ガスＧｅＨａ １０ｃｃ／分、電力１０Ｗ（１３，
５６ＭＨｚ＞ 、圧力０．３Ｔｏｒｒ、基板温度２５０
℃）。次に真空中にて４００℃にて２時間のアニール処
理を行って、多結晶ゲルマニウム薄膜２を形成する。次
いで、多結晶ゲルマニウム薄膜２上に、公知のプラズマ
ＣＶＤ法を用いて、膜厚１０μｍの非晶質シリコンゲル
マニウム薄膜を形成する（形成条件：ガス５ｉＨ４１０
ｃｃ／分ＧｅＨａ １０ｃｃ／分）。次に真空中にて４
００℃にて６時間のアニール処理を行って、多結晶シリ
コンゲルマニウム薄膜３を形成する。
なお、上述した製造方法とは異なり、非晶質ゲルマニウ
ム薄膜、非晶質シリコンゲルマニウム薄膜を連続して積
層形成した後、両層を同時にアニール処理して固相成長
させてもよい。
ム薄膜、非晶質シリコンゲルマニウム薄膜を連続して積
層形成した後、両層を同時にアニール処理して固相成長
させてもよい。
基板ｌ、多結晶シリコンゲルマニウム薄膜３間に介在さ
せる層として多結晶ゲルマニウム薄膜を用いる実施例１
では、多結晶シリコンゲルマニウムに比べて多結晶ゲル
マニウムは低温での固相成長が可能であるので、基板と
の歪は小さくなり、素子全体の歪も軽減される。またこ
の上に形成される多結晶シリコンゲルマニウム薄膜の結
晶性は向上する。
せる層として多結晶ゲルマニウム薄膜を用いる実施例１
では、多結晶シリコンゲルマニウムに比べて多結晶ゲル
マニウムは低温での固相成長が可能であるので、基板と
の歪は小さくなり、素子全体の歪も軽減される。またこ
の上に形成される多結晶シリコンゲルマニウム薄膜の結
晶性は向上する。
第１図（ｂ）は本発明に係る第２の実施例（以下実施例
２という）の構造を示す断面図である。図において１は
石英ガラスからなる基板を示し、基板Ｉ上には、非晶質
シリコンゲルマニウムホウ素藩膜４と、非晶質シリコン
ゲルマニラ薄膜を固相成長させて形成した多結晶シリコ
ンゲルマニウム薄膜３とが、この順に積層形成されてい
る。
２という）の構造を示す断面図である。図において１は
石英ガラスからなる基板を示し、基板Ｉ上には、非晶質
シリコンゲルマニウムホウ素藩膜４と、非晶質シリコン
ゲルマニラ薄膜を固相成長させて形成した多結晶シリコ
ンゲルマニウム薄膜３とが、この順に積層形成されてい
る。
次にこのような構成の実施例２の製造工程を説明する。
まず基板１上に、減圧ＣＶＤ法を用いて、膜厚０．３μ
ｍの非晶質シリコンゲルマニウムホウ素薄膜４を形成す
る（形成条件：ガスＪＨｉ、／５ｉＨ４ＩＸＩＯ−”以
下ＧｅＨａ／５ｉＨａＩＸ １０−”以下、キャリアガ
スＨｅ、 圧力０． ＩＴｏｒｒ、基板温度５００℃
）。次いで、非晶質シリコンゲルマニウムホウ素薄膜４
上に、実施例１と同様にプラズマＣｖＤ法により非晶質
シリコンゲルマニウム薄膜を形成した後、真空中にて５
００℃にて６時間のアニール処理を行って、多結晶シリ
コンゲルマニウム薄膜３を形成する。
ｍの非晶質シリコンゲルマニウムホウ素薄膜４を形成す
る（形成条件：ガスＪＨｉ、／５ｉＨ４ＩＸＩＯ−”以
下ＧｅＨａ／５ｉＨａＩＸ １０−”以下、キャリアガ
スＨｅ、 圧力０． ＩＴｏｒｒ、基板温度５００℃
）。次いで、非晶質シリコンゲルマニウムホウ素薄膜４
上に、実施例１と同様にプラズマＣｖＤ法により非晶質
シリコンゲルマニウム薄膜を形成した後、真空中にて５
００℃にて６時間のアニール処理を行って、多結晶シリ
コンゲルマニウム薄膜３を形成する。
上述した実施例２では、基板１．多結晶シリコンゲルマ
ニウム薄膜３間に介在させる層として非晶質シリコンゲ
ルマニウムホウ素薄膜を用いたが、これに限らず、別の
種類のシリコン系非晶質金属薄膜を使用してもよい。多
結晶シリコンゲルマニウム薄膜がｐ型の導電型である場
合には、上述した非晶質シリコンゲルマニウムホウ素（
ａ−５ｉＧｅ Ｂ ）薄膜または非晶質シリコンスズ（
ａ−５ｉＳｎ）薄膜を用い、多結晶シリコンゲルマニウ
ム薄膜がｎ型の導電型である場合には、非晶質シリコン
へリリウム（ａ−５ｉＢｅ）薄膜を用いると、電極とし
てオーミック性に優れる。
ニウム薄膜３間に介在させる層として非晶質シリコンゲ
ルマニウムホウ素薄膜を用いたが、これに限らず、別の
種類のシリコン系非晶質金属薄膜を使用してもよい。多
結晶シリコンゲルマニウム薄膜がｐ型の導電型である場
合には、上述した非晶質シリコンゲルマニウムホウ素（
ａ−５ｉＧｅ Ｂ ）薄膜または非晶質シリコンスズ（
ａ−５ｉＳｎ）薄膜を用い、多結晶シリコンゲルマニウ
ム薄膜がｎ型の導電型である場合には、非晶質シリコン
へリリウム（ａ−５ｉＢｅ）薄膜を用いると、電極とし
てオーミック性に優れる。
基板１．多結晶シリコンゲルマニウム薄膜３間に介在さ
せる層としてシリコン系非晶質金属薄膜を用いる実施例
２では、それ自体が非晶質であるので、基板との歪は小
さくなる。特に非晶質シリコンゲルマニウムホウ素薄膜
を用いる場合が、歪は最も小さい。また同じシリコン系
材料であるので、多結晶シリコンゲルマニウム薄膜の固
相成長が促進され、その結晶性は向上する。
せる層としてシリコン系非晶質金属薄膜を用いる実施例
２では、それ自体が非晶質であるので、基板との歪は小
さくなる。特に非晶質シリコンゲルマニウムホウ素薄膜
を用いる場合が、歪は最も小さい。また同じシリコン系
材料であるので、多結晶シリコンゲルマニウム薄膜の固
相成長が促進され、その結晶性は向上する。
なお、上述の実施例１，２においては基板として石英ガ
ラスを用いたが、これ以外の絶縁性基板であってもよく
、また金属基板等の導電性基板であってもよい。
ラスを用いたが、これ以外の絶縁性基板であってもよく
、また金属基板等の導電性基板であってもよい。
このような本発明の半導体素子の特性を調べた結果につ
いて説明する。
いて説明する。
本発明の特性を評価する上での比較例として、２種の従
来の半導体素子を準備した。第２図はこれらの２例の構
造を示す断面図である。第２図（ａ）に示す第１の比較
例（以下比較例１という）は、ステンレス製の基板５上
に、実施例２の製造工程と同様の工程にて形成した多結
晶シリコンゲルマニウム薄膜３を直接積層した構成をな
す。また第２図（ｂｌに示す第２の比較例（以下比較例
２という）は、石英ガラス製の基板１上に、抵抗加熱法
にて蒸着形成した膜厚０．３μｍのチタン薄膜６．実施
例２の製造工程と同様の工程にて形成した多結晶シリコ
ンゲルマニウム薄膜３を、この順に積層した構成をなす
。なお、比較例１，２とも多結晶シリコンゲルマニウム
薄膜３の膜厚は１０μｍであり、前述の実施例１，２の
場合と同じである。
来の半導体素子を準備した。第２図はこれらの２例の構
造を示す断面図である。第２図（ａ）に示す第１の比較
例（以下比較例１という）は、ステンレス製の基板５上
に、実施例２の製造工程と同様の工程にて形成した多結
晶シリコンゲルマニウム薄膜３を直接積層した構成をな
す。また第２図（ｂｌに示す第２の比較例（以下比較例
２という）は、石英ガラス製の基板１上に、抵抗加熱法
にて蒸着形成した膜厚０．３μｍのチタン薄膜６．実施
例２の製造工程と同様の工程にて形成した多結晶シリコ
ンゲルマニウム薄膜３を、この順に積層した構成をなす
。なお、比較例１，２とも多結晶シリコンゲルマニウム
薄膜３の膜厚は１０μｍであり、前述の実施例１，２の
場合と同じである。
第３図は、このような４例の半導体素子における多結晶
シリコンゲルマニウム薄膜３の結晶性を評価するために
、走査型電子顕微鏡にて結晶の粒径を測定した結果を示
している。実施例１．２における多結晶シリコンゲルマ
ニウム薄膜３では、その粒径が５０μｍ以上であるのに
比べて、比較例１．２の場合にはその値が１桁以上劣っ
ている。
シリコンゲルマニウム薄膜３の結晶性を評価するために
、走査型電子顕微鏡にて結晶の粒径を測定した結果を示
している。実施例１．２における多結晶シリコンゲルマ
ニウム薄膜３では、その粒径が５０μｍ以上であるのに
比べて、比較例１．２の場合にはその値が１桁以上劣っ
ている。
第４図は、４例の半導体素子における多結晶シリコンゲ
ルマニウム薄膜３の膜ストレスを示している。ここでは
基板として極薄の石英ガラス板を使用し、その曲がり度
合から膜ストレスを算出することとし、第４図では、比
較例２における値を■とした場合の相対値が示されてい
る。比較例１゜２に比べて、実施例１．２では大幅に膜
ストレスが軽減されており、特に実施例１では、多結晶
シリコンゲルマニウム薄膜３を形成するためのアニール
温度を４００℃にしたので、膜ストレスは比較例１．２
に比べて半減されている。
ルマニウム薄膜３の膜ストレスを示している。ここでは
基板として極薄の石英ガラス板を使用し、その曲がり度
合から膜ストレスを算出することとし、第４図では、比
較例２における値を■とした場合の相対値が示されてい
る。比較例１゜２に比べて、実施例１．２では大幅に膜
ストレスが軽減されており、特に実施例１では、多結晶
シリコンゲルマニウム薄膜３を形成するためのアニール
温度を４００℃にしたので、膜ストレスは比較例１．２
に比べて半減されている。
以上のように、多結晶ゲルマニウム薄膜またはシリコン
系非晶質金属薄膜が、多結晶シリコンゲルマニウム薄膜
の結晶成長及び素子全体の歪軽減に大きく寄与している
。
系非晶質金属薄膜が、多結晶シリコンゲルマニウム薄膜
の結晶成長及び素子全体の歪軽減に大きく寄与している
。
また、本発明では基板として絶縁基板を使用する場合に
は、これらの多結晶ゲルマニウｌｚ薄膜またはシリコン
系非晶質金属薄膜を、電極として用いることができると
いう利点もある。
は、これらの多結晶ゲルマニウｌｚ薄膜またはシリコン
系非晶質金属薄膜を、電極として用いることができると
いう利点もある。
以上詳述した如く、本発明では基板と多結晶シリコンゲ
ルマニウム薄膜との間に、多結晶シリコンゲルマニウム
薄膜の結晶性の向上または素子全体の歪の緩和を図るた
めの層を設けたので、固相成長温度の低減化、多結晶シ
リコンゲルマニウム薄膜における結晶性の向上、素子全
体の歪の軽減を図ることができる。また絶縁基板を用い
、この層として多結晶ゲルマニウム薄膜またはシリコン
系非晶質金属薄膜を使用する場合には、これらの薄膜を
電極として使用することができ、半導体素子の製造工程
の筒素化を図ることができる。
ルマニウム薄膜との間に、多結晶シリコンゲルマニウム
薄膜の結晶性の向上または素子全体の歪の緩和を図るた
めの層を設けたので、固相成長温度の低減化、多結晶シ
リコンゲルマニウム薄膜における結晶性の向上、素子全
体の歪の軽減を図ることができる。また絶縁基板を用い
、この層として多結晶ゲルマニウム薄膜またはシリコン
系非晶質金属薄膜を使用する場合には、これらの薄膜を
電極として使用することができ、半導体素子の製造工程
の筒素化を図ることができる。
第１図は本発明の実施例の断面図、第２図は従来例の断
面図、第３図は多結晶シリコンゲルマニウム薄膜におけ
る結晶の粒径を示すグラフ、第４図は多結晶シリコンゲ
ルマニウム薄膜の膜ストレスを示すグラフである。
面図、第３図は多結晶シリコンゲルマニウム薄膜におけ
る結晶の粒径を示すグラフ、第４図は多結晶シリコンゲ
ルマニウム薄膜の膜ストレスを示すグラフである。
Claims (1)
- 【特許請求の範囲】 １、基板上に固相成長させた多結晶シリコンゲルマニウ
ム薄膜を有する半導体素子において、前記基板と前記多
結晶シリコンゲルマニウ ム薄膜との間に、前記多結晶シリコンゲルマニウム薄膜
の結晶性の向上及び／又は素子全体の歪の低減を図るた
めの層が設けられていることを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710889A JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26710889A JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03126220A true JPH03126220A (ja) | 1991-05-29 |
| JP2854038B2 JP2854038B2 (ja) | 1999-02-03 |
Family
ID=17440175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26710889A Expired - Fee Related JP2854038B2 (ja) | 1989-10-12 | 1989-10-12 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854038B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
| WO2011055600A1 (ja) * | 2009-11-05 | 2011-05-12 | 三菱電機株式会社 | 光起電力装置およびその製造方法 |
| JP2015088756A (ja) * | 2013-10-31 | 2015-05-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法 |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105160A1 (ja) * | 2010-02-24 | 2011-09-01 | 株式会社カネカ | 薄膜光電変換装置およびその製造方法 |
-
1989
- 1989-10-12 JP JP26710889A patent/JP2854038B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
| WO2011055600A1 (ja) * | 2009-11-05 | 2011-05-12 | 三菱電機株式会社 | 光起電力装置およびその製造方法 |
| JP5143289B2 (ja) * | 2009-11-05 | 2013-02-13 | 三菱電機株式会社 | 光起電力装置およびその製造方法 |
| JP2015088756A (ja) * | 2013-10-31 | 2015-05-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法 |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2854038B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344796A (en) | Method for making polycrystalline silicon thin film | |
| EP0174553B1 (en) | Method for production of silicon thin film piezoresistive devices | |
| EP0154373B1 (en) | Methods for producing single crystals in insulators | |
| JPH03126220A (ja) | 半導体素子 | |
| JP3262232B2 (ja) | 半導体装置の作製方法 | |
| US5693957A (en) | Photovoltaic element and method of manufacturing the same | |
| JP5282198B2 (ja) | 多結晶シリコン薄膜の製造方法、多結晶シリコン薄膜基板および多結晶シリコン薄膜型太陽電池 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| JPH10214790A (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JP2732316B2 (ja) | 薄膜多結晶シリコンの形成方法 | |
| JP2003218030A (ja) | 結晶シリコン半導体装置およびその製造方法 | |
| JPH07135332A (ja) | 光起電力素子の製造方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JPH04212473A (ja) | 多結晶半導体膜及びその膜を用いた光起電力装置 | |
| JPH0435019A (ja) | 薄膜トランジスター | |
| JPH04133359A (ja) | 光電変換装置 | |
| CN114497368A (zh) | 一种提高掺杂氧化铪薄膜铁电器件性能的方法 | |
| JPS61212071A (ja) | ダイオ−ドとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |