KR19990013304A - 비정질 막을 결정화하는 방법 - Google Patents
비정질 막을 결정화하는 방법 Download PDFInfo
- Publication number
- KR19990013304A KR19990013304A KR1019980001653A KR19980001653A KR19990013304A KR 19990013304 A KR19990013304 A KR 19990013304A KR 1019980001653 A KR1019980001653 A KR 1019980001653A KR 19980001653 A KR19980001653 A KR 19980001653A KR 19990013304 A KR19990013304 A KR 19990013304A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous
- amorphous film
- film
- electrode
- electrodes
- Prior art date
Links
- 239000012528 membrane Substances 0.000 title claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000002425 crystallisation Methods 0.000 claims abstract description 38
- 230000005684 electric field Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052723 transition metal Inorganic materials 0.000 claims description 4
- 150000003624 transition metals Chemical class 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 68
- 230000008025 crystallization Effects 0.000 abstract description 26
- 239000010409 thin film Substances 0.000 abstract description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 46
- 229910052759 nickel Inorganic materials 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000006698 induction Effects 0.000 description 5
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 실리콘 박막을 결정화하는 방법에 관한 것으로, 기판 상에 결정 상태로 변화될 수 있는 물질의 비정질 막을 형성하는 단계와, 상기 비정질 막에 전계를 인가하면서 열처리 작업을 진행하여 상기 비정질 막을 결정화되도록 하는 단계를 포함하며, 결정화 온도를 낮출 수 있고, 결정화 속도를 크게 증가시킬 수 있다.
Description
본 발명은 비정질 막을 결정화하는 방법에 관한 것으로 특히, 비정질 막에 전계가 인가한 상태에서 열처리 작업을 진행하여 진행하여 비정질 막을 결정화하는 방법에 관한 것이다.
반도체 소자 특히, 액정표시장치에서는 박막트랜지스터의 활성층으로 실리콘 박막을 다결정의 상태로 하여 사용한다. 이는 다결정 실리콘이 비정질 실리콘에 비하여 결함밀도가 적고, 전하의 이동도가 높기 때문이다. 다결정 실리콘은 고온 조건에서 형성하는데, 최근에는 저온조건에서도 다결정 실리콘 박막트랜지스터를 제조하는 기술이 대두되고 있다.
저온 다결정 실리콘은 공정 온도가 낮고, 대면적화가 가능하며 성능면에서도 고온 다결정 실리콘과 대등하다는 장점을 가지고 있다. 이러한 저온 다결정 실리콘을 형성하는 방법으로는 고상 결정화방법(SPC : Solid Phase Crystallization), 레이저 결정화법(Laser Crystallization) 등이 있다.
레이저를 이용한 결정화 방법은 비정질 실리콘 막에 레이저를 사용한 열처리에 의하여 결정화시키는 방법으로, 400℃ 이하의 저온 결정화가 가능(Hiroyaki Kuriyama, et, al, Jpn, J, Phys. 31, 4550 (1992))하고 , 성능면에서 우수한 특성을 가지는 장점이 있다. 그러나 결정화가 불균일하게 진행되고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에는 적합하지 않은 기술이다.
고상 결정화 방법은 550∼700℃의 온도하에서 약 1∼24시간 동안 비정질 실리콘 박막에 열처리 작업을 실시하여 결정화하는 방법으로, 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있다. 그러나, 결정화 온도가 상대적으로 낮지 않고 장시간을 요구하기 때문에 유리기판에 사용할 수 없으며, 생산성이 낮다는 단점을 가지고 있다.
저온에서 비정질 실리콘을 결정화시키는 새로운 방법으로 금속유도 결정화법(M. S. Haquc, et, al, Appl. Phys. 79, 7529 (1996))이 있다 금속유도 결정화 방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 니켈에 의한 금속유도 결정화 방법은 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵(C. Hayzelden, et, al, J. Appl. Phys. 73, 8279 (1993))으로 작용하여 결정화를 촉진한다. 실제로 NiSi2는 실리콘과 같은 구조를 가지며, 격자상수는 5.405Å으로 실리콘의 5.340Å과 매우 비슷하여, 비정질 실리콘의 결정화 핵으로 작용하여 111방향으로 결정화를 촉진(C. Hayzelden et, al, Appl. Phys. Lett. 60, 225 (1992))한다. 이러한 금속유도 결정화 방법은 열처리 시간, 열처리 온도, 금속의 양에 영향을 받는다. 일반적으로 금속의 양이 증가함에 따라 결정화 온도는 낮아진다. 그러나 이러한 금속 유도 결정화 방법은 금속의 양에 비례하여 금속유도 결정화 효과가 증가하고, 저온 결정화가 가능한 장점을 가지고 있지만, 결정화된 실리콘의 박막내의 금속에 의한 오염으로 실리콘 박막 본래의 특성이 변화하는 단점을 지니고 있다. 또한, 열처리 시간이 10시간 이상으로 길고, 결정화 온도도 상대적으로 낮지 않다는 단점을 가지고 있다.
금속유도 결정화 방법에 의한 금속 오염을 줄이기 위하여 금속 용액을 이용하는 결정화 방법이 제안되고 있는데, 이 방법은 비정질 실리콘 박막의 표면에 금속 용액을 코팅한 후, 열처리하여 비정질 실리콘 박막을 금속 유도화에 의하여 결정화하는 것이다. 그러나 이 경우 금속 오염을 줄일 수는 있지만, 다른 통상적인 실리콘 결정화 방법과 같이 결정화 속도가 낮다는 단점을 가지고 있다.
본 발명은 비정질 막에 전계를 가한 상태에서 열처리 작업을 진행하여 결정화 온도를 낮출 수 있는 비정질 막을 결정화하는 방법을 제공하고자 하는 것이다.
본 발명은 비정질 막에 두 개이상의 전극을 형성하고, 이 전극에 전계를 가한 상태에서 열처리 작업을 진행하여 결정화 속도를 증가시킬 수 있는 비정질 막을 결정화하는 방법을 제공하고자 하는 것이다.
이를 위한 본 발명은 기판 상에 결정 상태로 변화될 수 있는 물질의 비정질 막을 형성하는 단계와, 상기 비정질 막에 전계를 인가하면서 열처리 작업을 진행하여 상기 비정질 막을 결정화되도록 하는 단계를 포함하는 비정질 막을 결정화하는 방법이다. 이 때, 상기 비정질 막에 전계를 가하는 방법으로는 상기 비정질 막에 제 1 및 제 2 전극을 형성하고 상기 제1 및 제2전극 사이에 전계를 인가할 수 있고, 상기 비정질 막의 양단에 제 1 및 제 2 전극을 접촉되게 하여 상기 제1 및 제2전극 사이에 전계를 인가할 수 있고, 상기 제 1 전극과 제 2 전극 사이에 상기 비정질 막을 위치시키고 상기 비정질 막이 전극에 접촉되지 아니하는 상태로 상기 제1 및 제2전극을 통하여 전계를 인가할 수 있다. 즉, 본 발명에서는 비정질 막에 전계를 인가할 수 있으면 어떤 형태의 방법에도 적용할 수 있다.
도 1A부터 도 1C는 본 발명에 따른 실시예를 나타낸 도면
도 2A부터 도 2C는 본 발명의 실시예의 결과를 나타낸 도면
도 3은 본 발명에 의하여 결정화한 다결정 실리콘 박막의 라만(Raman) 스펙트럼
도 4는 본 발명에 의하여 결정화한 다결정 실리콘 박막의 투과전자현미경(TEM) 사진
도 5는 본 발명에 의하여 결정화한 다결정 실리콘 박막의 온도에 따른 전기전도도
도 1A부터 도 1C와 도 2A부터 도 2C는 본 발명에 따른 실시예를 나타낸 것으로, 니켈 전극에 전계를 인가하여 비정질 실리콘 막을 결정화한 예를 세가지 양태로 제시한 것이다. 도 1A부터 도 1C는 전계에 인가하기 전의 상태를 나타낸 것이고, 도 2A부터 도 2C는 니켈 전극에 전계를 인가하여 비정질 실리콘 막을 결정화한 결과를 나타낸 것이다.
도 1A는 절연기판(11)상에 비정질 실리콘 막(13)을 형성한 후, 니켈 전극(14)을 비정질 실리콘 막(15) 상의 양쪽에 형성한 단면을 나타낸 것이다. 절연기판(11)은 석영이나 유리 또는 산화막 등이 이용될 수 있다. 이 때, 비정질 실리콘 결정화 공정에서 절연기판(11)의 불순물이 비정질 실리콘(13)에 침투하는 것을 방지하기 위하여 절연기판(11)과 비정질 실리콘 막(13)의 사이에 완충막(12)을 형성할 수 있으며, 통상적인 경우, 산화절연막이 완충막으로 이용된다.
도 1B는 절연기판(11) 상에 완충막(12)을 형성하고, 비정질 실리콘을 1 차적으로 증착한 후, 증착된 비정질 실리콘 상에 니켈 전극(14)을 형성한 다음, 그 위로 다시 비정질 실리콘을 2 차적으로 증착하여 비정질 실리콘 막(13)을 형성한 단면을 나타낸다. 즉, 비정질 실리콘 막(13)에 니켈 전극(14)이 개재되어 있다.
도 1C는 절연기판(11) 상에 완충막(12)을 형성한 후, 니켈 전극(14)을 완충막(12) 상의 양단에 형성한 다음, 노출된 기판의 표면에 비정질 실리콘 막(13)을 형성한 단면을 나타낸다.
상기에서 비정질 실리콘 박막은 PECVD(Plasma Enhanced Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), 혹은 스퍼터링(sputterring) 등에 의한 증착기술에 의하여 비정질 실리콘을 증착하여 형성할 수 있다. 이 때, 비정질 실리콘 박막은 100∼100,000Å정도, 바람직하기로는 100∼10,000Å정도의 두께로 형성할 수 있다.
니켈 전극은 코팅(coating)법에 의하여 니켈을 도포하거나 혹은, 통상의 금속증착 기술인 스퍼터링에 의하여 니켈을 증착하거나 혹은, 플라즈마 증착 기술에 의하여 니켈을 증착함으로써, 1Å∼100Å 두께의 니켈층을 형성하고, 이 니켈층에 사진식각공정을 진행하여 형성할 수 있다. 이때, 두 니켈 전극 사이의 간격은 0.0001∼500㎝, 바람직하기로는 0.01∼100㎝, 더 바람직하기로는 1∼50㎝ 정도로하여 형성하는 것이 유리하다.
상기와 같이 설명되는 기판을 진공중에서 혹은 질소분위기에서 약 300∼800℃의 온도를 유지하고 약 1∼20분간 열처리공정을 진행하되, 양 니켈 전극에 1∼1,000,000V, 바람직하기로는 10∼10,000V의 전압을 인가하면, 결정화된 실리콘 막을 얻을 수 있다. 이때, 두 전극 사이에 인가되는 전압은 상기 범위에서 시간에 따라 변화를 주도록 설정할 수 있다. 이 때, 비정질 막에 전계를 가하는 중에 플라즈마가 상기 비정질 막이 들어있는 체임버 내에 형성되게 하거나, 존재하게 할 수 있다.
도 2A부터 도 2C는 도 1A부터 도 1C에 나타낸 단면구조를 가진 각각의 기판 상에 형성된 비정질 실리콘 막을 본 발명에 따라 결정화한 결과를 나타낸 것이다. 도 2A는 도 1A에 보인 비정질 실리콘 막을 결정화한 결과이고, 도 2B는 도 1B에 보인 비정질 실리콘 막을 결정화한 결과이며, 도 2C는 도 1C에 보인 비정질 실리콘 막을 결정화한 결과이다.
각 도면에 보인 바와 같이, 절연기판(11) 상에 완충막(12)이 위치하여 있고, 완충막(12) 상에는 결정화된 실리콘 막(23)이 형성되어 있다. 니켈 전극(14)과 접하는 실리콘 부분에는 니켈-실리사이드(24)가 형성되어 있다. 즉, 본 발명의 실시예에서는 니켈 전극(14)과 이에 직접 접하는 실리콘 부분에서는 니켈-실리사이드(24)가 형성되고, 두 니켈 전극 사이의 비정질 실리콘 부분이 결정화되는 다결정 실리콘 막(23)을 보여준다.
본 발명의 실시예에서는 언급한 바와 같이, 비정질 실리콘과 이에 접촉된 니켈 금속이 니켈 실리사이드를 형성하고, 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵으로 작용하여 비정질 실리콘을 결정화한다. 이때, 비정질 실리콘 막에 형성된 니켈 전극에 전계를 인가함으로써, 종래의 기술에 비하여 저온에서도 훨씬 단축된 시간내에 비정질 실리콘 막을 결정화한다. 즉, 언급한 본 발명에 의하면 약 300∼800℃의 저온에서 약 1∼20분간 열처리 작업을 진행하여도 비정질 실리콘 막을 결정화할 수 있다.
상기 본 발명은 산소, 질소, 탄소 등의 불순물이 소정의 농도로 포함되어 있는 비정질 실리콘 박막을 결정화하는 경우에도 이용될 수 있다.
상기 본 발명의 실시예에서는 니켈 전극을 이용했지만, 니켈 이외의 금속, 예를 들어, 전이금속 혹은 전이금속 합금으로 형성된 전극을 사용하여도 같은 결과를 얻을 수 있다. 이 때, 실리콘 막에 형성되는 두 개의 전극은 각각 다른 종류의 금속물질로 형성할 수 있다. 또한, 상기 전극은 하나 이상의 층을 가지도록 형성할 수 있다.
상기에서 보인 본 발명의 실시예에서는 니켈 전극이 비정질 실리콘 막에 접하도록 형성한 단면을 보여 주고 있는데, 본 발명은 비정질 실리콘 막에 전계를 가하는 양태이면 어느 구조든지 적용이 가능하다. 또한, 전극의 형상은 비정질 실리콘 막에 전계를 가해주는 상태이면 되므로, 단면이 사각형이나 다른 기하학적인 형태를 가져도 상관이 없다. 또한, 전극의 위치와 크기도 비정질 실리콘 막에 전계를 가해줄 수 있으면 되므로 다양하게 적용할 수 있다. 즉, 전계를 비정질 막에 대하여 수직으로 혹은, 수펑으로 가하도록 전극을 설치할 수 있다.
도 3은 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가한 상태에서 500℃, 10분간 열처리하여 결정화된 다결정 실리콘 박막의 라만(Raman)세기를 나타낸 것이다.
480㎝-1에서는 피크가 발견되지 않고, 520㎝-1에서 최대 피크를 나타내고 있다. 따라서 본 발명의 결과, 비정질상은 보이지 않고, 결정질 상만을 보여준다. 즉. 비정질 실리콘이 본 발명에 의하여 거의 결정화되어 있음을 나타낸다.
도 4는 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가한 상태에서 500℃, 10분간 열처리하여 결정화된 다결정 실리콘 막의 TEM 111 명시야상이다. 사진에서 비정질상이 없으며 111 방향으로 실리콘이 성장되었음을 보여준다.
도 5는 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가중에 500℃, 10분간 열처리하여 결정화된 다결정 실리콘 막의 전기전도도 측정 결과이다. 전기전도도는 여기 형태를 보이고 있으며, 직선의 기울기에서 얻은 여기 에너지(activation energy)는 0.54eV이다. 이 값은 양질의 다결정 실리콘에서의 수치와 동일하다.
도 3에서 도 5까지의 실험 결과로부터 본 발명에 의한 비정질 실리콘의 결정화 방법이 매우 우수함을 보여준다.
본 발명에서는 비정질 막에 전계를 인가할 수 있으면 어떤 형태의 방법에도 적용할 수 있다. 따라서, 상기 비정질 막에 전계를 가하는 방법으로는 상기 비정질 막에 제 1 및 제 2 전극을 형성하고 상기 제1 및 제2전극 사이에 전계를 인가할 수 있고, 상기 비정질 막의 양단에 제 1 및 제 2 전극을 접촉되게 하여 상기 제1 및 제2전극 사이에 전계를 인가할 수 있고, 상기 제 1 전극과 제 2 전극 사이에 상기 비정질 막을 위치시키고 상기 비정질 막이 전극에 접촉되지 아니하는 상태로 상기 제1 및 제2전극을 통하여 전계를 인가할 수 있다.
상기 본 발명은 비정질 실리콘을 결정화하는 것을 예를 들어 설명하였지만, 본 발명은 비정질 실리콘 탄소, 비정질 실리콘 게르마늄, 비정질 실리콘 질소등의 비정질 실리콘 계열을 결정화하는 데에도 적용할 수 있다. 또한, 상술된 본 발명은 비정질 실리콘 계열 뿐만 아니라, 비정질화 상태의 물질을 결정화시키는데에도 상술된 본 발명과 같은 다양하게 적용할 수 있다.
본 발명은 비정질 막을 결정화하는 공정 중에 비정질 막에 형성된 전극에 전계를 인가함으로써, 비정질 막을 결정화 온도를 낮출 수 있고, 비정질 막의 결정화 속도를 증가시킬 수 있어서, 결정화 공정 시간을 단축시킬 수 있다. 또한, 본 발명은 금속을 사용하여 비정질 막을 결정화하는데 야기되는 금속 오염을 없앨 수 있다. 본 발명의 결과는 액정표시장치의 구동소자인 박막트랜지스터의 제작에 응용될 수 있으며, SRAM, 태양전지 등의 전자소자 제작에 응용될 수 있다.
Claims (14)
- 기판 상에 결정 상태로 변화될 수 있는 물질의 비정질 막을 형성하는 단계와,상기 비정질 막에 전계를 인가하면서 열처리 작업을 진행하여 상기 비정질 막을 결정화되도록 하는 단계를 포함하는 비정질 막을 결정화하는 방법.
- 청구항 1에 있어서,상기 비정질 막에 전계를 가하는 방법으로는 상기 비정질 막에 제 1 및 제 2 전극을 형성하고 상기 제1 및 제2전극 사이에 전계를 인가하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 2에 있어서, 상기 비정질 막을 형성하는 단계에서 상기 비정질 막 상에 제 1 및 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 2에 있어서, 상기 비정질 막의 형성은,상기 기판 상에 제 1 비정질 막을 형성하는 공정과,상기 제 1 비정질 막 상에 제 1 및 제 2 전극을 형성하는 공정과,상기 제 1 및 제 2 전극과 노출된 제 1 비정질 막을 덮는 제 2 비정질 막을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 2에 있어서, 상기 비정질 막의 형성은,상기 기판 상에 제 1 및 제 2 전극을 형성하는 공정과,상기 제 1 및 제 2 전극과 노출된 기판을 덮는 비정질 막을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1 내지 청구항 5에 있어서,상기 비정질 막은 비정질 실리콘 계열의 물질로 형성된 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1 내지 청구항 5에 있어서,상기 제 1 및 제 2 전극은 전이금속 혹은 전이금속 합금으로 형성하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1 내지 청구항 5에 있어서,상기 제 1 전극과 상기 제 2 전극의 간격을 0.0001∼500㎝로 하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1 내지 청구항 5에 있어서,상기 제 1 전극 및 상기 제 2 전극 사이에 인가하는 전압은 1∼1,000,000V인 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1 내지 청구항 5에 있어서,상기 제 1 전극 및 상기 제 2 전극 사이에 인가하는 전압을 열처리 공정 진행중에 시간에 따라 변화시키는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1에 있어서,상기 비정질 막에 전계를 가하는 방법으로는 상기 비정질 막의 양단에 제 1 및 제 2 전극을 접촉되게 하여 상기 제1 및 제2전극 사이에 전계를 인가하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1에 있어서,상기 비정질 막에 전계를 가하는 방법으로는 제 1 전극과 제 2 전극 사이에 상기 비정질 막을 위치시키고 상기 비정질 막이 전극에 접촉되지 아니하는 상태로 상기 제1 및 제2전극을 통하여 전계를 인가하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1내지 청구항 4에 있어서,상기 비정질 막에 전계를 가하는 중에 플라즈마가 상기 비정질 막이 들어있는 용기내에 형성되는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
- 청구항 1에 있어서,상기 제 1 전극과 제 2 전극은 도전층을 사진식각하여 형성하는 것을 특징으로 하는 비정질 막을 결정화하는 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/115,498 US6326226B1 (en) | 1997-07-15 | 1998-07-14 | Method of crystallizing an amorphous film |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970032848 | 1997-07-15 | ||
KR97-32848 | 1997-07-15 | ||
KR19970032848 | 1997-07-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990013304A true KR19990013304A (ko) | 1999-02-25 |
KR100480367B1 KR100480367B1 (ko) | 2005-07-18 |
Family
ID=37309588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980001653A KR100480367B1 (ko) | 1997-07-15 | 1998-01-21 | 비정질막을결정화하는방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100480367B1 (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399617B1 (ko) * | 2000-12-27 | 2003-09-29 | 엘지.필립스 엘시디 주식회사 | 폴리 실리콘 박막 제조방법 |
KR100486718B1 (ko) * | 1998-11-09 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
KR100524815B1 (ko) * | 2002-11-23 | 2005-10-31 | 학교법인 한양학원 | 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법 |
KR100532079B1 (ko) * | 1998-11-09 | 2006-04-06 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법 |
KR100662493B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
KR100713880B1 (ko) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 제조방법 |
KR100769201B1 (ko) * | 2001-03-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102042616B1 (ko) | 2019-04-10 | 2019-11-08 | (주)영신디엔씨 | IoT 기반 도심지 건설현장 상시 안전관리 시스템 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH038789A (ja) * | 1989-06-05 | 1991-01-16 | Nippon Telegr & Teleph Corp <Ntt> | 非晶質薄膜結晶化法 |
KR0167658B1 (ko) * | 1995-06-02 | 1999-01-15 | 김주용 | 다결정 실리콘막 형성방법 |
KR100232100B1 (ko) * | 1996-06-26 | 1999-12-01 | 최덕균 | 다결정 실리콘막 형성 방법 |
KR100297498B1 (ko) * | 1996-11-20 | 2001-10-24 | 윤덕용 | 마이크로파를이용한다결정박막의제조방법 |
-
1998
- 1998-01-21 KR KR1019980001653A patent/KR100480367B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100486718B1 (ko) * | 1998-11-09 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
KR100532079B1 (ko) * | 1998-11-09 | 2006-04-06 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법 |
KR100713880B1 (ko) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 제조방법 |
KR100399617B1 (ko) * | 2000-12-27 | 2003-09-29 | 엘지.필립스 엘시디 주식회사 | 폴리 실리콘 박막 제조방법 |
KR100769201B1 (ko) * | 2001-03-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 |
KR100662493B1 (ko) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 |
KR100524815B1 (ko) * | 2002-11-23 | 2005-10-31 | 학교법인 한양학원 | 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100480367B1 (ko) | 2005-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
US7390727B2 (en) | Polycrystalline silicon film containing Ni | |
US6326226B1 (en) | Method of crystallizing an amorphous film | |
US6309951B1 (en) | Method for crystallizing amorphous silicon | |
KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
JP4026009B2 (ja) | 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 | |
KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
JP3392325B2 (ja) | 液晶表示装置 | |
KR100316270B1 (ko) | 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 | |
US6451637B1 (en) | Method of forming a polycrystalline silicon film | |
KR100413473B1 (ko) | 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 | |
KR100366960B1 (ko) | 실리콘 결정화 방법 | |
JP2000353706A (ja) | 半導体装置の製造方法 | |
JPH05259458A (ja) | 半導体装置の製法 | |
JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
KR100650402B1 (ko) | 실리콘 박막의 금속 불순물 제거 방법 | |
JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
JPH08339965A (ja) | 結晶性半導体膜の形成方法 | |
JPS6276514A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 12 |
|
EXPY | Expiration of term |