KR100399617B1 - 폴리 실리콘 박막 제조방법 - Google Patents

Abstract

본 발명에서는, 절연기판을 준비하는 단계와; 상기 절연기판 상에 금속물질을 증착하는 단계와; 전압인가장치, 자장인가장치 그리고 전기장 인가장치 중 적어도 어느 하나를 포함하며, 가스 주입구 및 히터 블럭(heater block)를 가지는 CVD(Chemical Vapor Deposition)장치에 기판을 안치시키는 단계와; 상기 금속물질이 증착된 기판 상에 전압, 자장, 전기장 중 어느 하나를 인가하는 상태에서, 실리콘(Si)를 포함하는 반응가스를 주입하여, 상기 기판 상에 비정질 실리콘 박막을 증착하면서, 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하는 폴리 실리콘 박막 제조방법을 제공하므로써, 별도의 열처리 공정을 생략할 수 있어 생산수율을 높여, 저가의 폴리 실리콘 박막트랜지스터 액정표시장치의 대량 생산에 기여할 수 있는 효과를 가진다

Description

폴리 실리콘 박막 제조방법{Method of manufacturing for polycrystalline- Silicon thin layer}

본 발명은 액정표시장치용 반도체층의 제조방법에 관한 것으로, 좀더 상세하게는 이 반도체층으로 사용되는 저온 폴리 실리콘(p-Si ; polycrystalline- Silicon) 박막의 제조방법에 관한 것이다.

현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.

이러한 스위칭 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.

그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.

즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.

더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.

그러나, 다결정 상태의 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 폴리 실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.

또한, 폴리 실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display) 장치에도 적용할 수 있다.

이 폴리 실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 되는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 박막으로 만들려는 노력이 여러 가지 방향에서 전개되고 있다.

또한, 고온폴리 공정에 의해 증착된 폴리 실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온폴리 공정에 의한 비정질 실리콘 박막의 재결정화보다 소자응용 특성이 떨어지는 것으로 알려져 있다.

이러한 저온폴리 공정에 의한 폴리 실리콘 박막은 2001년부터 본격 상용 서비스에 돌입하는 차세대 휴대폰인 IMT-2000용 박막트랜지 액정표시장치의 소자로서 각광을 받고 있다.

이 IMT-2000용 박막트랜지스터 액정표시장치는 동영상, 정지화상을 초고해상도로 지원이 가능한 제품으로 LCD업계의 차세대 신(新)기술로 주목받고 있는 저온폴리 공정을 이용한 소형 박막트랜지스터 액정표시장치이다.

이러한 저온 폴리 박막트랜지스터 액정표시장치는, 기존의 비정질 실리콘 제품보다 뛰어난 화질, 고신뢰성, 저소비전력을 가지는 차세대 신개념 기술이다.

또한, 이 저온폴리 공정은 공정내에서 구동회로 및 주변회로를 내장하여, 진동, 충격, 설계 등 고신뢰성과 휴대성이 강조되는 휴대폰에도 적합하다.

이러한 저온 폴리 공정은 고상결정화(Solid Phase Crystallization ; 이하 SPC라 칭함), 레이저 열처리(laser annealing), 금속유도 결정화(Metal Induced Crystallization ; 이하, MIC라 칭함) 등으로 분류할 수 있다.

이중 레이저 열처리 방법은 고온에서 장시간 열처리하는 SPC에 비해 낮은 결정화 온도가 가능하여 저가의 절연기판을 사용할 수 있으나, 고가의 장비가 필요하며, 열처리 비용이 크고, 대면적 상에서는 불균일하게 형성되는 문제점이 있다.

이 MIC에서는 특정 금속을 비정질 실리콘과 접촉시킴으로써, 비정질 실리콘의 결정화 온도를 500℃ 이하로 낮출 수 있다.

그러나, 이 MIC 방법에 의해 결정화를 진행할 경우 장시간의 열처리 공정이 요구되므로, 이를 보완하기 위해 직류의 고전압을 금속 처리된 박막에 인가함으로서, 결정화 시간 및 결정화에 필요한 온도를 낮출 수 있는 결정화 방법을 전계 인가 금속 유도 결정화 방법(Field Enhanced MIC : 이하, FE-MIC라 칭함)이라 한다.

본 명세서에서는, 이러한 FE-MIC방식의 저온 폴리 공정을 통해 폴리 실리콘박막을 제조하는 방법에 관한 것으로, 이하 이러한 방식에 의해 제조되는 폴리 실리콘 박막에 대하여 설명한다.

도 1a 내지 1c는 일반적인 폴리 실리콘 박막의 제조방법을 단계별로 도시한 단면도이다.

도 1a는 절연기판(1) 상에 CVD(Chemical Vapor Deposition)방식에 의해 비정질 실리콘을 증착하는 단계이다.

이 CVD법은 반응기 안에 화학반응 기체를 주입하여 화학반응에 의해 생성된 고체 생성물을 기판에 증착시키는 방법을 일컫는다. 이 CVD법은 일반적으로 반응 기체들의 확산 및 흡착, 화학반응에 의해 진행되기 때문에 물리 증착법에 비해 단차부위에서 증착물의 층덮임(step coverage)이 균일하다는 장점을 가지고 있다.

이 CVD법은 반응실의 압력에 따라 LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition), HPCVD(High Pressure Chemical Vapor Deposition)으로 나뉘며, PECVD(Plasma Enhanced Chemical Vapor Deposition)등도 있다.

이 PECVD는 RF(Radio Frequency) 방전 하에서 전기에너지에 의해 반응을 촉진시켜 박막을 형성하는 방법으로, 이 과정에서는 열을 필요로 하지 않으므로 저온화가 가능하다.

이러한 CVD법에 따른 증착방법은 대량생산이 가능하며, 비용이 물리적 증착에 비해 적게 들고 여러가지 원소 및 화학물의 증착이 가능하며, 공정조건의 제어범위가 매우 넓어서 다양한 특성의 박막을 쉽게 얻을 수 있는 장점을 가진다.

특히 이 비정질 실리콘 박막은 상기 CVD 중 PECVD 방식에 의해 주로 형성된다.

도 1b는 상기 비정질 실리콘이 증착된 기판 상에 금속처리를 하는 단계이다.

이 단계에서는, 상기 도 1a를 통해 증착된 비정질 실리콘 박막(10) 상에 니켈(Ni)과 같은 금속물질을 얇게 산포하는 플래쉬(flash)방식으로 증착하여 상기 비정질 실리콘 박막(10)이 형성된 기판(1)을 금속처리하는 단계로서, 이 금속물질은 추후 전압인가 및 열처리 공정에서 촉매금속역할을 한다.

도 1c는 상기 도 1b 단계를 거쳐 금속처리된 비정질 실리콘 박막(10)을 결정화하는 단계이다.

이때, 전압인가장치(12)가 구성된 가열장치(미도시)를 이용하여 이 금속처리된 비정질 실리콘 박막(10)의 양단에 전압을 인가하여, 400~500℃에서 30분이상 어닐링(annealing)을 통해, 이 비정질 실리콘 박막(10)을 결정화시킨다.

이러한 비정질 실리콘의 결정화는 상기 금속처리된 비정질 실리콘 박막의 니켈 원자와 비정질 실리콘의 실리사이드(silicide)간의 반응에 의해 이루어진다.

즉, 이러한 FE-MIC방식 저온 폴리공정은 실리콘을 용융시키는 단계를 거치지 않고 500℃이하의 저온에서 결정화를 이룰 수 있는 특징을 가진다.

또한, 이 공정에서의 전압의 인가는 비정질 실리콘의 결정화 속도를 촉진시키는 역할을 한다.

도 1d는 상기 도 1c를 거쳐 형성된 폴리 실리콘 박막(20)을 액정표시장치용 어레이 기판의 박막트랜지스터 소자로 형성하는 단계이다.

즉, 이 폴리 실리콘 박막(20)은 액정표시장치에서 액정구동영역으로 인가되는 전압의 온/오프를 조절하는 박막트랜지스터 소자로 사용된다.

그러나, 이와 같은 일반적인 FE-MIC방식 저온 폴리공정은 비정질 실리콘 박막 형성, 금속처리 및 이 비정질 실리콘의 결정화가 각각 별도의 공정에서 진행됨에 따라 공정의 증가하여 생산성이 떨어지는 문제점을 가진다.

상기 문제점을 해결하기 위하여, 본 발명에서는 금속처리된 기판 상에 전압을 인가하면서 비정질 실리콘 박막의 형성과 결정화를 동시에 진행하므로써, 공정수를 줄여 생산수율이 향상된 폴리 실리콘 박막의 제조방법을 제공하는 것을 목적으로 한다.

도 1a 내지 1d는 일반적인 폴리 실리콘 박막의 제조방법을 단계별로 도시한 단면도.

도 2a 내지 도 2c는 본 발명에 따른 폴리 실리콘 박막의 제조방법을 단계별로 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

100 : 절연기판 102 : 금속처리된 기판

104 : 비정질 실리콘 박막 106 : 가스 주입구

110 : CVD 장치 112 : 전압인가장치

상술한 목적을 달성하기 위해 본 발명에서는 절연기판을 준비하는 단계와; 상기 절연기판 상에 금속물질을 증착하는 단계와; 전압인가장치, 자장인가장치 그리고 전기장 인가장치 중 적어도 어느 하나를 포함하며, 가스 주입구 및 히터 블럭(heater block)를 가지는 CVD(Chemical Vapor Deposition)장치에 기판을 안치시키는 단계와; 상기 금속물질이 증착된 기판 상에 전압, 자장, 전기장 중 어느 하나를 인가하는 상태에서, 실리콘(Si)를 포함하는 반응가스를 주입하여, 상기 기판 상에 비정질 실리콘 박막을 증착하면서, 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하는 폴리 실리콘 박막 제조방법을 제공한다.

상기 금속물질은 니켈(Ni), 납(Pb), 코발트(Co) 중 어느 하나이며, 상기 금속물질을 증착하는 단계에서, 상기 금속물질 원자지름값의 1배 내지는 2배의 값에 해당하는 두께로 증착하며, 상기 결정화단계에서, 상기 기판의 온도는 600℃ 미만으로 함을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.

도 2a 내지 2b는 본 발명에 따른 폴리 실리콘 박막의 제조방법을 단계별로 나타낸 단면도이다.

도 2a는 절연기판 상에 금속처리를 하는 단계이다.

도시한 바와 같이, 절연기판(100) 상에 스퍼터(sputter)와 같은 증착장비를 이용해서 니켈과 같은 금속물질을 해당 금속물질 원자지름값의 1배 또는 2배 정도의 두께로 증착하는 플래쉬(flash)방식으로 금속처리를 한다.

이러한 금속물질로는 납(Pb), 코발트(Co) 등을 이용할 수도 있다.

그리고, 금속처리에 사용되는 증착장비로는 스퍼터 외에 진공 증발 증착기(evaporater) 또는 스핀 코팅(spin coating)장치를 이용할 수 있다.

이때, 본 발명에서의 절연기판은 절연처리된 투명기판을 의미한다.

도 2b는 상기 도 2a를 거쳐 금속처리된 기판(102)에 비정질 실리콘 박막(104)을 형성함과 동시에 결정화를 이루는 단계이다.

이 단계에서는 전압인가장치(112)를 포함하며, 가스 주입구(106) 및 기판에 열을 가하는 히터블럭(114 ; heater block)를 가지는 CVD장치(110) 내에서, 상기도 2a단계를 통해 금속처리된 기판(102)에 상기 전압인가장치(112)를 통해 전압을 인가하면서, 실리콘(Si)을 포함하는 반응가스를 공급한다.

즉, 본 발명에서는 금속처리된 기판의 양단에 전압을 인가하는 상태에서 비정질 실리콘 박막의 증착공정 중의 열에너지 또는 전기에너지에 의해 한 공정에서 비정질 실리콘의 증착 및 결정화를 이룸을 특징으로 한다.

좀 더 상세히 설명하자면, 기판 표면에 니켈과 같은 금속원자가 있고, 이 금속원자 상에 실리콘이 증착되므로 이 실리콘과 니켈이 니켈 실리사이드(NiSi2)를 형성하고, 다시 증착되는 실리콘과 실리사이드의 니켈이 치환하면서 실리콘을 결정화 및 재 실리사이드 과정의 반복으로 폴리 실리콘 박막을 형성할 수 있는 것이다.

이때, 이 금속처리된 기판에 가하는 온도는 600℃ 미만으로 유지한다.

또한, 상기 CVD 장치에는 전압 대신에 자장을 인가하는 장치를 구비할 수 있으며, 또는 전압과 자장을 동시 인가할 수 있는 전자기 인가장치로 하여도 유효하다.

그리고, 이 공정에서의 전압은 0 볼트(Volt) 초과값으로 직류나 교류 관계없으며, 자장은 0 가우스(Gauss) 초과값으로 할 수 있다.

도 2c는 상기 도 2b 단계를 거쳐 이루어진 폴리 실리콘 박막을 별도의 열처리 공정없이 액정표시장치용 어레이 기판의 박막트랜지스터 소자로 형성하는 단계이다.

즉, 이러한 폴리 실리콘 박막은 상기 박막트랜지스터를 이루는 반도체층을 이루게 된다.

기타, 본 발명은 그 요지를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

이와 같이, 본 발명에 따른 폴리 실리콘 박막 제조방법에 의하면, FE-MIC방식의 저온 폴리공정이라 일반 저온 폴리공정보다 소자의 향상된 전기적 특성을 기대할 수 있을 뿐 아니라, 비정질 실리콘 박막 형성 및 결정화를 하나의 공정에서 진행시킴으로써, 별도의 열처리 공정을 생략할 수 있어 생산수율을 높여, 저가의 폴리 실리콘 박막트랜지스터 액정표시장치의 대량 생산에 기여할 수 있는 효과를 가진다

Claims (6)

1. 절연기판 상에 전계인가용 금속층을 형성하는 단계와;

   전압인가장치, 자장인가장치, 전기장 인가장치 중 적어도 어느 하나를 포함하는 CVD(Chemical Vapor Deposition) 장치를 구비하는 단계와;

   상기 CVD장치 내에, 상기 금속층이 형성된 기판을 안치하는 단계와;

   상기 금속층에 전압, 자장, 전기장 중 어느 하나를 인가하는 단계와, 상기 CVD 장치 내에 실리콘(Si) 이온을 포함하는 반응가스를 주입하는 단계를 동시에 진행하는 단계와;

   상기 금속층 상부에 실리콘 물질을 증착하는 단계와, 상기 실리콘 물질과 금속층 계면에서의 실리사이드(silicide) 반응에 의해 상기 실리콘 물질을 결정화하는 단계를 동시에 진행하는 단계

   를 포함하는 전계 인가 금속 유도 결정화 기술을 이용한 폴리 실리콘 박막의 제조방법.
2. 제 1 항에 있어서,

   상기 금속층을 이루는 물질은 니켈(Ni), 납(Pb), 코발트(Co) 중 어느 하나에서 선택되고, 상기 금속층은 해당 원자지름값의 1배 내지는 2배의 값에 해당하는 두께로 증착되는 전계 인가 금속 유도 결정화 기술을 이용한 폴리 실리콘 박막의 제조방법.
3. 삭제
4. 삭제
5. 제 1 항에 있어서,

   상기 CVD 장치는, 상기 기판을 소정 온도로 가열시키는 히터 블럭을 더욱 포함하는 전계 인가 금속 유도 결정화 기술을 이용한 폴리 실리콘 박막의 제조방법.
6. 제 5 항에 있어서,

   상기 기판의 온도를 600 ℃ 미만으로 하는 전계 인가 금속 유도 결정화 기술을 이용한 폴리 실리콘 박막의 제조방법.