JPH0284773A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような非晶質
絶縁基板上に結晶性の優れた半導体ＷＩＩ！を形成し、
該半導体薄膜を能動領域に利用した優れた特性を有する
薄膜半導体装置の製造方法に関する。

［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位の
揃った結晶粒径の大きな多結晶シリコン薄膜、あるいは
単結晶シリコン薄膜を形成する方法は、　５ＯＩ（Ｓｉ
ｌｉｃｏｎ　　　Ｏｎ　　　工ｎ５ｕｌａｔｏｒ）技術
として知られている。　（Ｓ○工槽構造形成技術産業図
書）。　　大きく分類すると、再結晶化法、エピタキシ
ャル法、絶縁層埋め込み法、貼り合わせ法という方法が
ある。再結晶化法には、レーザーアニールあるいは電子
ビームアニールによりシリコンを溶融再結晶化させる方
法と、溶融する温度までは昇温させずに同相成長させる
同相成長法の２つに分類される。比較的低温で再結晶化
できるという点で固相成長法が優れている。

５５０℃の低温熱処理にもかかわらずシリコン薄膜の結
晶粒が成長したという結果も報告されている。　　（Ｉ
ＥＥＥ　　　Ｅｌｅｃｔｒｏｎ　　　Ｄｅｖｉｃｅ　　
Ｌ　ｅ　ｔ　ｔ　ｅ　ｒ　ｓ、　　ｖ　ｏ　１．　　Ｅ
　Ｄ　Ｌ　−８，Ｎ　ｏ。

８、ｐ３６１．’Ａｕｇｕｓｔ　　１９８７）。

不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られている。

［集発明が解決しようとする課題］ 前記固相成長法においては、結晶成長の始点となる単結
晶シリコンシートが必要となる。該単結晶シリコンシー
トが無い場合には、シリコン膜中にランダムに存在する
核のために数多くの結晶粒が成長し、該結晶粒のひとつ
ひとつは大きく成長しない。また結晶粒の成長がランダ
ムなために、得られた再結晶化シリコン薄膜のどこに結
晶粒界が存在するのか全くわからない。さらに結晶方位
もそろっていない。従って、この様な再結晶化シリコン
薄膜を用いて薄膜トランジスタなどの薄膜半導体装置を
作製した場合には、同一基板内での特性のばらつきが大
きく実用不可能となる。

不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られているが、薄膜トラン
ジスタの能動領域に前記不純物添加されたシリコン薄膜
を用いることはできない。このように不純物添加された
シリコン薄膜の大きな結晶粒径は、従来の技術では有効
に利用されていない。

また、’ｆｉ１Ｍトランジスタのチャネル領域のどこに
、幾つの結晶粒界が存在しているのか全くわからない。

本発明は、ＳＯＸ法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシートとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。ま
た、結晶粒界部分を除いた結晶領域だけを薄膜トランジ
スタのチャネルに利用する構造を提供することを目的と
している。そして、石英基板あるいはガラス基板のよう
な非晶質絶縁基板上に、特性の優れた薄膜トランジスタ
などのような薄膜半導体装置を作製する方法を提供する
ものである。

［課組を解決するための手段］ 本発明のＭＯ３型薄膜トランジスタ及びその製造方法は
、 １）　非晶質絶縁基板上に形成されたＭＯ８型薄膜トラ
ンジスタに於て、能動領域を構成するシリコン薄膜は１
．ソース領域とドレイン領域との中間点に一個の結晶粒
界を有し、該結晶粒界部分を除いた結晶領域をチャネル
領域とすることを特徴とする。

２）　非晶質絶縁基板上に、不純物添加されたシリコン
島を形成する第１の工程と、該不純物添加されたシリコ
ン島を結晶成長させて再結晶化シリコン島を形成する第
２の工程と、該再結晶化シリコン高上にシリコン薄膜を
積層する第３の工程と、前記再結晶化シリコン島をシー
トとして前記シリコン薄膜を結晶成長させ、前記再結晶
化シリコン島に於て隣合う２個の中間点に一個の結晶粒
界を形成する第４の工程と、ゲート酸化膜を形成する第
５の工程と、該ゲート酸化膜上の、前記結晶粒界部分以
外の領域にゲート電極をもうけ、該ゲート電極をマスク
として不純物イオンをイオン注入する第６の工程と、前
記再結晶化シリコン薄膜において隣合う２個をソース領
域及びドレイン領域とし、該隣合う２個の再結晶化シリ
コン島にはさまれた前記シリコン薄膜の結晶粒界部分を
除いた領域をチャネル領域として半導体装置を形成する
第７の工程を少なくとも有することを特徴とする。

［実施例１］ 薄膜半導体装置として薄膜トランジスタに本発明を応用
した場合を例にとって実施例を説明する。

第１図（ａ）に於て、１−１は非晶質絶縁基板である。

石英基板あるいはガラス基板などが用いられる。ＳｉＯ
２で覆われたＳｉ基板を用いることもある。該非晶質絶
縁基板上に不純物添加されたシリコン薄膜を堆積させ、
その後、フォトリソグラフィ法によって不純物添加され
たシリコン島ｌ−２および１−３を形成する。膜厚は数
千人〜数μｍ程度が適当である。またパターンエヅジは
テーパー状に傾斜をつけてもよい。パターニングは弗酸
硝酸混合液を用いるｗｅｔエツチング法、あるいはフレ
オンガスプラズマによるｄｒｙエツチング法などがある
が、フレオンガスと酸素ガスの混合比を変えるだけで簡
単にテーパーエッチができるという点でｄｒｙエツチン
グ法が適している。

該不純物添加されたシリコン島１−２及び１−３は薄膜
トランジスタのソース領域及びドレイン領域となる。前
記不純物添加されたシリコン薄膜の形成方法としては、
１）成膜時に不純物を添加する方法。２）未添加シリコ
ン薄膜堆積後、不純物をイオン注入する方法。などがあ
る。１）の方法としては、気相成長法が簡単である。例
えばＬＰＣＶＤ法の場合にはシランガス（ＳｉＨ４）と
共にフォスフインガス（ＰＨａ）あるいはジボランガス
（Ｂ２Ｈ６）あるいはアルシンガス（ＡＳＨ３）などの
ドーピングガスを反応管の中に流して熱分解させ、成膜
する。成膜温度は５００°Ｃ〜６００°Ｃ程度の低温に
すれば核発生確率はちいさく、その後の同相成長によっ
てより大きな結晶粒径に成長する。そのほかプラズマＣ
ＶＤ法や光励起ＣＶＤ法なども有効な方法である。２）
の方法としては、　ＬＰＣＶＤ法、　ＡＰＣＶＤ法、　
光励起ＣＶＤ法、プラズマＣＶＤ法、真空蒸着法、スッ
パタ法などの方法により、不純物未添加シリコン薄膜を
堆積後、イオン注入法あるいはレーザードーピング法あ
るいはプラズマドーピング法などの方法で不純物を添加
する。前記非晶質絶縁基板１−１として石英基板を用い
た場合には熱拡散法を使うことができる。不純物濃度は
、ｌＸｌ０１５から１×１０”ｃｍ−３程度とする。

次に、前記不純物添加シリコン島１−２と１−３を固相
成長させて再結晶化シリコン島１−４と１−５を形成す
る。固相成長は、窒素ガスあるいは水素ガスあるいはア
ルゴンガスあるいはヘリウムガス雰囲気中での熱処理に
よって行う。熱処理は、５００℃〜６００℃の低温では
数時間から数十時間行い、−６００°Ｃ以上の高温では
およそ１時間程度行う。６００℃以上の場合は１−１が
石英基板であることが必要である。また低温でゆっくり
と固相成長させたほうが大きな結晶粒径に成長する。前
記不純物添加シリコン島が、プラズマＣＶＤ法によって
成膜された場合は、前記固相成長熱処理の前に、３００
℃〜４５０℃の熱処理により膜中の水素を脱離させるこ
とが必要になる。固相成長後、前記再結晶化シリコン島
１−４と１−５のシート抵抗ρ、の値は、数Ω／ロ〜数
十Ω／ロ程度の低抵抗になる。

次に第１図（Ｃ）に示すように、不純物未添加シリコン
薄１！Ｉ　１−６を積層する。再結晶化シリコン島１−
４と１−５の表面を清浄化することは重要で、酸やアル
カリなどを使った化学的洗浄後、水素プラズマあるいは
アルゴンプラズマ等で酸化膜を除去してやることが効果
的である。この様な方法で前記再結晶化シリコン薄膜１
−４と１−５の表面を清浄化したのち、不純物未添加シ
リコン薄膜１−６を積層する。該不純物未添加シリコン
薄膜１−６には、結晶成長の核密度が少ないものを用い
る。また膜厚は数百人から数千人と薄くする。ＬＰＣＶ
Ｄ法の場合は、デボ温度がなるべく低くて、デポ速度が
早い条件が適している。シランガス（ＳｉＨ４）を用い
る場合は５００℃〜５６０°Ｃ程度、ジシランガス（Ｓ
ｉ２Ｈｓ）を用いる場合は３００°Ｃ〜５００’Ｃ程度
のデポ温度で分解堆積が可能である。トリシランガス（
ＳｉａＨｓ）は分解温度がより低い。デボ温度を高くす
ると堆積した膜が多結晶になるので、Ｓｉイオン注入に
よって一旦非晶質化する方法もある。プラズマＣＶＤ法
の場合は、基板温度が５００°Ｃ以下でも成膜できる。

また、デポ直前に水素プラズマあるいはアルゴンプラズ
マ処理を行えば、基板表面の清浄化と成膜を連続的に行
うことができる。光励起ＣＶＤ法の場合も５００°Ｃ以
下の低温デボ及び基板表面の清浄化と成膜を連続的に行
うことができる点で効果的である。ＥＢ蒸着法等のよう
な高真空蒸着法の場合は膜がポーラスであるために大気
中の酸素を膜中に取り込み易く、結晶成長の妨げとなる
。このことを防ぐために、真空雰囲気から取り出す前に
３００°Ｃ〜５００°Ｃ程度の低温熱処理を行い膜を緻
密化させることが必要である。スパッタ法の場合も高真
空蒸着法の場合と同様である。

続いて前記不純物未添加シリコン薄１１！１−６を固相
成長させ第１図（ｃｌ）に示すよう再結晶化未添加シリ
コン薄膜１−７（以後、ｉ−シリコン薄膜と略す）を形
成する。固相成長方法は、石英管による炉アニールが便
利である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。ｌＸ１
０−８がら１ｘ１０”Ｔｏ　ｒ　ｒの高真空雰囲気でア
ニールを行ってもよい。固相成長アニール温度は５００
℃〜７００℃とする。この様な低温アニールでは選択的
に、結晶成長の活性化エネルギーの小さな結晶方位を持
つ結晶粒のみが成長し、しかもゆっくりと大きく成長す
る。前記ｉ−シリコン薄膜１−７の固相成長は、前記再
結晶がシリコン薄膜１−４および１−５と、前記ｉ−シ
リコン薄膜１−７との接触面から始まり、この部分を中
心として放射状に進む。そして前記再結晶化シリコン薄
膜１−４と１−５との中間点で、両方向から成長してき
た結晶粒がぶつかり合い、結晶粒界１−８が形成される
。　　次ｔご前記ｊ−シリコン薄膜１−７をフォトリソ
グラフィ法によりバターニングし、第１図（ｅ）に示す
ようにする。フレオンガスによるプラズマエツチングな
どの方法でエツチングする。

次に第１図（ｆ）に示されているように、ゲート酸化膜
１−９を形成する。該ゲート酸化膜の形成方法としては
ＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あるいは高真
空蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化
法などのような５００″Ｃ以下の低温方法がある。該低
温方法で成膜されたゲート酸化膜は、熱処理することに
よってより緻密で界面準位の少ない優れた膜となる。

非晶質絶縁基板１−１として石英基板を用いる場合は、
熱酸化法によることができる。該熱酸化法にはｄｒｙ酸
化法とｗｅｔ酸化法とがあるが、酸化温度は１０００℃
以上と高いが膜質が優れていることからｄｒｙＵｉ化法
の方が適している。

次に第１図（ｇ）に示されるように、ゲート電極材料１
−１０を積層する。該ゲート電極材料としては多結晶シ
リコン薄膜、あるいはモリブデンシリサイド、あるいは
アルミニュウムやクロムなどのような金属膜、あるいは
ＩＴ○や５ｎ０２などのような透明性導電膜などを用い
ることができる。成膜方法としては、ＣＶＤ法、スパッ
タ法、真空蒸着法、等の方法があるが、ここでの詳しい
説明は省略する。

次に第１図（ｈ）に示されるように、フォトリソグラフ
ィ法によりゲート電１１−１１を形成する。この時、結
晶粒界１−８及び再結晶化シリコン島１−４と１−５の
上部には前記ゲート電極材料が残らないようにゲート電
極を形成する。その後、不純物イオンをイオン注入し不
純物領域１−１３及び１−１４及び１−１５を形成する
。１−１６で示される部分は全くの結晶領域でありこれ
はＭＯ８型薄膜トランジスタのチャネル領域となる。モ
して１−１３はソース領域であり１−１４はドレイン領
域である。１−１２は前記イオン注入時の不純物イオン
ビームを示している。前記不純物イオンとしては、Ｎｃ
ｈ）ランジスタを作製する場合はＰ゛あるいはＡｓ’を
用い、Ｐｃｈ　）−ランジスタを作製する場合はＢ′″
等を用いる。

ここまでの状態での平面図を第１図（ｈ′）に示す。ゲ
ート電極１−１１は同一電極でありデュアルゲート型で
ある。

続いて第１図（ｉ）に示されるように、層間絶縁膜１−
１７を積層する。該眉間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千人から数μｍ程度が普通である
。窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプ
ラズマＣＶＤ法などが簡単である。反応には、アンモニ
アガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス
、あるいはシランガスと窒素ガスとの混合ガスなどを用
いる。次に、前記不純物領域１−１３及び１−１４及び
１−１５の活性化と、眉間絶縁１１＊１−１７の緻密化
の目的で６００℃〜１１００℃程度の熱処理を行う。非
晶質絶縁基板１−１としてガラス基板を用いる場合は４
００°Ｃ〜６００℃程度の低温で長時間アニールするか
、またはレーザーアニール法などを用いてもよい。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンをｉ−シリコン薄膜１−７に導入すると、
界面に存在する界面準位などの欠陥が不活性化される。

この様な水素化工程は、眉間絶縁膜１−１７を積層する
前におこなってもよい。

次に第１図（ｊ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、前記ソース領
域１−１３とドレイン領域１−５とのコンタクトをとる
コンタクト電極を形成しソース電極１−１８およびドレ
イン電極１−１９とする。該ソース電極及びドレイン電
極は、アルミニュウムなどの金属材料で形成する。この
様にして薄膜トランジスタが形成される。同図に示され
るようにデュアルゲートを有するＭＯ８型薄膜トランジ
スタとなる。

［実施例２］ 実施例１ではデュアルゲートを有するＭＯＳ型トランジ
スタの製造方法にしたがって説明したが、構造としては
シングルゲートであってもよい。第２図に、シングルゲ
ートを有するＭＯ８型薄膜トランジスタの構造断面図を
示す。２−１は非晶質絶縁基板、２−２は再結晶化未添
加シリコン薄膜、２−３は結晶粒界、２−４はゲート酸
化膜、２−５はゲート電極、２−６はソース領域、２−
７はドレイン領域、２−８はチャネル領域でありここは
結晶領域である。２−９は眉間絶縁膜、２−１０はソー
ス電極、２−１１はドレイン電極である。

［発明の効果］ 従来薄膜トランジスタのチャネル領域には結晶粒界が幾
つ存在するかわからなかった。結晶粒界・がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明によると
、薄膜トランジスタのチャネル領域に存在する結晶粒界
の数は、必ず１個だけである。結晶粒界の場所もチャネ
ル領域のちょうど中間点となる。この−個だけの結晶粒
界部分を除いた結晶領域だけをチャネル領域として利用
できるようになったので、従来に比べて、薄膜トランジ
スタのＯＮ電流は増大しＯＦＦ電流は小さくなる。また
スレッシュホルド電圧も小さくなりトランジスタ特性が
大きく改善される。トランジスタ特性のばらつきは非常
に小さい。デュアルゲート型である場合は、薄膜トラン
ジスタのＯＦＦ領域に特有のＯＦＦリーク電流のはねあ
がりを抑えることができる。チャネル領域は結晶粒界が
存在しない全くの結晶領域であるので、単結晶シリコン
薄膜を用いた場合と同様な特性が得られる。自己整合的
にソース領域とドレイン領域が形成されるので短チヤネ
ル化に対して効果があり、特性のばらつきも少ない。

非晶質絶縁基板上に結晶粒界の場所が制御された結晶性
の優れたシリコン薄膜を作製することが可能になったの
でＳ○工技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシート
として不純物未添加シリコン薄膜を同相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。６００°Ｃ以下の低温のプロセスで
も作製が可能なので、価格が安くて耐熱温度が低いガラ
ス基板をもちいることができる。高価で大がかりな装置
は必要としないので、優れたシリコン薄膜が得られるの
にかかわらずコストアップとはならない。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。

また、６００°Ｃ以下の低温プロセスによる作製も可能
なので、アクティブマトリクス基板のてい価格か及び大
面積化に対してもその効果は大きい。

本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４判あるいはＡ３判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１２０３）あるいはＭｇＯ・Ａｌ２Ｏ３゜Ｂ　Ｐ、　
　Ｃａ　Ｆ　２等の結晶性絶縁基板も用いることができ
る。

以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳＯ
Ｉ技術を利用した素子に対しても、本発明を応用するこ
とができる。

【図面の簡単な説明】

第１図（ａ）から（ｋ）は、本発明における薄膜半導体
装置の製造方法を示す工程図である。但し、第１図（ｋ
）は、第１図（ｈ）の平面図である。 第２図は、実施例２を説明する構造断面図である。 １−１　：非晶質絶縁基板 ２−１；　　　　　／／ １−４．　１−５　　；　　再結晶化シリコン島（不純
物添加シリコン島） １−７　；再結晶化未添加シリコン薄膜（ｉ−シリコン
薄膜） ２−１；　　　　　　　　　　　／／ ｌ−８：結晶粒界 ２−３；　　　　ｔｔ １−９　：ゲート酸化膜 ２−４；／／ １−１１ｉ　ゲート電極 ２−５；／／ １−１２；　不純物イオンビーム １−１３；　　ソース領域 ２−６；　　　　／／ １−１４ｉ　　ドレイン領域 ２−７；／／ １−１３．１−１４．１−１５　　；　不純物領域 以上 出願人セイコーエプソン株式会社 代理人弁理士上柳雅誉（他１名） （ａ） （ｂ＞ （Ｃ） （ｈ） （ｉ） 第 図 （ｅ） （ｆ） （ｋ） 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １）非晶質絶縁基板上に形成されたＭＯＳ型薄膜トラン
   ジスタに於て、能動領域を構成するシリコン薄膜は、ソ
   ース領域とドレイン領域との中間点に一個の結晶粒界を
   有し、該結晶粒界部分を除いた結晶領域をチャネル領域
   とすることを特徴とするＭＯＳ型薄膜トランジスタ。 ２）非晶質絶縁基板上に、不純物添加されたシリコン島
   を形成する第１の工程と、該不純物添加されたシリコン
   島を結晶成長させて再結晶化シリコン島を形成する第２
   の工程と、該再結晶化シリコン島上にシリコン薄膜を積
   層する第３の工程と、前記再結晶化シリコン島をシート
   として前記シリコン薄膜を結晶成長させ、前記再結晶化
   シリコン島に於て隣合う２個の中間点に一個の結晶粒界
   を形成する第４の工程と、ゲート酸化膜を形成する第５
   の工程と、該ゲート酸化膜上の、前記結晶粒界部分以外
   の領域にゲート電極をもうけ、該ゲート電極をマスクと
   して不純物イオンをイオン注入する第６の工程と、前記
   再結晶化シリコン薄膜において隣合う２個をソース領域
   及びドレイン領域とし、該隣合う２個の再結晶化シリコ
   ン島にはさまれた前記シリコン薄膜の結晶粒界部分を除
   いた領域をチャネル領域として半導体装置を形成する第
   ７の工程を少なくとも有することを特徴とするＭＯＳ型
   薄膜トランジスタの製造方法。