JP2707632B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2707632B2 JP2707632B2 JP23681888A JP23681888A JP2707632B2 JP 2707632 B2 JP2707632 B2 JP 2707632B2 JP 23681888 A JP23681888 A JP 23681888A JP 23681888 A JP23681888 A JP 23681888A JP 2707632 B2 JP2707632 B2 JP 2707632B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- film
- silicon
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような非晶
質絶縁基板上に結晶性の優れた半導体薄膜を形成し、該
半導体薄膜を能動領域に利用した優れた特性を有する半
導体装置の製造方法に関する。
質絶縁基板上に結晶性の優れた半導体薄膜を形成し、該
半導体薄膜を能動領域に利用した優れた特性を有する半
導体装置の製造方法に関する。
［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に，結晶方位
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶化法、
エピタキシャル法、絶縁層埋め込み法、貼り合わせ法と
いう方法がある。再結晶化法には、レーザーアニールあ
るいは電子ビームアニールによりシリコンを溶融再結晶
化させる方法と、溶融する温度までは昇温させずに固相
成長させる固相成長法の２つに分類される。比較的低温
で再結晶化できるという点で固相成長法が優れている。
550℃の低温熱処理にもかかわらずシリコン薄膜の結晶
粒が成長したという結果も報告されている。｛IEEE Ele
ctron Device Letters,Vol.EDL−8,No.8,p361,August 1
987｝。
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶化法、
エピタキシャル法、絶縁層埋め込み法、貼り合わせ法と
いう方法がある。再結晶化法には、レーザーアニールあ
るいは電子ビームアニールによりシリコンを溶融再結晶
化させる方法と、溶融する温度までは昇温させずに固相
成長させる固相成長法の２つに分類される。比較的低温
で再結晶化できるという点で固相成長法が優れている。
550℃の低温熱処理にもかかわらずシリコン薄膜の結晶
粒が成長したという結果も報告されている。｛IEEE Ele
ctron Device Letters,Vol.EDL−8,No.8,p361,August 1
987｝。
不純物添加されたシリコン薄膜は、未添加シリコン薄
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られている。
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られている。
［発明が解決しようとする課題］ 前記固相成長法においては、結晶成長の始点となる単
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、シリコン膜中にランダムに存在す
る核のために数多くの結晶粒が成長し、該結晶粒のひと
つひとつは大きく成長しない。また結晶粒の成長がラン
ダムなために、得られた再結晶化シリコン薄膜のどこに
結晶粒界が存在するのか全くわからない。さらに結晶方
位もそろっていない。従って、この様な再結晶化シリコ
ン薄膜を用いて薄膜トランジスタなどの薄膜半導体装置
を作製した場合には、同一基板内での特性のばらつきが
大きく実用不可能となる。
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、シリコン膜中にランダムに存在す
る核のために数多くの結晶粒が成長し、該結晶粒のひと
つひとつは大きく成長しない。また結晶粒の成長がラン
ダムなために、得られた再結晶化シリコン薄膜のどこに
結晶粒界が存在するのか全くわからない。さらに結晶方
位もそろっていない。従って、この様な再結晶化シリコ
ン薄膜を用いて薄膜トランジスタなどの薄膜半導体装置
を作製した場合には、同一基板内での特性のばらつきが
大きく実用不可能となる。
不純物添加されたシリコン薄膜は、未添加シリコン薄
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られているが、薄膜トラ
ンジスタの能動領域に前記不純物添加されたシリコン薄
膜を用いることはできない。このように不純物添加され
たシリコン薄膜の大きな結晶粒径は、従来の技術では有
効に利用されていない。
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られているが、薄膜トラ
ンジスタの能動領域に前記不純物添加されたシリコン薄
膜を用いることはできない。このように不純物添加され
たシリコン薄膜の大きな結晶粒径は、従来の技術では有
効に利用されていない。
本発明は、SOI法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシードとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。そ
して、石英基板あるいはガラス基板のような非晶質絶縁
基板上に、特性の優れた薄膜トランジスタなどのような
薄膜半導体装置を作製する方法を提供するものである。
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシードとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。そ
して、石英基板あるいはガラス基板のような非晶質絶縁
基板上に、特性の優れた薄膜トランジスタなどのような
薄膜半導体装置を作製する方法を提供するものである。
［課題を解決するための手段］ 本発明の半導体装置の製造方法は、非晶質絶縁基板上
に、不純物が添加されたシリコン層からなるソース領域
及びドレイン領域を離間して形成する第１工程と、 該ソース領域及び該ドレイン領域の該シリコン層を結
晶成長させて再結晶化する第２工程と、 チャネル領域となるシリコン薄膜を該ソース領域及び
ドレイン領域の上及び間に積層する第３工程と、 該ソース領域びドレイン領域の該シリコン層をシード
として該シリコン薄膜を結晶成長させる第４工程とから
なることを特徴とする。
に、不純物が添加されたシリコン層からなるソース領域
及びドレイン領域を離間して形成する第１工程と、 該ソース領域及び該ドレイン領域の該シリコン層を結
晶成長させて再結晶化する第２工程と、 チャネル領域となるシリコン薄膜を該ソース領域及び
ドレイン領域の上及び間に積層する第３工程と、 該ソース領域びドレイン領域の該シリコン層をシード
として該シリコン薄膜を結晶成長させる第４工程とから
なることを特徴とする。
また、本発明の半導体装置の製造方法は、該シリコン
薄膜の該ソース領域及びドレイン領域の間に結晶粒界を
有することを特徴とする。
薄膜の該ソース領域及びドレイン領域の間に結晶粒界を
有することを特徴とする。
［実施例］ 半導体装置として薄膜トランジスタに本発明を応用し
た場合を例にとって実施例を説明する。第１図（ａ）に
於て、１−１は非晶質絶縁基板である。石英基板あるい
はガラス基板などが用いられる。SiO2で覆われたSi基板
を用いることもある。該非晶質絶縁基板上に不純物添加
されたシリコン薄膜を堆積させ、その後、フォトリソグ
ラフィ法によって不純物添加されたシリコン島１−２お
よび１−３を形成する。膜厚は数千Å〜数μｍ程度が適
当である。またパターンエッジはテーパー状に傾斜をつ
けてもよい。パターニングは弗酸硝酸混合液を用いるwe
tエッチング法、あるいはフレオンガスプラズマによるd
ryエッチング法などがあるが、フレオンガスと酸素ガス
の混合比を変えるだけで簡単にテーパーエッチができる
という点でdryエッチング法が適している。該不純物添
加されたシリコン島102及び１−３は薄膜トランジスタ
のソース領域及びドレイン領域となる。前記不純物添加
されたシリコン薄膜の形成方法としては、１）成膜時に
不純物を添加する方法。２）未添加シリコン薄膜堆積
後、不純物をイオン注入する方法。などがある。１）の
方法としては、気相成長法が簡単である。例えばLPCVD
法の場合にはシランガス（SiH4）と共にフォスフィンガ
ス（PH3）あるいはジボランガス（B2H6）あるいはアル
シンガス（AsH3）などのドーピングガスを反応管の中に
流して熱分解させ、成膜する。成膜温度は500℃〜600℃
程度の低温にすれば核発生確率はちいさく、その後の固
相成長によってより大きな結晶粒径に成長する。そのほ
かプラズマCVD法や光励起CVD法なども有効な方法であ
る。２）の方法としては、LPCVD法、APCVD法、光励起CV
D法、プラズマCVD法、真空蒸着法、スッパタ法などの方
法により、不純物未添加シリコン薄膜を堆積後、イオン
注入法あるいはレーザードーピング法あるいはプラズマ
ドーピング法などの方法で不純物を添加する。前記非晶
質絶縁基板１−１として石英基板を用いた場合には熱拡
散法を使うことができる。不純物濃度は、１×1015から
１×1020cm-3程度とする。
た場合を例にとって実施例を説明する。第１図（ａ）に
於て、１−１は非晶質絶縁基板である。石英基板あるい
はガラス基板などが用いられる。SiO2で覆われたSi基板
を用いることもある。該非晶質絶縁基板上に不純物添加
されたシリコン薄膜を堆積させ、その後、フォトリソグ
ラフィ法によって不純物添加されたシリコン島１−２お
よび１−３を形成する。膜厚は数千Å〜数μｍ程度が適
当である。またパターンエッジはテーパー状に傾斜をつ
けてもよい。パターニングは弗酸硝酸混合液を用いるwe
tエッチング法、あるいはフレオンガスプラズマによるd
ryエッチング法などがあるが、フレオンガスと酸素ガス
の混合比を変えるだけで簡単にテーパーエッチができる
という点でdryエッチング法が適している。該不純物添
加されたシリコン島102及び１−３は薄膜トランジスタ
のソース領域及びドレイン領域となる。前記不純物添加
されたシリコン薄膜の形成方法としては、１）成膜時に
不純物を添加する方法。２）未添加シリコン薄膜堆積
後、不純物をイオン注入する方法。などがある。１）の
方法としては、気相成長法が簡単である。例えばLPCVD
法の場合にはシランガス（SiH4）と共にフォスフィンガ
ス（PH3）あるいはジボランガス（B2H6）あるいはアル
シンガス（AsH3）などのドーピングガスを反応管の中に
流して熱分解させ、成膜する。成膜温度は500℃〜600℃
程度の低温にすれば核発生確率はちいさく、その後の固
相成長によってより大きな結晶粒径に成長する。そのほ
かプラズマCVD法や光励起CVD法なども有効な方法であ
る。２）の方法としては、LPCVD法、APCVD法、光励起CV
D法、プラズマCVD法、真空蒸着法、スッパタ法などの方
法により、不純物未添加シリコン薄膜を堆積後、イオン
注入法あるいはレーザードーピング法あるいはプラズマ
ドーピング法などの方法で不純物を添加する。前記非晶
質絶縁基板１−１として石英基板を用いた場合には熱拡
散法を使うことができる。不純物濃度は、１×1015から
１×1020cm-3程度とする。
次に、前記不純物添加シリコン島１−２と１−３を固
相成長させて再結晶化シリコン島１−４と１−５を形成
する。固相成長は、窒素ガスあるいは水素ガスあるいは
アルゴンガスあるいはヘリウムガス雰囲気中での熱処理
によって行う。熱処理は、500℃〜600℃の低温では数時
間から数十時間行い、600℃以上の高温ではおよそ１時
間程度行う。600℃以上の場合は１−１が石英基板であ
ることが必要である。また低温でゆっくりと固相成長さ
せたほうが大きな結晶粒径に成長する。前記不純物添加
シリコン島が、プラズマCVD法によって成膜された場合
は、前記固相正当熱処理の前に、300℃〜450℃の熱処理
により膜中の水素を脱離させることが必要になる。固相
成長後、前記再結晶化シリコン島１−４と１−５のシー
ト抵抗ρS5の値は、数Ω／□〜数＋Ω／□程度の低抵抗
になる。
相成長させて再結晶化シリコン島１−４と１−５を形成
する。固相成長は、窒素ガスあるいは水素ガスあるいは
アルゴンガスあるいはヘリウムガス雰囲気中での熱処理
によって行う。熱処理は、500℃〜600℃の低温では数時
間から数十時間行い、600℃以上の高温ではおよそ１時
間程度行う。600℃以上の場合は１−１が石英基板であ
ることが必要である。また低温でゆっくりと固相成長さ
せたほうが大きな結晶粒径に成長する。前記不純物添加
シリコン島が、プラズマCVD法によって成膜された場合
は、前記固相正当熱処理の前に、300℃〜450℃の熱処理
により膜中の水素を脱離させることが必要になる。固相
成長後、前記再結晶化シリコン島１−４と１−５のシー
ト抵抗ρS5の値は、数Ω／□〜数＋Ω／□程度の低抵抗
になる。
次に第１図（ｃ）に示すように、不純物未添加シリコ
ン薄膜１−６を積層する。再結晶化シリコン島１−４と
１−５の表面を清浄化することは重要で、酸やアルカリ
などを使った化学的洗浄後、水素プラズマあるいはアル
ゴンプラズマ等で酸化膜を除去してやることが効果的で
ある。この様な方法で前記再結晶化シリコン薄膜１−４
と１−５の表面を清浄化したのち、不純物未添加シリコ
ン薄膜１−６を積層する。該不純物未添加シリコン薄膜
１−６には、結晶成長の核密度が少ないものを用いる。
また膜厚は数百Åから数千Åと薄くする。LPCVD法の場
合は、デポ温度がなるべく低くて、デポ速度が早い条件
が適している。シランガス（SiH4）を用いる場合は500
℃〜560℃程度、ジシランガス（Si2H6）を用いる場合は
300℃〜500℃程度のデポ温度で分解堆積が可能である。
トリシランガス（Si3H8）は分解温度がより低い。デポ
温度を高くすると堆積した膜が多結晶になるので、Siイ
オン注入によって一旦非晶質化する方法もある。プラズ
マCVD法の場合は、基板温度が500℃以下でも成膜でき
る。また、デポ直前に水素プラズマあるいはアルゴンプ
ラズマ処理を行えば、基板表面の清浄化と成膜を連続的
に行うことができる。光励起CVD法の場合も500℃以下の
低温デポ及び基板表面の清浄化と成膜を連続的に行うこ
とができる点で効果的である。EB蒸着法等のような高真
空蒸着法の場合は膜がポーラスであるために大気中の酸
素を膜中に取り込み易く、結晶成長の妨げとなる。この
ことを防ぐために、真空雰囲気から取り出す前に300℃
〜500℃程度の低温熱処理を行い膜を緻密化させること
が必要である。スパッタ法の場合も高真空蒸着法の場合
と同様である。
ン薄膜１−６を積層する。再結晶化シリコン島１−４と
１−５の表面を清浄化することは重要で、酸やアルカリ
などを使った化学的洗浄後、水素プラズマあるいはアル
ゴンプラズマ等で酸化膜を除去してやることが効果的で
ある。この様な方法で前記再結晶化シリコン薄膜１−４
と１−５の表面を清浄化したのち、不純物未添加シリコ
ン薄膜１−６を積層する。該不純物未添加シリコン薄膜
１−６には、結晶成長の核密度が少ないものを用いる。
また膜厚は数百Åから数千Åと薄くする。LPCVD法の場
合は、デポ温度がなるべく低くて、デポ速度が早い条件
が適している。シランガス（SiH4）を用いる場合は500
℃〜560℃程度、ジシランガス（Si2H6）を用いる場合は
300℃〜500℃程度のデポ温度で分解堆積が可能である。
トリシランガス（Si3H8）は分解温度がより低い。デポ
温度を高くすると堆積した膜が多結晶になるので、Siイ
オン注入によって一旦非晶質化する方法もある。プラズ
マCVD法の場合は、基板温度が500℃以下でも成膜でき
る。また、デポ直前に水素プラズマあるいはアルゴンプ
ラズマ処理を行えば、基板表面の清浄化と成膜を連続的
に行うことができる。光励起CVD法の場合も500℃以下の
低温デポ及び基板表面の清浄化と成膜を連続的に行うこ
とができる点で効果的である。EB蒸着法等のような高真
空蒸着法の場合は膜がポーラスであるために大気中の酸
素を膜中に取り込み易く、結晶成長の妨げとなる。この
ことを防ぐために、真空雰囲気から取り出す前に300℃
〜500℃程度の低温熱処理を行い膜を緻密化させること
が必要である。スパッタ法の場合も高真空蒸着法の場合
と同様である。
続いて前記不純物未添加シリコン薄膜１−６を固相成
長させ第１図（ｄ）に示すよう再結晶化未添加シリコン
薄膜１−７（以後、ｉ−シリコン薄膜と略す）を形成す
る。固相成長方法は、石英管による炉アニールが便利で
ある。アニール雰囲気としては、窒素ガス、水素ガス、
アルゴンガス、ヘリウムガスなどを用いる。１×10-6か
ら１×10-10cmTorrの高真空雰囲気でアニールを行って
もよい。固相成長アニール温度は500℃〜700℃とする。
この様な低温アニールでは選択的に、結晶成長の活性化
エンルギーの小さな結晶方位を持つ結晶粒のみが成長
し、しかもゆっくりと大きく成長する。前記ｉ−シリコ
ン薄膜１−７の固相成長は、前記再結晶かシリコン薄膜
１−４および１−５と、前記ｉ−シリコン薄膜１−７と
の接触面から始まり、この部分を中心として放射状に進
む。そして前記再結晶化シリコン薄膜１−４と１−５と
の中間点で、両方向から成長してきた結晶粒がぶつかり
合い、結晶粒界１−８が形成される。次に前記ｉ−シリ
コン薄膜１−７をフォトリソグラフィ法によりパターニ
ングし、第１図（ｅ）に示すようにする。フレオンガス
によるプラズマエッチングなどの方法でエッチングす
る。
長させ第１図（ｄ）に示すよう再結晶化未添加シリコン
薄膜１−７（以後、ｉ−シリコン薄膜と略す）を形成す
る。固相成長方法は、石英管による炉アニールが便利で
ある。アニール雰囲気としては、窒素ガス、水素ガス、
アルゴンガス、ヘリウムガスなどを用いる。１×10-6か
ら１×10-10cmTorrの高真空雰囲気でアニールを行って
もよい。固相成長アニール温度は500℃〜700℃とする。
この様な低温アニールでは選択的に、結晶成長の活性化
エンルギーの小さな結晶方位を持つ結晶粒のみが成長
し、しかもゆっくりと大きく成長する。前記ｉ−シリコ
ン薄膜１−７の固相成長は、前記再結晶かシリコン薄膜
１−４および１−５と、前記ｉ−シリコン薄膜１−７と
の接触面から始まり、この部分を中心として放射状に進
む。そして前記再結晶化シリコン薄膜１−４と１−５と
の中間点で、両方向から成長してきた結晶粒がぶつかり
合い、結晶粒界１−８が形成される。次に前記ｉ−シリ
コン薄膜１−７をフォトリソグラフィ法によりパターニ
ングし、第１図（ｅ）に示すようにする。フレオンガス
によるプラズマエッチングなどの方法でエッチングす
る。
次に第１図（ｆ）に示されているように、ゲート酸化
膜１−９を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密で界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
膜１−９を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密で界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
次に第１図（ｇ）に示されるように、ゲート電極１−
10を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、等の方法があるが、ここでの詳しい説明は省略す
る。前記再結晶化シリコン島１−４及び１−５と上下に
オーバーラップするように前記ゲート電極は形成されな
くてはならない。
10を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、等の方法があるが、ここでの詳しい説明は省略す
る。前記再結晶化シリコン島１−４及び１−５と上下に
オーバーラップするように前記ゲート電極は形成されな
くてはならない。
続いて第１図（ｈ）に示されるように、層間絶縁膜１
−11を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
−11を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンをｉ−シリコン薄膜１−７に導入する
と，結晶粒界に存在するダアングリングボンドなどの欠
陥が不活性化される。この様な水素化工程は、層間絶縁
膜１−11を積層する前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンをｉ−シリコン薄膜１−７に導入する
と，結晶粒界に存在するダアングリングボンドなどの欠
陥が不活性化される。この様な水素化工程は、層間絶縁
膜１−11を積層する前におこなってもよい。
次に第１図（ｉ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、前記再結晶
化シリコン島１−４と１−５とのコンタクトをとるコン
タクト電極を形成しソース電極１−12およびドレイン電
極１−13とする。該ソース電極及びドレイン電極は、ア
ルミニュウムなどの金属材料で形成する。この様にして
薄膜トランジスタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、前記再結晶
化シリコン島１−４と１−５とのコンタクトをとるコン
タクト電極を形成しソース電極１−12およびドレイン電
極１−13とする。該ソース電極及びドレイン電極は、ア
ルミニュウムなどの金属材料で形成する。この様にして
薄膜トランジスタが形成される。
［発明の効果］ 従来薄膜トランジスタのチャネル領域には結晶粒界が
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、大きな結晶粒径を得ることができ、さらに、薄膜ト
ランジスタのチャネル領域に存在する結晶粒界の場合を
制御できる。結晶粒界の場合もチャネル領域のちょうど
の中間点となる。従って従来に比べて、薄膜トランジス
タのON電流は増大しOFF電流は小さくなる。またスレッ
シュホルド電圧も小さくなりトランジスタ特性が大きく
改善される。トランジスタ特性のばらつきは非常に小さ
い。
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、大きな結晶粒径を得ることができ、さらに、薄膜ト
ランジスタのチャネル領域に存在する結晶粒界の場合を
制御できる。結晶粒界の場合もチャネル領域のちょうど
の中間点となる。従って従来に比べて、薄膜トランジス
タのON電流は増大しOFF電流は小さくなる。またスレッ
シュホルド電圧も小さくなりトランジスタ特性が大きく
改善される。トランジスタ特性のばらつきは非常に小さ
い。
非晶質絶縁基板上に結晶粒界の場合が制御された結晶
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシード
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒界を持つ不純物未添加シリコン
薄膜が形成される。600℃以下の低温のプロセスでも作
製が可能なので、価格が安くて耐熱温度が低いガラス基
板をもちいることができる。高価で大がかりな装置は必
要としないので、優れたシリコン薄膜が得られるのにか
かわらずコストアップとはならない。
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシード
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒界を持つ不純物未添加シリコン
薄膜が形成される。600℃以下の低温のプロセスでも作
製が可能なので、価格が安くて耐熱温度が低いガラス基
板をもちいることができる。高価で大がかりな装置は必
要としないので、優れたシリコン薄膜が得られるのにか
かわらずコストアップとはならない。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブトリクス基板のてい価格
か及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブトリクス基板のてい価格
か及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り測度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り密着型イメージセンサーへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサーチップの長尺化が可能となり、
一本のチップでA4判あるいはA3判の様な大型ファクシミ
リ用の読み取り装置を実現できる。従って、センサーチ
ップの二本継ぎのような手数がかかり信頼性の悪い技術
を回避することができ、実装歩留りも向上される。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り測度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り密着型イメージセンサーへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサーチップの長尺化が可能となり、
一本のチップでA4判あるいはA3判の様な大型ファクシミ
リ用の読み取り装置を実現できる。従って、センサーチ
ップの二本継ぎのような手数がかかり信頼性の悪い技術
を回避することができ、実装歩留りも向上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
第１（ａ）から（ｉ）は、本発明における薄膜半導体装
置の製造方法を示す工程図である。 １−1;非晶質絶縁基板 １−4,1−5;再結晶化シリコン島（不純物添加シリコン
島） １−7;再結晶化未添加シリコン薄膜（ｉ−シリコン薄
膜） １−8;結晶粒界 １−9;ゲート酸化膜
置の製造方法を示す工程図である。 １−1;非晶質絶縁基板 １−4,1−5;再結晶化シリコン島（不純物添加シリコン
島） １−7;再結晶化未添加シリコン薄膜（ｉ−シリコン薄
膜） １−8;結晶粒界 １−9;ゲート酸化膜
Claims (2)
- 【請求項１】非晶質絶縁基板上に、不純物が添加された
シリコン層からなるソース領域及びドレイン領域を離間
して形成する第１工程と、 該ソース領域及び該ドレイン領域の該シリコン層を結晶
成長させて再結晶化する第２工程と、 チャネル領域となるシリコン薄膜を該ソース領域及びド
レイン領域の上及び間に積層する第３工程と、 該ソース領域びドレイン領域の該シリコン層をシードと
して該シリコン薄膜を結晶成長させる第４工程とからな
ることを特徴とする半導体装置の製造方法。 - 【請求項２】該シリコン薄膜の該ソース領域及びドレイ
ン領域の間に結晶粒界を有することを特徴とする請求項
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23681888A JP2707632B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23681888A JP2707632B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284772A JPH0284772A (ja) | 1990-03-26 |
| JP2707632B2 true JP2707632B2 (ja) | 1998-02-04 |
Family
ID=17006237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23681888A Expired - Fee Related JP2707632B2 (ja) | 1988-09-21 | 1988-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707632B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2756320B2 (ja) * | 1988-10-02 | 1998-05-25 | キヤノン株式会社 | 結晶の形成方法 |
| JP2543416B2 (ja) * | 1989-11-11 | 1996-10-16 | 猛英 白土 | 半導体装置 |
| JP2775563B2 (ja) * | 1992-03-23 | 1998-07-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5322807A (en) * | 1992-08-19 | 1994-06-21 | At&T Bell Laboratories | Method of making thin film transistors including recrystallization and high pressure oxidation |
-
1988
- 1988-09-21 JP JP23681888A patent/JP2707632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284772A (ja) | 1990-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2551724B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH04152676A (ja) | 薄膜半導体装置の製造方法 | |
| JPH036865A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH04100211A (ja) | 薄膜半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3049807B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03289129A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |