JP2638868B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2638868B2 JP2638868B2 JP63012043A JP1204388A JP2638868B2 JP 2638868 B2 JP2638868 B2 JP 2638868B2 JP 63012043 A JP63012043 A JP 63012043A JP 1204388 A JP1204388 A JP 1204388A JP 2638868 B2 JP2638868 B2 JP 2638868B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- island
- thin film
- silicon thin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁基板上に形成される半導体装置の製造
方法に関する。
方法に関する。
絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。例えば、
固相成長法、レーザービーム再結晶化法などの方法があ
る。（参考文献 応用物理第54巻 第12号 1274ペー
ジ、1985年）また、固相成長法として、シリコン薄膜に
シリコンイオンをイオン注入し、その後約600℃程度の
低温でアニールすると結晶成長するという方法も報告さ
れている。（参考文献、J.Appl. Phys.59（７）,1 Ap
ril, 2422ページ1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べた
きたように、結晶粒界がランダムに存在する為に、基板
上に場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。例えば、
固相成長法、レーザービーム再結晶化法などの方法があ
る。（参考文献 応用物理第54巻 第12号 1274ペー
ジ、1985年）また、固相成長法として、シリコン薄膜に
シリコンイオンをイオン注入し、その後約600℃程度の
低温でアニールすると結晶成長するという方法も報告さ
れている。（参考文献、J.Appl. Phys.59（７）,1 Ap
ril, 2422ページ1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べた
きたように、結晶粒界がランダムに存在する為に、基板
上に場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
本発明は、上記のような従来のSOI法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
本発明の半導体装置の製造方法は、絶縁性基板上にシ
リコン層を堆積する第１の工程と、 前記シリコン層をパターニングして１〜10μｍの大き
さを有する複数の島状シリコン領域を互いに100μｍ以
下の間隔をあけて形成する第２の工程と、 前記島状シリコン領域を結晶化させる第３の工程と、 前記絶縁性基板及び前記島状シリコン領域上に非晶質
シリコン層を形成する第４の工程と、 熱処理により前記島状シリコン領域を核として結晶粒
を成長させて前記非晶質シリコン層を結晶化する第５の
工程と、 前記第５の工程で結晶化された前記非晶質シリコン層
の結晶粒界を除く領域内に半導体素子を形成する第６の
工程とを有することを特徴とする。
リコン層を堆積する第１の工程と、 前記シリコン層をパターニングして１〜10μｍの大き
さを有する複数の島状シリコン領域を互いに100μｍ以
下の間隔をあけて形成する第２の工程と、 前記島状シリコン領域を結晶化させる第３の工程と、 前記絶縁性基板及び前記島状シリコン領域上に非晶質
シリコン層を形成する第４の工程と、 熱処理により前記島状シリコン領域を核として結晶粒
を成長させて前記非晶質シリコン層を結晶化する第５の
工程と、 前記第５の工程で結晶化された前記非晶質シリコン層
の結晶粒界を除く領域内に半導体素子を形成する第６の
工程とを有することを特徴とする。
ここでは、アクティブマトリクス基板あるいは密着型
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、透明性絶縁基板１−１上に、シリコン薄膜１−２を
堆積させる。透明性絶縁基板としては、耐熱性の優れた
石英基板あるいは、価格が低いガラス基板などがある。
以下の工程で1000℃以上の高温処理工程が含まれる場合
（以後、高温プロセスと呼ぶ）には、石英基板を用いな
ければならないが、以下の熱処理工程がすべて約600℃
以下の場合（以後、低温プロセスと呼ぶ）には、ひずみ
の点温度が石英基板より低いガラス基板を用いる事が出
来る。もちろん透明であればガラス基板でなくても利用
できる。前記シリコン薄膜１−２は、結晶成長させる時
の核が少なくて均一な膜質である事が望ましい。堆積方
法としては、EB蒸着法（Electron Beam蒸着法）、スパ
ッタ法、MBE（Molecular Beam Epitaxy）減圧CVD法
（Chemical Vapor Deposition）常圧CVD法、プラズマ
CVD法、光励起CVD法などといった方法がある。次にホト
リソグラフィ法により前記シリコン薄膜１−２をエッチ
ングし、第１図（ｂ）に示すような島状シリコン薄膜１
−３を形成する。前記エッチング方法には、硝フッ酸溶
液を用いたウェットエッチング法と、フレオンガス（CF
4）あるいはCF4と酸素O2の混合ガスのプラズマを用いた
ドライエッチング法がある。O2の混合比により島状シリ
コン薄膜に容易にテーパーが付けられる点でドライエッ
チング法が有効である。前記島状シリコン薄膜１−３の
大きさ（以後ｘと記す）と島状シリコン薄膜間の距離
（以後ｌと記す）は、以降の工程で形成される多結晶シ
リコン薄膜の結晶成長と結晶粒径にかかわる重要なファ
クターであるので、以後必要に応じて説明する。
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、透明性絶縁基板１−１上に、シリコン薄膜１−２を
堆積させる。透明性絶縁基板としては、耐熱性の優れた
石英基板あるいは、価格が低いガラス基板などがある。
以下の工程で1000℃以上の高温処理工程が含まれる場合
（以後、高温プロセスと呼ぶ）には、石英基板を用いな
ければならないが、以下の熱処理工程がすべて約600℃
以下の場合（以後、低温プロセスと呼ぶ）には、ひずみ
の点温度が石英基板より低いガラス基板を用いる事が出
来る。もちろん透明であればガラス基板でなくても利用
できる。前記シリコン薄膜１−２は、結晶成長させる時
の核が少なくて均一な膜質である事が望ましい。堆積方
法としては、EB蒸着法（Electron Beam蒸着法）、スパ
ッタ法、MBE（Molecular Beam Epitaxy）減圧CVD法
（Chemical Vapor Deposition）常圧CVD法、プラズマ
CVD法、光励起CVD法などといった方法がある。次にホト
リソグラフィ法により前記シリコン薄膜１−２をエッチ
ングし、第１図（ｂ）に示すような島状シリコン薄膜１
−３を形成する。前記エッチング方法には、硝フッ酸溶
液を用いたウェットエッチング法と、フレオンガス（CF
4）あるいはCF4と酸素O2の混合ガスのプラズマを用いた
ドライエッチング法がある。O2の混合比により島状シリ
コン薄膜に容易にテーパーが付けられる点でドライエッ
チング法が有効である。前記島状シリコン薄膜１−３の
大きさ（以後ｘと記す）と島状シリコン薄膜間の距離
（以後ｌと記す）は、以降の工程で形成される多結晶シ
リコン薄膜の結晶成長と結晶粒径にかかわる重要なファ
クターであるので、以後必要に応じて説明する。
次に前記島状シリコン薄膜１−３を結晶成長させて島
状単結晶シリコン薄膜１−４を形成する。結晶成長方法
としては、ストリップヒーターアニールなどがあるが、
約600℃の低温で長時間アニールして固相成長させる方
法が配向性のそろった均一な結晶を成長させる上で有効
である。シリコン薄膜１−２をEB蒸着法、スパッタ法、
MBE法などで堆積させた場合は、ここでは約600℃程度で
ゆっくりと長時間アニールする（数十時間から数百時
間。）シリコン薄膜１−２を減圧CVD法、常圧CVD法など
の方法で堆積して多結晶化している場合は、シリコンイ
オン注入を行ない、一担非晶質化した後、同様に、約60
0℃程度で長時間アニールする方法も有効である。また
前記シリコン薄膜１−２をプラズマCVD法で堆積させ膜
中に水素が多量に含まれている場合には、膜を一度350
℃から400℃でアニールして水素を膜から放出させる。
その後同様に約600℃程度で長時間アニールして結晶化
させる。約600℃程度の低温アニールではシリコンの最
も結晶成長しやすい方位例えば（110）配位面の結晶粒
だけが選択的に成長する為に、方位のそろった大きな結
晶粒を得ることができる方法として有効である。前工程
において前記島状シリコン薄膜の大きさを１〜10μｍ程
度の大きさにすれば、前記約600℃の低温アニールで充
分に島全体が結晶粒に成長しうる。従って島ひとつひと
つが結晶粒界を含まない結晶領域となる。このようにし
て島状単結晶シリコン薄膜１−４が得られる。
状単結晶シリコン薄膜１−４を形成する。結晶成長方法
としては、ストリップヒーターアニールなどがあるが、
約600℃の低温で長時間アニールして固相成長させる方
法が配向性のそろった均一な結晶を成長させる上で有効
である。シリコン薄膜１−２をEB蒸着法、スパッタ法、
MBE法などで堆積させた場合は、ここでは約600℃程度で
ゆっくりと長時間アニールする（数十時間から数百時
間。）シリコン薄膜１−２を減圧CVD法、常圧CVD法など
の方法で堆積して多結晶化している場合は、シリコンイ
オン注入を行ない、一担非晶質化した後、同様に、約60
0℃程度で長時間アニールする方法も有効である。また
前記シリコン薄膜１−２をプラズマCVD法で堆積させ膜
中に水素が多量に含まれている場合には、膜を一度350
℃から400℃でアニールして水素を膜から放出させる。
その後同様に約600℃程度で長時間アニールして結晶化
させる。約600℃程度の低温アニールではシリコンの最
も結晶成長しやすい方位例えば（110）配位面の結晶粒
だけが選択的に成長する為に、方位のそろった大きな結
晶粒を得ることができる方法として有効である。前工程
において前記島状シリコン薄膜の大きさを１〜10μｍ程
度の大きさにすれば、前記約600℃の低温アニールで充
分に島全体が結晶粒に成長しうる。従って島ひとつひと
つが結晶粒界を含まない結晶領域となる。このようにし
て島状単結晶シリコン薄膜１−４が得られる。
次に同図（ｄ）に示すように非晶質シリコン薄膜１−
５を堆積させる。該非晶質シリコン薄膜１−５を堆積さ
せる前の基板表面は静浄に保つ。必要ならばアルカリ洗
浄や自然酸化膜のライトエッチングなどを必要に応じて
行なう。該非晶質シリコン薄膜１−５の堆積方法として
は、前にも述べたようにEB蒸着法、スパッタ法、MBE
法、減圧CVD法、常圧CVD法、プラズマCVD法、光励起CVD
法、などの方法がある。いずれの方法においても堆積温
度を高くすると小さな結晶粒の存在する多結晶となって
しまうので高くても700℃以下としたほうがよい。水素
が膜中に含まれないという点で、BE蒸着法、スパッタ
法、MBE法などが有効である。その他の方法で堆積し、
膜中に水素が含まれている場合は前工程でも述べたよう
に350℃から400℃の低温アニールで水素を放出させる。
続いて、非晶質シリコン薄膜１−５を結晶成長させる。
結晶成長は島状単結晶シリコン薄膜１−４に重なってい
る部分を中心として放射状にすすむ。そして島状単結晶
シリコン薄膜間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−６が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状単結晶シ
リコン薄膜１−４の間の距離ｌを100μｍ以下にしてお
けば、前記島状単結晶シリコン薄膜１−４と結晶粒界１
−６との間の領域は完全な結晶領域１−７となる。結晶
粒の成長が100μｍ以上に達成される場合にはｌをさら
に大きくする事ができ、より大きな結晶領域を実現でき
る。結晶成長の方法は、約600℃の低温アニールで、前
記島状単結晶シリコン薄膜１−４を核として結晶成長さ
せる。従って一種の固相エピタキシャル成長ということ
もできる。非晶質シリコン薄膜１−５を堆積させた状態
で結晶成長させてもよいが、該非晶質シリコン薄膜１−
５上に酸化膜などをキャッピングしてから結晶成長させ
る事も考えられる。この場合は結晶領域１−７の表面の
平坦性を保つ点で効果がある。もちろん結晶成長後、該
酸化膜は除去してもよいし、あるいはその後作製する半
導体装置の一部として利用してもよい。
５を堆積させる。該非晶質シリコン薄膜１−５を堆積さ
せる前の基板表面は静浄に保つ。必要ならばアルカリ洗
浄や自然酸化膜のライトエッチングなどを必要に応じて
行なう。該非晶質シリコン薄膜１−５の堆積方法として
は、前にも述べたようにEB蒸着法、スパッタ法、MBE
法、減圧CVD法、常圧CVD法、プラズマCVD法、光励起CVD
法、などの方法がある。いずれの方法においても堆積温
度を高くすると小さな結晶粒の存在する多結晶となって
しまうので高くても700℃以下としたほうがよい。水素
が膜中に含まれないという点で、BE蒸着法、スパッタ
法、MBE法などが有効である。その他の方法で堆積し、
膜中に水素が含まれている場合は前工程でも述べたよう
に350℃から400℃の低温アニールで水素を放出させる。
続いて、非晶質シリコン薄膜１−５を結晶成長させる。
結晶成長は島状単結晶シリコン薄膜１−４に重なってい
る部分を中心として放射状にすすむ。そして島状単結晶
シリコン薄膜間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−６が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状単結晶シ
リコン薄膜１−４の間の距離ｌを100μｍ以下にしてお
けば、前記島状単結晶シリコン薄膜１−４と結晶粒界１
−６との間の領域は完全な結晶領域１−７となる。結晶
粒の成長が100μｍ以上に達成される場合にはｌをさら
に大きくする事ができ、より大きな結晶領域を実現でき
る。結晶成長の方法は、約600℃の低温アニールで、前
記島状単結晶シリコン薄膜１−４を核として結晶成長さ
せる。従って一種の固相エピタキシャル成長ということ
もできる。非晶質シリコン薄膜１−５を堆積させた状態
で結晶成長させてもよいが、該非晶質シリコン薄膜１−
５上に酸化膜などをキャッピングしてから結晶成長させ
る事も考えられる。この場合は結晶領域１−７の表面の
平坦性を保つ点で効果がある。もちろん結晶成長後、該
酸化膜は除去してもよいし、あるいはその後作製する半
導体装置の一部として利用してもよい。
このようにして島状単結晶シリコン薄膜１−４と結晶
粒界１−６との間に形成された結晶領域１−７の部分を
利用して半導体装置を作製する。本実施例においては薄
膜トランジスタを作製する場合を例として説明する。結
晶領域１−７の中にホトリソグラフィ法により単結晶能
動領域１−８をパターニングし、続いてゲート酸化膜１
−９を形成する。前にも述べたように石英基板を用いた
高温プロセスの場合は、熱酸化法によりゲート酸化膜を
形成することができる。低温プロセスの場合は、減圧CV
D法、常圧CVD法、プラズマCVD法、光励起CVD法、などの
方法で600℃以下の温度で形成しなければならない。そ
の後多結晶シリコンなどでゲート電極１−10を形成し該
ゲート電極１−10をマスクとして、ソース及びドレイン
領域１−11を形成する。Ｐチャネルの場合は、Ｂ（ボロ
ン）、Ｎチャネルの場合はＰ（リン）As（ヒ素）を不純
物添加する。添加方法としてはイオン注入法などが一般
的である。高温プロセスの場合は拡散法を用いる事がで
きる。次に層間絶縁膜１−12として酸化膜あるいは窒化
膜を堆積させ、コンタクトホールを形成して金属電極１
−13を形成する。
粒界１−６との間に形成された結晶領域１−７の部分を
利用して半導体装置を作製する。本実施例においては薄
膜トランジスタを作製する場合を例として説明する。結
晶領域１−７の中にホトリソグラフィ法により単結晶能
動領域１−８をパターニングし、続いてゲート酸化膜１
−９を形成する。前にも述べたように石英基板を用いた
高温プロセスの場合は、熱酸化法によりゲート酸化膜を
形成することができる。低温プロセスの場合は、減圧CV
D法、常圧CVD法、プラズマCVD法、光励起CVD法、などの
方法で600℃以下の温度で形成しなければならない。そ
の後多結晶シリコンなどでゲート電極１−10を形成し該
ゲート電極１−10をマスクとして、ソース及びドレイン
領域１−11を形成する。Ｐチャネルの場合は、Ｂ（ボロ
ン）、Ｎチャネルの場合はＰ（リン）As（ヒ素）を不純
物添加する。添加方法としてはイオン注入法などが一般
的である。高温プロセスの場合は拡散法を用いる事がで
きる。次に層間絶縁膜１−12として酸化膜あるいは窒化
膜を堆積させ、コンタクトホールを形成して金属電極１
−13を形成する。
実施例では薄膜トランジスタの場合を例にとって説明
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
以上述べたように、本発明によれば、次の効果が得ら
れる。
れる。
（ａ）互いに隣接する島状シリコン領域を100μｍ以下
の間隔をあけて形成し、島状シリコン領域の両方から固
相成長が行われる。従って、島状シリコン領域の中間位
置近傍にて結晶粒界を形成することができる。
の間隔をあけて形成し、島状シリコン領域の両方から固
相成長が行われる。従って、島状シリコン領域の中間位
置近傍にて結晶粒界を形成することができる。
（ｂ）結晶粒界の位置の制御が容易であるため、半導体
装置を結晶粒界部を避けて、結晶粒内部の結晶領域に選
択的に形成することができるため、位置によるばらつき
の少ない半導体素子が実現できる。
装置を結晶粒界部を避けて、結晶粒内部の結晶領域に選
択的に形成することができるため、位置によるばらつき
の少ない半導体素子が実現できる。
第１図（ａ）から（ｆ）は、本発明における半導体装置
の製造方法を示す工程図である。 １−１……絶縁基板 １−４……島状単結晶シリコン薄膜 １−５……非晶質シリコン薄膜 １−６……結晶粒界 １−７……結晶領域
の製造方法を示す工程図である。 １−１……絶縁基板 １−４……島状単結晶シリコン薄膜 １−５……非晶質シリコン薄膜 １−６……結晶粒界 １−７……結晶領域
Claims (1)
- 【請求項１】絶縁性基板上にシリコン層を堆積する第１
の工程と、 前記シリコン層をパターニングして１〜10μｍの大きさ
を有する複数の島状シリコン領域を互いに100μｍ以下
の間隔をあけて形成する第２の工程と、 前記島状シリコン領域を結晶化させる第３の工程と、 前記絶縁性基板及び前記島状シリコン領域上に非晶質シ
リコン層を形成する第４の工程と、 熱処理により前記島状シリコン領域を核として結晶粒を
成長させて前記非晶質シリコン層を結晶化する第５の工
程と、 前記第５の工程で結晶化された前記非晶質シリコン層の
結晶粒界を除く領域内に半導体素子を形成する第６の工
程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012043A JP2638868B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012043A JP2638868B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187873A JPH01187873A (ja) | 1989-07-27 |
| JP2638868B2 true JP2638868B2 (ja) | 1997-08-06 |
Family
ID=11794568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012043A Expired - Lifetime JP2638868B2 (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638868B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459763B1 (en) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| JPH05166839A (ja) * | 1991-10-17 | 1993-07-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4310615B2 (ja) * | 2002-10-10 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
| JP2010114360A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148322A (ja) * | 1983-02-14 | 1984-08-25 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6083370A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS62122172A (ja) * | 1985-11-21 | 1987-06-03 | Sony Corp | 半導体装置の製造方法 |
| JPS62145775A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 薄膜半導体装置およびその製造方法 |
-
1988
- 1988-01-22 JP JP63012043A patent/JP2638868B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01187873A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP2815997B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2001176796A (ja) | 半導体膜の形成方法および半導体装置 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JP2699578B2 (ja) | 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JP3843203B2 (ja) | 半導体薄膜の製造方法およびその半導体薄膜 | |
| JPS62203325A (ja) | 半導体用基板とその製造方法 | |
| CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |