JPS63236310A - 半導体素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は絶縁膜上に電気的に独立して形成された半導体
素子及びその製造方法に関する。

し従来の技術］ 多結晶シリコン素子は、３０１　（Ｓｉｌｉｃｏｎ　ｏ
ｎＩｎｓｕｌａｔｏｒ　）構造が可能となり、素子の３
次元化への有力な手段である。しかし、この素子は、多
結晶のまま用いるため粒界が多く存在し、例えばギヤリ
ア移動度が小さくなるといったように電気的特性が不十
分となる。その特性向−トのためには、結晶粒界の低減
、すなわち、大粒径化を行えばよいが、単純な熱処理で
はノンドープの多結晶シリコンはほとんど結晶成長しな
い。リンや砒素を、約１×１０２０／ｃｍ３以上の高濃
度にドープし、比較的高温（はぼ基板００℃以上）にお
いてアニールすれば、その平均粒径は大きくなり、適当
な条件では３μｍにも達する。しかしながら、このよう
にして形成された半導体層はＮ型に限られてしまうため
、ＰＮ接合を有する大粒径の多結晶シリコン層は形成不
可能である。また、多結晶シリコン層を大粒径化するた
めには高濃度に不純物をドープする必要があるため適当
な濃度制御を行うことができない。

［発明が解決しようとする課題］ 本発明は上記の従来技術の不利な点を除去するために、
電気的特性が良好な大粒径の多結晶シリコン層を活性領
域として備えた構造の半導体素子及びその製造方法を提
供することを目的とする。

［課題を解決するための手段］ 上記の目的を達成するために、本発明の半導体素子は、
多結晶シリコンを用いた８０１４Ｐｋ造の半導体素子で
あって、非絶縁性基板及びその主表面上に形成された絶
縁層と絶縁性基板との中のいずれか一方と、該絶縁層と
該絶縁性基板との中の前記一方の表面上に形成され、大
粒径化した結晶を有する多結晶シリコン層より成る下地
層と、該下地層上において該下地層の結晶性を継承して
形成された固相成長多結晶シリコン層とを包含し、該固
相成長多結晶シリコン層を前記半導体素子の活性領域と
して用いた半導体素子として構成される。

また、本発明の半導体素子の製造方法は、多結晶シリコ
ンを用いたＳＯＩｍｍの半導体素子の製造方法であって
、非絶縁性基板及びその主表面上に形成された絶縁層と
絶縁性基板との中のいずれか一方を用意すること、該絶
縁層と該絶縁性基板との中の前記一方の表面上に形成し
た非晶質又は多結晶性シリコン層に対し不純物をドープ
しかつ熱処理を行うことにより、大粒径化した結晶を有
する多結晶シリコン層より成る下地層を形成すること、
該下地層の上に非晶質又は多結晶性のシリコン成膜層を
形成した後、該シリコン成膜層に対してイオンを導入し
た後比較的低温で熱処理を行うことにより固相成長多結
晶シリコン層を形成することを包含した半導体素子の製
造方法として構成される。

［作用〕 上記手段によれば、固相成長多結晶シリコン苦の固相成
長処理は、比較的低温（約６００℃以上）において行い
つるため、多結晶シリコン下地層から固相成長多結晶シ
リコン層への逆拡散を抑止することが可能である。この
固相成長処理は、不純物ドープをイオン注入法により、
アニールを、例えばランプ加熱のような急速加熱式アニ
ール法により行えば、任意の濃度で、多結晶シリコン下
地層の結晶性を継承した大粒径の固相成長多結晶シリコ
ン層の形成が可能となる。固相成長多結晶シリコン位の
形成の前に行われるシリコン成ｆｉ！居の非晶質化は、
例えば、Ｓｉイオンを注入することにより行うことが可
能であり、それは再現性、均一性に優れている。その場
合のイオン種としては、上記のシリコン成膜層の構成材
料であるシリコンを注入するため、上記のシリコン成膜
層に悪影響を与えること（例えば不純物に起因するキャ
リヤトラップの発生）はない。また、得られた固相成長
多結晶シリコン層を、例えば、ＢのドープによりＰ型と
して、トランジスタの活性領域とすれば、はぼ３μｍに
も達した大粒径の多結晶シリコン層の使用が可能となり
、通常の多結晶シリコントランジスタと比べて高いキＡ
７リヤ移動度を有する。

また、本発明の半導体素子の中のトランジスタは、下地
絶縁層により、基板に対して電気的に完全に分離された
状態となるため、ラッチアップ現象の発生を防止するこ
とができる。

［実施例コ 本発明の半導体素子は、その基本的構成として、基板と
、基板の主表面上に形成した絶縁層とくただし、もし基
板の構成材料が絶縁性物質であれば、この絶縁層は省略
できる）、その絶縁層上に（上記のように基板が絶縁性
であれば基板の主表面上に直接に）形成され高ａｈＪ！
にドープされ大粒径化した結晶を有する多結晶シリコン
の下地層と、その下地層の上に形成した非晶質又は多結
晶シリコンの成ａｍをイオン注入等により非晶化した後
、低温アニール処理により上記の下地層の結晶性を継承
して結晶成長させることにより形成した固相成長多結晶
シリコン層とを包含し、上記固相成長多結晶シリコン層
は活性領域として使用可能とされた構成を有する。

以下本発明の第１の実施例の半導体素子の構成を第１図
を参照して説明する。

第１図において、１ｏは、シリコン単結晶等より成る基
板を示し、２０は、基板１０の上に形成した８１０２等
より成る絶縁層である。３０′は、下地層として形成さ
れた多結晶シリコン層を示しており、３１′は、下地層
３０′の上に形成された同相成長多結晶シリコン層を示
している。

３１′ａと３１′　ｂとは、それぞれ、固相成長多結晶
シリコン層３１′の中に形成されたソース領域とドレイ
ン領域とを示している。３２は、固相成長多結晶シリコ
ン層の上部表面上に形成した絶縁膜である。３３ａは、
絶縁膜３２を貝通してソース領域３１′　ａと接触して
いるソース電極であり、３３Ｇは、絶縁膜３２を４通し
てドレイン領ｔｉ１３１’　　ｂと接触しているドレイ
ン電極であり、３３ｂは、絶縁膜３２の上に形成したゲ
ート電極である。

第１図に示した本発明の半導体素子の構成において、固
相成長多結晶シリコン層３１′から上方の部分は、ＭＯ
８電界効果トランジスタを形成している。従って、第１
図は、絶縁層２０を介して基板１０より電気的に分離さ
れることにより電気的に完全に独立したＭＯ８ＩＯ８電
界効果トランジスタだ、本発明の実施例の半導体素子の
構成を示している。

次に、本発明による半導体素子の製造方法を第２図を参
照して説明する。

第２図は、前述の本発明の第１の実施例の半導体素子の
製造方法の一例の処理工程を図解している。まず、第２
図（＾）に示ずように、例えばシリコン単結晶により構
成された基板１０の上に、例えば熱酸化により５１０２
等の絶縁層２ｏを形成し、その上に多結晶又は非晶質の
シリコン層３０を成膜する。なお基板１０が絶縁性を有
すれば絶縁層２ｏは不必要となる。次に、第２図（Ｂ）
に示すように、シリコン層３０に不純物をドープし、ア
ニールを行うことにより大粒径化した結晶を有する下地
層の多結晶シリコン層３０’　を形成する。

ここで、不純物としては、リン又は砒素が適当であり、
そのドープ量としては、約ｌＸ１０２０／ｃｆＲ３以上
が必要である。また、アニール温度は比較的高温の方が
結晶粒成長が速く、例えば、１２００℃、１ｈｒのアニ
ールにより平均粒径は３μｍにも達する。また、アニー
ル時に下地多結晶シリコン層３０′の表面に自然に形成
された酸化膜であるＳ　ｉ　０２層を、例えば弗酸によ
り除去する。

更に、第２図（Ｃ）に示すように、Ａｒイオン等を用い
るスパッタにより下地多結晶シリコン層の表面をエツチ
ングするクリーニング処理を行うことにより自然酸化膜
を除去し、同一チャンバ内において連続的に次の工程の
成膜を行えば、−Ｓ整合した状態の成長が可能になる。

その後、第２図（Ｄ）に示すように、下地多結晶シリコ
ン層３０′の上に、更に、多結晶又は非晶質のシリコン
成膜層３１を堆積する。この後、イオン注入により、シ
リコン層３１の非晶質化を促進する。打込みイオン種と
しては、３ｉの物性に変化を与えない点においてＳｉイ
オンが適当である。また、加速エネルギとしては、下地
多結晶シリコン層３０′　とシリコン層３１との界面に
到達するようなプロジエクテイツドレンジを与えるもの
が適当である。例えば、シリコン層３１の厚さを２００
０人とすれば、加速エネルギは１５０にｅＶ程度が適当
な値である。

次に、第２図（Ｅ）に示す処理において、熱処理により
、下地多結晶シリコンｆｆ１３０’　の結晶性を継承し
た固相成長をシリコン層３１に行わせ、大粒径化した結
晶を右する固相成長多結晶シリコン層３１′を形成する
。この固相成長は、約６００℃以上の比較的低温から行
いうるため、下地多結晶シリコン層３０′から固相成長
多結晶シリコン層３１′への不純物の逆拡散を抑止しつ
つ結晶化を行わせることができる。本実施例の実施結果
によれば、実際の成長温度としては６００〜７００℃が
適当である。次に、第２図［Ｆ）に示すように、例えば
イオン注入法により、通常のレジスト現像法を用いて、
固相成長多結晶シリコン層３１′の中のソース領域３１
′　ａ及びドレインｆｒｉｆｆ１３１’ｂに、例えばＢ
のような不純物をドープする。次に、第２図（Ｇ）に示
すように、例えばランプ加熱法のような急速加速法によ
り、酸化性雰囲気中で、ゲート酸化膜として使用可能な
酸化膜等の絶縁膜３２を内相成長層３１′の表面に形成
し、同時にソース領域３１′　ａ及びドレイン領域３１
′　ｂの不純物イオンの活性化を行う。その後、第２図
（基板）に示すように、ソース電極３３ａ１ゲート電極
３３ｂ、ドレイン電極３３Ｇを、通常のフォトリソグラ
フィー法により、例えばＡ１等の電極材料をスパッタ法
等の成膜方法を用いて予め成膜した模パターニングによ
り形成する。最後に、第２図（１）に示すように、トラ
ンジスタとして必要な領域のみを残し、絶縁膜３２、固
相成長多結晶シリコン層３１′及び下地多結晶シリコン
層３０’を、例えばドライエツチング法等により除去す
れば、電気的に完全に独立したＭＯ３電界効果トランジ
スタを形成することができる。

本発明により得られるトランジスタの活性層は、前述の
ごとく、下地の多結晶シリコン層３０′の結晶性を継承
して形成されるため大粒径となり、粒界に発生するトラ
ップが減少し、従ってその中のキャリヤの移動度も通常
の多結晶シリコンのそれと比べて著しく向上する。また
、固相成長を行うための特殊な装置を必要とせず、例え
ば一般の拡散炉を用いることができる。従って、通常の
拡散工程と同様に、複数枚のウェハを拡散炉等の加熱炉
に導入し、これらの複数枚のウェハに対して同時に上述
の熱処理を施すことができるため、均一性の点で優れた
製品が得られ、同時に、量産性においても優れている。

第３図に、本発明の第２の実施例の半導体素子の構成を
示す。第１図に示した第１の実施例の半導体素子の構成
では、大粒径化した下地多結晶シリコン層３０′から固
相成長多結晶シリコン層３１′への不純物の逆拡散を抑
制するための必要上、半導体素子の製造工程における熱
処理に制約を受ける。そこで、第３図に示すように、固
相成長多結晶シリコン層３１′を形成した後に、その内
部に、例えば酸素イオンを注入し、下地多結晶シリコン
層３０′から固相成長多結晶シリコン層３１′への不純
物の拡散を防止するために、ゲッタリング作用を行わせ
るためのｆｆｉ　ｔｉｉｉ　３４を設ける。

このような構成にすれば、固相成長多結晶シリコン層３
１′を形成した後に行われる熱処理に対する制約を緩和
することができる。また、第４図に示すように、大粒径
化した下地多結晶シリコン層３０’　には、その粒界に
おいて隣り合った結晶粒の間に、分離部分３０’　−ａ
が観察される。そこで、固相成長多結晶シリコン層３１
′の成膜処理を、分離部分や段差部分に対するステップ
カバレージ効果の良好な、例えば減圧ＣＶＤ法、プラズ
マＣＶＤ法等によって行えば、上記の分離部分や段差部
分を適切にカバーした形態を有する固相成長多結晶シリ
コン層３１′の成膜が可能となり、下地層において生じ
るような分離部分や段差部分の発生を避けて大粒径化が
可能となる。それにより、半導体素子の”ＪＡＭ時の歩
留りを向上させることができる。

なお、上述の実施例においては、ＭＯ３ｔ界効果トラン
ジスタの構成及び製造方法のみについて説明したが、本
発明による半導体素子の構成及び製造方法は、ダイオー
ド、バイポーラトランジスタ等の他の半導体素子に対し
ても同様に適応可能であることはいうまでもない。更に
、本発明による半導体素子の製造方法においては、上述
のようにただ１回の固相成長処理に限定することなく、
前述の固相成長処理は何回でも行うことができる。

それにより、任意の厚さの固相成長層を含む半導体素子
を得ることができる。

［発明の効果１ 以上に）ホべたように、本発明によって１ｑられる半導
体素子においては、絶縁股上に形成された多結晶シリコ
ントランジスタのヂャネル領域は、はぼ３μｍの平均粒
径という大粒径の多結晶シリコン層により構成すること
が可能となる。その結果、そのような多結晶シリコント
ランジスタのチャネル内のキャリヤの移動度は、通常の
成膜法によって形成された多結晶シリコントランジスタ
のそれと比べて、向上させることができる。そのため、
ワンチップあたりの集積度を増加することができる。ま
た、本発明による半導体素子は、絶ｎ層を介して基板よ
り完全に分離されているため、ラツヂアツブ現象の発生
を防止することができる。更に、基板としては、シリコ
ンウェハに限ることなく、その他め構成材料として、絶
縁性を有するものは使用することができ、例えばアルミ
ナ、窒化ケイ素等で作られた基板を用いても、本発明の
半導体素子を形成することは可能である。

【図面の簡単な説明】

第１図は、本発明の第１の実施例の半導体素子の構成を
示す要部断面図である。 第２図は、第１図図示の半導体素子の製造方法の処理工
程を図解した説明図である。 第３図は、本発明の第２の実施例の半導体素子の構成を
示す要部断面図である。 第４図は、固相成長多結晶シリコン層３１′の成膜処理
時におけるステップカバレージ効果を図解した要部断面
図である。 （符号の説明） １０・・・基板、２ｏ・・・絶縁層、３０′・・・下地
多結晶シリコン層、３１′・・・固相成長多結晶シリコ
ン層、３１′　ａ・・・ソース領域、３１′　ｂ・・・
ドレイン領域、３２・・・絶縁膜、３３ａ・・・ソース
電極、３３ｂ・・・ゲート電極、３３ｃ・・・ドレイン
電橋。

Claims (6)

【特許請求の範囲】
1. （１）多結晶シリコンを用いたＳＯＩ構造の半導体素子
   であつて、非絶縁性基板及びその主表面上に形成された
   絶縁層と絶縁性基板との中のいずれか一方と、該絶縁層
   と該絶縁性基板との中の前記一方の表面上に形成され、
   大粒径化した結晶を有する多結晶シリコン層より成る下
   地層と、該下地層上において該下地層の結晶性を継承し
   て形成された固相成長多結晶シリコン層とを包含し、該
   固相成長多結晶シリコン層を前記半導体素子の活性領域
   として用いるように構成された半導体素子。
2. （２）特許請求の範囲１項に記載の半導体素子であつて
   、前記下地層の結晶の平均粒径は３μｍ以上である半導
   体素子。
3. （３）特許請求の範囲第１項又は第２項に記載の半導体
   素子であつて、前記固相成長多結晶シリコン層の膜厚は
   １０００〜２０００Åである半導体素子。
4. （４）多結晶シリコンを用いたＳＯＩ構造の半導体素子
   の製造方法であつて、非絶縁性基板及びその主表面上に
   形成された絶縁層と絶縁性基板との中のいずれか一方を
   用意すること、該絶縁層と該絶縁性基板との中の前記一
   方の表面上に形成した非晶質又は多結晶性シリコン層に
   対し不純物をドープしかつ熱処理を行うことにより、大
   粒径化した結晶を有する多結晶シリコン層より成る下地
   層を形成すること、該下地層の上に非晶質又は多結晶性
   のシリコン成膜層を形成した後、該シリコン成膜層に対
   してイオンを導入した後比較的低温で熱処理を行うこと
   により固相成長多結晶シリコン層を形成することを包含
   した半導体素子の製造方法。
5. （５）特許請求の範囲第４項に記載の半導体素子の製造
   方法において、前記固相成長多結晶シリコン層を形成す
   るための熱処理の条件は、６００〜７００℃とする半導
   体素子の製造方法。
6. （６）特許請求の範囲第４項又は第５項に記載の半導体
   素子の製造方法において、前記下地層の上に前記非晶質
   又は多結晶のシリコン成膜層を形成する直前において、
   不活性ガスのスパッタにより前記下地層の表面のクリー
   ニングを行い、その後同一チャンバ内において大気中に
   暴露することなく連続して前記成膜層を形成することに
   した半導体素子の製造方法。