JPS59148322A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59148322A
JPS59148322A JP58022305A JP2230583A JPS59148322A JP S59148322 A JPS59148322 A JP S59148322A JP 58022305 A JP58022305 A JP 58022305A JP 2230583 A JP2230583 A JP 2230583A JP S59148322 A JPS59148322 A JP S59148322A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
annealing
island
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58022305A
Other languages
English (en)
Inventor
Nobuhiro Shimizu
信宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP58022305A priority Critical patent/JPS59148322A/ja
Publication of JPS59148322A publication Critical patent/JPS59148322A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁基板上に結晶化した半導体膜を作成する
製造方法に関する。
従来のビームアニールで絶縁膜上の半導体膜を単結晶化
する方法は、単結晶基板を使ったラテラルシーディング
法がめる。第１図はラテラルシーディング法を行う場合
の構造を示す断面図であり、単結晶基板１の上に絶縁膜
２がるシ、さらにその上に半導体膜３がある。この方法
は、選択エッチにより部分的に露出しｆｃ　、’ＪＬ結
晶基板１の窓全形成し、これを核としてビームアニール
し、半導体膜３を全面単結晶化している。このよりに従
来の方法では、単結晶基板１全使用する心安があり、ま
た半導体膜６の下を全面絶縁膜にすることができず、Ｔ
ＰＴを製作した場合に十分重速にできないという欠点が
あった。
本発明は、上記のような従来の欠点を除去するためにな
されたものでるり、全面絶縁体上の半導体膜をラテラル
シーディング法によシビームアニールし大粒径化もしく
は単結晶化する製造方法を提供すること全目的としたも
のである。
以下図面に示す笑施例によって本発明を詳述する。
最初の工程は、第２．３図の状態になる工程であり、第
２図は最初の工程の平面図、第３図は第２図のＡＡ′ｍ
に沿った断面図でるる。この工程は、１ず絶縁基板１ま
たとえば石英基板コーニング７．９４０　’ｉｉ使用し
て、均一に半導体膜を作成する工程で、多結晶シリコン
やアモルファスシリコン等いろいろな材料が考えられる
が、ここでは−例としてアモルファスシリコンの作成方
法について述べる。グラズマＯＶＤ法を用い、成長温度
は室温から約５０℃、原料は主にシランを使って作成し
、膜厚は数１００λ〜数μｍであるが、後述のビームア
ニールの方法や条件で変えてもよい。
次に選択エッチにより、縦数μｍ、横数μｍの島状半導
体膜１２のみを残す工程、たとえばＣＦ４などのガスを
使うプラズマドライエツチングプロセスを用いて行う、
、この時残す島状半導体膜１２の大きさは、縦横それぞ
れ約１０μｍＪ′Ｌ下が望１しく、小さいほど単結晶に
なりやすい。また個数や配置は、アニールの方法や条件
に応じて変えてもよい。
次の工程は、第４図に示すように半導体膜２３を均一に
作成する工程である。穴とえば、前記同様アモルファス
シリコン全プラズマＣ１ＶＤ法ｉ用いて作成する。
さらに、第４図の半導体膜２６をビームアニールレ、単
結晶島状半導体膜２３を核にして結晶化する。ビームア
ニールの方法は、たとえば局所加熱方式のＡｒレーザ、
ＹＡＧレーザ、電子ビームなどを走査させる方法がある
。この場合、半導体膜２３を単結晶島状半導体膜２２を
核にして結晶化する。また全体加熱方式のランプアニー
ルやヒータアニールでは、アニールにより半導体膜２６
を単結晶島状半導体膜２２を核にして同相エビ、全行い
、単結晶島状半導体膜２２周辺の半導体膜２３を表面付
近１で結晶化する。その後さらに半導体膜２３０表面付
近をアニールし液相エビにＬす、半導体膜２３全体を均
一に結晶化することもできる。上記の１うに、半導体膜
２３をビームアニールする場合には、核となる単結晶島
状半導体膜２２を、アニール時に半導体膜２６と一諸に
溶融させないことが大事である。
不発明は上記の説明かられかるように （１）ｉ４図のアニールした半導体膜２３にＴＰＴを作
成した場合、従来の多結晶やアモルファスの膜に比べ結
晶性が良いため、高速となる。
（２）第１図に示した従来のラテラルシーディング法に
比べ、半導体膜の下が全面絶縁物であるから、ＴＦＴｋ
作成した場合、高速となり特性がより良くなる。
等の効果がゐる。
【図面の簡単な説明】
第１図は従来のラテラルシーディング法による構造の断
面図でるる。第２図は本発明の製造方法の最初の工程の
平面図、第５図は第２図のＡ−Ａ′線に沿った断面図、
第４図は不発明の製造方法の次の工程の断面図である。 １・・・・・・単結晶基板　　２・・・・・・絶縁膜３
・・・・・・半導体膜　　１１・・・・・・絶縁基板１
２・・・・・・島状半導体膜 ２２・・・・・・単結晶島状半導体膜 ２３・・・・・・半導体膜 以上 代理人　最　上　　　務 第１図 弔２１２］ 〜／２ 図　　　ロ　　　ロ 口　　　図　　　口

Claims (1)

    【特許請求の範囲】
  1. 絶は材料からなる基板上に、島状半導体膜全作成する工
    程と前記島状半導体膜全ビームアニールで単結晶化する
    工程と、さらに全面に半ｍ体膜全形成する工程と前記半
    導体膜をビームアニールにより前記島状半導体膜を核に
    して結晶比する工程とからなる半導体装置の製造方法。
JP58022305A 1983-02-14 1983-02-14 半導体装置の製造方法 Pending JPS59148322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58022305A JPS59148322A (ja) 1983-02-14 1983-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58022305A JPS59148322A (ja) 1983-02-14 1983-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59148322A true JPS59148322A (ja) 1984-08-25

Family

ID=12079024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58022305A Pending JPS59148322A (ja) 1983-02-14 1983-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59148322A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457615A (en) * 1987-08-28 1989-03-03 Nippon Telegraph & Telephone Manufacture of thin film type semiconductor device
JPH01187874A (ja) * 1988-01-22 1989-07-27 Seiko Epson Corp 半導体素子の製造方法
JPH01187873A (ja) * 1988-01-22 1989-07-27 Seiko Epson Corp 半導体装置の製造方法
JPH01276615A (ja) * 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
US5824574A (en) * 1995-03-17 1998-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof
US5972105A (en) * 1994-09-15 1999-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575327A (en) * 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575327A (en) * 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457615A (en) * 1987-08-28 1989-03-03 Nippon Telegraph & Telephone Manufacture of thin film type semiconductor device
JPH01187874A (ja) * 1988-01-22 1989-07-27 Seiko Epson Corp 半導体素子の製造方法
JPH01187873A (ja) * 1988-01-22 1989-07-27 Seiko Epson Corp 半導体装置の製造方法
JPH01276615A (ja) * 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
US5972105A (en) * 1994-09-15 1999-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US5824574A (en) * 1995-03-17 1998-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof
US6373075B1 (en) * 1995-03-17 2002-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a semiconductor film having substantially no grain boundary
US6610996B2 (en) 1995-03-17 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using a semiconductor film having substantially no grain boundary

Similar Documents

Publication Publication Date Title
JPS59148322A (ja) 半導体装置の製造方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JPS5939791A (ja) 単結晶の製造方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPS58184720A (ja) 半導体膜の製造方法
JP3093762B2 (ja) 半導体装置の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPH0442358B2 (ja)
JPS59184517A (ja) 積層型半導体装置の製造方法
US4632723A (en) Orientation filtering for crystalline films
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JPS63224318A (ja) 半導体基板の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS5961117A (ja) 半導体装置の製造方法
JPH059089A (ja) 結晶の成長方法
JPH05109619A (ja) 薄膜半導体の製造法
JPS59154016A (ja) 薄膜結晶形成法
JPS62297289A (ja) 単結晶薄膜の形成方法
JPH01214110A (ja) 半導体装置の製造方法
JP3144707B2 (ja) 結晶基材の製造方法
JPH04314325A (ja) 半導体装置の製造方法
JPS58112333A (ja) 半導体装置の製造方法
JPS5919312A (ja) 半導体装置の製造方法