JPS59121823A - 単結晶シリコン膜形成法 - Google Patents
単結晶シリコン膜形成法Info
- Publication number
- JPS59121823A JPS59121823A JP57227588A JP22758882A JPS59121823A JP S59121823 A JPS59121823 A JP S59121823A JP 57227588 A JP57227588 A JP 57227588A JP 22758882 A JP22758882 A JP 22758882A JP S59121823 A JPS59121823 A JP S59121823A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- grooves
- polycrystalline silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、 本発明は絶縁体基板上のSi膜をビームアニール
により再結晶化させる方法に関するものである。
により再結晶化させる方法に関するものである。
絶縁体基板上に単結晶シリコン膜を形成する方法はデバ
イスの高速化、あるいは三次元化に有用であり、種々p
方法が試みられている。大別して、再結晶化工程におい
て、種結晶を用いる方法と種結晶を用すない方法が知ら
れている。一般に、本発明と同僚(分類される種結晶を
用いない再結轟イヒ方法は基板上に種結晶領域を必要と
しないので、集積化、三次元化に有用である。しかしな
がら、種結晶を用いていないために、均一で大きなS
i単結晶膜を形成するには解決すべき問題点かりる。
イスの高速化、あるいは三次元化に有用であり、種々p
方法が試みられている。大別して、再結晶化工程におい
て、種結晶を用いる方法と種結晶を用すない方法が知ら
れている。一般に、本発明と同僚(分類される種結晶を
用いない再結轟イヒ方法は基板上に種結晶領域を必要と
しないので、集積化、三次元化に有用である。しかしな
がら、種結晶を用いていないために、均一で大きなS
i単結晶膜を形成するには解決すべき問題点かりる。
先ず、第1図に従来例を示した。第1図+a+は絶縁体
基板1として石英ガラス(Si02)を用い、リングラ
フィ、ドライエッチ等による微測加工技術により平行溝
2を形成し、次いで、多結晶シリコン膜を平行溝2に埋
め込み、アルゴン(Ar)レーザアニールを施して、再
結晶化シリコ/膜3を得た基板断面の模式図である。第
1図(blは平面図である。第1図に示した如く、平行
溝を施し、シリコン膜を埋め込むことにより、制御性良
く、再結晶化シリコン膜を得ることは可能であるが、レ
ーザビームを溝方向と平行方向に走査した場合には再結
晶化シリコン膜3は溝方向と平行方向に成長し、伸びる
が、結晶粒の大きさとしては溝幅10μm程度のとき、
溝方向は数十#1n以上伸びるものは少い。第1図(b
)には再結晶化Si膜に見られる結晶粒界4を模式的に
示した。上記、結晶粒界4は主に溝の側面部から導入き
れておシ、これは、レーザビームを吸収したシリコン膜
は妬温に加熱されるが、石英ガラス基板1のような材料
はレーザビームを吸収せず、直接には加熱されないから
で、石英ガラス基板1は溝の側面、底面を通して、間接
的に高温のシリコン膜から拡散してくる熱で加熱される
だけで、溝側面部は冷えた状態であ夛、温度の低い溝側
面部から結晶粒界が発生するものと考えられる。
基板1として石英ガラス(Si02)を用い、リングラ
フィ、ドライエッチ等による微測加工技術により平行溝
2を形成し、次いで、多結晶シリコン膜を平行溝2に埋
め込み、アルゴン(Ar)レーザアニールを施して、再
結晶化シリコ/膜3を得た基板断面の模式図である。第
1図(blは平面図である。第1図に示した如く、平行
溝を施し、シリコン膜を埋め込むことにより、制御性良
く、再結晶化シリコン膜を得ることは可能であるが、レ
ーザビームを溝方向と平行方向に走査した場合には再結
晶化シリコン膜3は溝方向と平行方向に成長し、伸びる
が、結晶粒の大きさとしては溝幅10μm程度のとき、
溝方向は数十#1n以上伸びるものは少い。第1図(b
)には再結晶化Si膜に見られる結晶粒界4を模式的に
示した。上記、結晶粒界4は主に溝の側面部から導入き
れておシ、これは、レーザビームを吸収したシリコン膜
は妬温に加熱されるが、石英ガラス基板1のような材料
はレーザビームを吸収せず、直接には加熱されないから
で、石英ガラス基板1は溝の側面、底面を通して、間接
的に高温のシリコン膜から拡散してくる熱で加熱される
だけで、溝側面部は冷えた状態であ夛、温度の低い溝側
面部から結晶粒界が発生するものと考えられる。
本発明は、前述ごとく、欠点の一つである溝側面部から
導入される結晶粒界を極力低減させ、制御性良く、均一
でかつ結晶粒径の大きな再結晶化シリコン膜を得ること
を目的としたものである。
導入される結晶粒界を極力低減させ、制御性良く、均一
でかつ結晶粒径の大きな再結晶化シリコン膜を得ること
を目的としたものである。
以下、一実施例を示し、図面を用いて、本発明の詳細な
説明する。第2図は本発明によシ得られたシリコン膜を
富む基板f、説明するために用いた模式図である。第1
図(a+は基板断面の模式図である。次に、本発明の形
成工程を説明する。本実施例では絶縁体基板5として、
石英ガラス、コーニング7740ガラスを用いた。大き
さは直径751111厚さ450μmである。第1の工
程では上記基板5上に減圧気相成長法で成長させた多結
晶シリコン膜6をQ、3nm#堆槓させた。第2の工程
で上H己0.7pm、溝幅(W)が10.20.30
prnの3檎は5μmとした。さらに、第3の工程で上
記平行溝8に減圧気相成長法で成長させた多結晶シリコ
ンを埋め込んだ。埋め込み方法は先ず、基板全面に多結
晶シリコンを堆積させた後、研磨加工(鏡面ポリッシン
グ)によυ、不必要な凸部のシリコン膜を取りのぞいた
。次いで、第4の工程でアルゴン(Ar )レーザで多
結晶シリコン膜をアニールし、再結晶化シリコン膜9を
得た。アニール条件は、基板温度:300°C1走査速
度: 10〜100m$8、ビーム径=100μmψ、
パワー4W、走査方向:平行溝と平行である。
説明する。第2図は本発明によシ得られたシリコン膜を
富む基板f、説明するために用いた模式図である。第1
図(a+は基板断面の模式図である。次に、本発明の形
成工程を説明する。本実施例では絶縁体基板5として、
石英ガラス、コーニング7740ガラスを用いた。大き
さは直径751111厚さ450μmである。第1の工
程では上記基板5上に減圧気相成長法で成長させた多結
晶シリコン膜6をQ、3nm#堆槓させた。第2の工程
で上H己0.7pm、溝幅(W)が10.20.30
prnの3檎は5μmとした。さらに、第3の工程で上
記平行溝8に減圧気相成長法で成長させた多結晶シリコ
ンを埋め込んだ。埋め込み方法は先ず、基板全面に多結
晶シリコンを堆積させた後、研磨加工(鏡面ポリッシン
グ)によυ、不必要な凸部のシリコン膜を取りのぞいた
。次いで、第4の工程でアルゴン(Ar )レーザで多
結晶シリコン膜をアニールし、再結晶化シリコン膜9を
得た。アニール条件は、基板温度:300°C1走査速
度: 10〜100m$8、ビーム径=100μmψ、
パワー4W、走査方向:平行溝と平行である。
第2図(b)は本発明で得た基板の平面図の模式図であ
る。再結晶化シリコン膜9をエツチング、電子線(9)
折、電子チャンネリング法で評・―シたところ、本発明
の再結晶化シリコンts 911 極わめてわずかな結
晶粒界しか見られなかった。−また、電子基板5として
石英ガラスの2種類を用いたが、熱て単結晶シリコン膜
が形成されていることがわかった0 本発明では、絶縁体膜7の下層にレーザビームを吸収す
るシリコン膜6を設けることにより、平行溝1′の側面
、及び底面を加熱する効果がもたらされ、第1図で説明
した従来例にみられるような溝側面部から導入される結
晶粒界が極力低減されたために、均一で大きなSi単結
晶膜が得られた。
る。再結晶化シリコン膜9をエツチング、電子線(9)
折、電子チャンネリング法で評・―シたところ、本発明
の再結晶化シリコンts 911 極わめてわずかな結
晶粒界しか見られなかった。−また、電子基板5として
石英ガラスの2種類を用いたが、熱て単結晶シリコン膜
が形成されていることがわかった0 本発明では、絶縁体膜7の下層にレーザビームを吸収す
るシリコン膜6を設けることにより、平行溝1′の側面
、及び底面を加熱する効果がもたらされ、第1図で説明
した従来例にみられるような溝側面部から導入される結
晶粒界が極力低減されたために、均一で大きなSi単結
晶膜が得られた。
第2図(C)は本発明で得た再結晶化単結晶シリコン膜
(第2図(blに示す)を島状に分離したところを示す
基板平面図の模式図である。この島状ノリコン膜10に
P −MOS )ランジスタを作り、電気的特性を評価
したところ、移動度はほぼバルクシリコン並みの値が得
られ、移動度、しきい値電圧のばらつきは従来例に比べ
て小さく、±10%程度の優れた均一性が1枚の基板内
で得られた。
(第2図(blに示す)を島状に分離したところを示す
基板平面図の模式図である。この島状ノリコン膜10に
P −MOS )ランジスタを作り、電気的特性を評価
したところ、移動度はほぼバルクシリコン並みの値が得
られ、移動度、しきい値電圧のばらつきは従来例に比べ
て小さく、±10%程度の優れた均一性が1枚の基板内
で得られた。
本実施例において、平行溝の溝幅(W)を10.20.
30μmとした場合について得られた電気的゛・:′様
な結果が得られた。また、再結晶化に用いるビ・1!、
j、i−ムとして、他のレーザ(Nd:YAG)でも同
様な結果が得られた。また電子ビームアニール法やラン
プアニール法を用いても同様な結果が得られた。
30μmとした場合について得られた電気的゛・:′様
な結果が得られた。また、再結晶化に用いるビ・1!、
j、i−ムとして、他のレーザ(Nd:YAG)でも同
様な結果が得られた。また電子ビームアニール法やラン
プアニール法を用いても同様な結果が得られた。
第1図は本発明の詳細な説明するために、比較として示
した従来例の基板構造の模式図。第2図は本発明の詳細
な説明するために用いた模式%式% 3.9・・・単結晶シリコン膜4、・−・結晶粒界7・
・・絶縁体膜 6・・・多結晶シリコン膜 lO・・・島状シリコン −オ I 図 /+2 :l−7 □□園二」 捕 A/8 つ/S ′L−7 0 ノ7
した従来例の基板構造の模式図。第2図は本発明の詳細
な説明するために用いた模式%式% 3.9・・・単結晶シリコン膜4、・−・結晶粒界7・
・・絶縁体膜 6・・・多結晶シリコン膜 lO・・・島状シリコン −オ I 図 /+2 :l−7 □□園二」 捕 A/8 つ/S ′L−7 0 ノ7
Claims (1)
- ビームアニールによシ絶縁体基板上に単結晶シリコン膜
を形成する方法において、第1の工程で、絶縁体基板上
に非晶質あるいは多結晶質シリコン膜を形成し、第2の
工程で、該非晶質あるいは多結晶シリコン膜上に絶縁体
膜を堆積し、次いで、該絶縁体膜表面に平行溝を加工し
、第3の工程で、該平行溝に非晶質あるいは多結晶質シ
リコンMを埋め込み、第4の工程で、ビーム走査方向を
平行溝と平行にし、上記平行溝に埋め込まれたSi膜に
ビームアニールを施すことを特徴とする単結晶シリコン
膜形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57227588A JPS59121823A (ja) | 1982-12-28 | 1982-12-28 | 単結晶シリコン膜形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57227588A JPS59121823A (ja) | 1982-12-28 | 1982-12-28 | 単結晶シリコン膜形成法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59121823A true JPS59121823A (ja) | 1984-07-14 |
Family
ID=16863267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57227588A Pending JPS59121823A (ja) | 1982-12-28 | 1982-12-28 | 単結晶シリコン膜形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59121823A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170713A (ja) * | 1984-09-14 | 1986-04-11 | Agency Of Ind Science & Technol | シリコン膜再結晶化方法 |
JPS61111517A (ja) * | 1984-11-05 | 1986-05-29 | Agency Of Ind Science & Technol | シリコン基体 |
JPS61226916A (ja) * | 1985-03-29 | 1986-10-08 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 多結晶またはアモルファスの半導体材料を単結晶半導体材料に転化する方法 |
CN105810306A (zh) * | 2016-04-27 | 2016-07-27 | 芜湖安瑞激光科技有限公司 | 一种具有新型电极结构的柔性透明薄膜及其制备方法 |
-
1982
- 1982-12-28 JP JP57227588A patent/JPS59121823A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170713A (ja) * | 1984-09-14 | 1986-04-11 | Agency Of Ind Science & Technol | シリコン膜再結晶化方法 |
JPS61111517A (ja) * | 1984-11-05 | 1986-05-29 | Agency Of Ind Science & Technol | シリコン基体 |
JPS61226916A (ja) * | 1985-03-29 | 1986-10-08 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 多結晶またはアモルファスの半導体材料を単結晶半導体材料に転化する方法 |
CN105810306A (zh) * | 2016-04-27 | 2016-07-27 | 芜湖安瑞激光科技有限公司 | 一种具有新型电极结构的柔性透明薄膜及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4448632A (en) | Method of fabricating semiconductor devices | |
US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JPS58132975A (ja) | 半導体装置およびその製法 | |
JPH0410216B2 (ja) | ||
JP2505736B2 (ja) | 半導体装置の製造方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JP2699359B2 (ja) | 半導体基板の製造方法 | |
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
JPH027415A (ja) | Soi薄膜形成方法 | |
JPS5821854A (ja) | 半導体回路素子 | |
JPS5939791A (ja) | 単結晶の製造方法 | |
JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
JPS61135110A (ja) | 半導体装置の製造方法 | |
JPS6163015A (ja) | Soi用シ−ド構造の製造方法 | |
JPS5856457A (ja) | 半導体装置の製造方法 | |
JPS5825220A (ja) | 半導体基体の製作方法 | |
JPS5961117A (ja) | 半導体装置の製造方法 | |
JP3144707B2 (ja) | 結晶基材の製造方法 | |
JPS62130510A (ja) | 半導体基体の製造方法 | |
JP2793241B2 (ja) | Soi形成法 | |
JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
JPS63265464A (ja) | 半導体装置の製造方法 |