JPS6163015A - Soi用シ−ド構造の製造方法 - Google Patents
Soi用シ−ド構造の製造方法Info
- Publication number
- JPS6163015A JPS6163015A JP59183726A JP18372684A JPS6163015A JP S6163015 A JPS6163015 A JP S6163015A JP 59183726 A JP59183726 A JP 59183726A JP 18372684 A JP18372684 A JP 18372684A JP S6163015 A JPS6163015 A JP S6163015A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- insulating film
- amorphous
- monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は単結晶Si基板上に形成されるビーム・アニー
ルSOI用シード構造の製造方法に関するものである。
ルSOI用シード構造の製造方法に関するものである。
(従来技術とその問題点)
従来SOIを形成するためのシードの形成方法として、
特開昭58−6121号公飢特開昭58−53821号
公報、!¥r開昭58−93220号公報に次のような
方法が記載されている。単結晶Si基板上に絶縁膜パタ
ーンを形成し、その後Siの選択エピタキシャルを行な
って基板が露出している部分に5illiうめこんで平
坦にし、この部分をシードとして80Iを形成する。
特開昭58−6121号公飢特開昭58−53821号
公報、!¥r開昭58−93220号公報に次のような
方法が記載されている。単結晶Si基板上に絶縁膜パタ
ーンを形成し、その後Siの選択エピタキシャルを行な
って基板が露出している部分に5illiうめこんで平
坦にし、この部分をシードとして80Iを形成する。
8i基板は(100)面のものを用いることが多いが、
基板のオリエンテーシ、ンフラ、トは通常<110>方
向に設けられている。トランジスタ等のパターンはこれ
に平行あるいは直角になるように形成される。つtp絶
縁膜パターンの各辺は(110>方向を向くわけである
。すると選択エビタキシャル成長において、絶縁膜と成
長させるSi膜の界面に、成長速度の遅い傾斜面(ファ
セットと呼ばれる)が現われ平坦性が失なわれてしまう
。つまシ絶縁膜と、シード部の界面という最も平坦性の
要求される部分に段差が生じてしまうわけであフ、ビー
ムアニールには非常に不都合である。前記3つの公報に
は絶縁膜パターンの向きは何ら記載されておらず、この
ような記載のみでは表面が平坦なシード構造を得ること
はできない。
基板のオリエンテーシ、ンフラ、トは通常<110>方
向に設けられている。トランジスタ等のパターンはこれ
に平行あるいは直角になるように形成される。つtp絶
縁膜パターンの各辺は(110>方向を向くわけである
。すると選択エビタキシャル成長において、絶縁膜と成
長させるSi膜の界面に、成長速度の遅い傾斜面(ファ
セットと呼ばれる)が現われ平坦性が失なわれてしまう
。つまシ絶縁膜と、シード部の界面という最も平坦性の
要求される部分に段差が生じてしまうわけであフ、ビー
ムアニールには非常に不都合である。前記3つの公報に
は絶縁膜パターンの向きは何ら記載されておらず、この
ような記載のみでは表面が平坦なシード構造を得ること
はできない。
tx特開昭58−9321s号公報には次のように記載
されている。Si基板の一部を工、チングし、その部分
を熱酸化して表面を平坦にする。そのおと多結晶Si膜
を堆積し、Siイオン注入を施してこれを非晶質Si膜
とする。その後600℃程度で熱処理すると同相エピタ
キシャルによってSiO□膜上へ単結晶Si部分が延び
る。この部分をシードとしてビームアニールする。この
公報では表面が平坦になると記載されているが、実際に
この方法で表面を平坦化することは困難である。
されている。Si基板の一部を工、チングし、その部分
を熱酸化して表面を平坦にする。そのおと多結晶Si膜
を堆積し、Siイオン注入を施してこれを非晶質Si膜
とする。その後600℃程度で熱処理すると同相エピタ
キシャルによってSiO□膜上へ単結晶Si部分が延び
る。この部分をシードとしてビームアニールする。この
公報では表面が平坦になると記載されているが、実際に
この方法で表面を平坦化することは困難である。
3を基板を均一にエツチングすることは実際には非常に
困難である。エツチング量にばらつきが生じる友め熱酸
化後の表面も必ずしも全面が平坦にはならず、凹凸が残
ってしまう。ビームアニール条件はこのようなばらつき
に非常に敏感であシ、最適条件が非常に狭くなってしま
うことになる。
困難である。エツチング量にばらつきが生じる友め熱酸
化後の表面も必ずしも全面が平坦にはならず、凹凸が残
ってしまう。ビームアニール条件はこのようなばらつき
に非常に敏感であシ、最適条件が非常に狭くなってしま
うことになる。
(発明の目的)
本発明は従来技術の欠点を除去し、絶縁膜上ベシードが
延びた構造において、表面を平坦にすることができるS
OI用シード構造の製造方法を提供することを目的とす
る。
延びた構造において、表面を平坦にすることができるS
OI用シード構造の製造方法を提供することを目的とす
る。
(発明の構成)
本発明によれば、(100)8i単結晶基板上に形成さ
れる8 0 I (Sil 1con on In5u
lator)用シード構造の製造方法において、前記基
板上に絶縁膜を形成し、次いでこの絶縁膜に基板にほぼ
垂直でかつ基板面と平行な(100)方向を向いた側壁
を有する開口部を形成し、次に露出している8i基板上
に選択的に81を前記絶縁膜とほぼ同一膜厚だけ気相エ
ピタキシャル成長させ、次に全面に非晶質Si膜を堆積
し、次に熱処理を施して前記エピタキシャルSi上およ
びその近傍の非晶質Si膜を単結晶化することを特徴と
するSOI用シーまず第1図(a)に示すように(10
0)単結晶Si基板1に層間絶縁膜2として厚さ1μm
の8i0□膜を熱酸化法で形成し、その後OF、にH2
ヲ添加しtガスを用いた異方性工、チングでS t 0
2膜2を一部除去し、垂直な側壁を有する開口部5を設
けた。開口部の8i0zMの各辺は基板と平行な(10
0)方向と平行になるようにした。工、チングの条件と
しては13.56MHzの平行平板型装置を用い、OF
4 100 sccm、H220sccm、入力パワー
200Wである。
れる8 0 I (Sil 1con on In5u
lator)用シード構造の製造方法において、前記基
板上に絶縁膜を形成し、次いでこの絶縁膜に基板にほぼ
垂直でかつ基板面と平行な(100)方向を向いた側壁
を有する開口部を形成し、次に露出している8i基板上
に選択的に81を前記絶縁膜とほぼ同一膜厚だけ気相エ
ピタキシャル成長させ、次に全面に非晶質Si膜を堆積
し、次に熱処理を施して前記エピタキシャルSi上およ
びその近傍の非晶質Si膜を単結晶化することを特徴と
するSOI用シーまず第1図(a)に示すように(10
0)単結晶Si基板1に層間絶縁膜2として厚さ1μm
の8i0□膜を熱酸化法で形成し、その後OF、にH2
ヲ添加しtガスを用いた異方性工、チングでS t 0
2膜2を一部除去し、垂直な側壁を有する開口部5を設
けた。開口部の8i0zMの各辺は基板と平行な(10
0)方向と平行になるようにした。工、チングの条件と
しては13.56MHzの平行平板型装置を用い、OF
4 100 sccm、H220sccm、入力パワー
200Wである。
その後、開口部5内のSi基板上のみに、8iを選択的
に気相エピタキシャル成長させ、第1図Φ)に示すよう
に、開口部5を単結晶Si6によシはぼ埋め次。エピタ
キシャルの原料ガスとしては8 i H20t2/H2
p温度950℃、圧力50Torrである。
に気相エピタキシャル成長させ、第1図Φ)に示すよう
に、開口部5を単結晶Si6によシはぼ埋め次。エピタ
キシャルの原料ガスとしては8 i H20t2/H2
p温度950℃、圧力50Torrである。
このように絶縁膜パターンを<100)方向に平行にす
ると、絶縁膜とエピタキシャルSiが接する部分は≠開
口部の四隅を除けば平坦になる。四隅の部分は通常のり
ソグラフィ技術を用いる限り7をLPOVD法により堆
積させた。厚さは0.5μmである。この多結晶8i層
74C8iイオン注入(100KeV、IXIO16a
m””および180KeV。
ると、絶縁膜とエピタキシャルSiが接する部分は≠開
口部の四隅を除けば平坦になる。四隅の部分は通常のり
ソグラフィ技術を用いる限り7をLPOVD法により堆
積させた。厚さは0.5μmである。この多結晶8i層
74C8iイオン注入(100KeV、IXIO16a
m””および180KeV。
lXl0”cm”−2・の2重注入)を施すことによシ
1多結晶Si層7は第1図棹)に示すように非晶質Si
層8に変化する。
1多結晶Si層7は第1図棹)に示すように非晶質Si
層8に変化する。
つぎに電気炉中で600℃、2時間の熱処理を施すこと
により、単結晶8i6より固相エピタキシャルが生じ、
第1図(e)に示すように、単結晶Si6上および単結
晶8i6に近接した絶縁膜2上の非晶質Siは単結晶S
i9へと結晶性が向上する。単結晶Si部9の中で絶縁
膜2上に形成された単結晶Si部分10は絶縁膜2の端
部から横方向へ5μmていど伸びる。この部分をシード
として、Ar+レーザを用いて、パワー3.25〜3.
75 W (最適範囲)ビーム走査速度lO飄/sec
、ビーム径10〜20μmでアニールすることによJ)
、 5i02膜2上の残シの非晶質Si層8は第1図(
f)に示すようにすべて単結晶S1層9となる。
により、単結晶8i6より固相エピタキシャルが生じ、
第1図(e)に示すように、単結晶Si6上および単結
晶8i6に近接した絶縁膜2上の非晶質Siは単結晶S
i9へと結晶性が向上する。単結晶Si部9の中で絶縁
膜2上に形成された単結晶Si部分10は絶縁膜2の端
部から横方向へ5μmていど伸びる。この部分をシード
として、Ar+レーザを用いて、パワー3.25〜3.
75 W (最適範囲)ビーム走査速度lO飄/sec
、ビーム径10〜20μmでアニールすることによJ)
、 5i02膜2上の残シの非晶質Si層8は第1図(
f)に示すようにすべて単結晶S1層9となる。
ジンが広くな、psOI形成の再現性が向上する。
具体的にArレーザアニールの場合で前記特開昭58−
93215 号公報記載の従来方法と比較すると、他の
条件を同じにした場合、Arレーザ出力の最適範囲はこ
の従来方法では3.40〜3.60Wと考えられるが、
前記実施例では3.25〜3.75Wもめシ、本発明の
方がマージンが広くなることがわかる。
93215 号公報記載の従来方法と比較すると、他の
条件を同じにした場合、Arレーザ出力の最適範囲はこ
の従来方法では3.40〜3.60Wと考えられるが、
前記実施例では3.25〜3.75Wもめシ、本発明の
方がマージンが広くなることがわかる。
第1図(a)〜(f)は本発明の詳細な説明するための
断面図。 図にシいて、 1・・・・・・単結晶Si基板、 2・・・・・・絶
縁膜、7・−一多結晶Si、 5・・・・・・
開口部、6.9・・・−・単結晶Si、 8・・
・・・・非晶質5i110・・・・・・絶縁膜上の単結
晶Siオ ! 図 6単結晶Si 71図
断面図。 図にシいて、 1・・・・・・単結晶Si基板、 2・・・・・・絶
縁膜、7・−一多結晶Si、 5・・・・・・
開口部、6.9・・・−・単結晶Si、 8・・
・・・・非晶質5i110・・・・・・絶縁膜上の単結
晶Siオ ! 図 6単結晶Si 71図
Claims (1)
- 【特許請求の範囲】 (100)Si単結晶基板上に形成される SOI(SilicononInsulator)用シ
ード構造の製造方法において、前記基板上に絶縁膜を形
成し、次いでこの絶縁膜に基板にほぼ垂直でかつ基板面
と平行な<100>方向を向いた側壁を有する開口部を
形成し、次に露出しているSi基板上に選択的にSiを
前記絶縁膜とほぼ同一膜厚だけ気相エピタキシャル成長
させ、次に全面に非晶質Si膜を堆積し、次に熱処理を
施して前記エピタキシャルSi上およびその近傍の非晶
質Si膜を単結晶化することを特徴とするSOI用シー
ド構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183726A JPH0612757B2 (ja) | 1984-09-04 | 1984-09-04 | Soi膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183726A JPH0612757B2 (ja) | 1984-09-04 | 1984-09-04 | Soi膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6163015A true JPS6163015A (ja) | 1986-04-01 |
JPH0612757B2 JPH0612757B2 (ja) | 1994-02-16 |
Family
ID=16140885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59183726A Expired - Lifetime JPH0612757B2 (ja) | 1984-09-04 | 1984-09-04 | Soi膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0612757B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336515A (ja) * | 1986-07-30 | 1988-02-17 | Sony Corp | 半導体単結晶薄膜の製造方法 |
JPS6489512A (en) * | 1987-09-30 | 1989-04-04 | Sharp Kk | Manufacture of single crystal silicon film |
EP0363689A2 (en) * | 1988-09-19 | 1990-04-18 | Kabushiki Kaisha Toshiba | Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus |
JPH08107067A (ja) * | 1995-06-12 | 1996-04-23 | Sony Corp | 半導体薄膜の形成方法 |
JP2009528675A (ja) * | 2006-02-27 | 2009-08-06 | トラシット テクノロジーズ | 表面層と基板とを接続するゾーンを備える部分的soi構造を製造する方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58180019A (ja) * | 1982-04-15 | 1983-10-21 | Matsushita Electric Ind Co Ltd | 半導体基体およびその製造方法 |
-
1984
- 1984-09-04 JP JP59183726A patent/JPH0612757B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58180019A (ja) * | 1982-04-15 | 1983-10-21 | Matsushita Electric Ind Co Ltd | 半導体基体およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336515A (ja) * | 1986-07-30 | 1988-02-17 | Sony Corp | 半導体単結晶薄膜の製造方法 |
JPS6489512A (en) * | 1987-09-30 | 1989-04-04 | Sharp Kk | Manufacture of single crystal silicon film |
EP0363689A2 (en) * | 1988-09-19 | 1990-04-18 | Kabushiki Kaisha Toshiba | Semiconductor devices manufacture using selective epitaxial growth and poly-Si deposition in the same apparatus |
EP0363689A3 (en) * | 1988-09-19 | 1990-07-18 | Kabushiki Kaisha Toshiba | Semiconductor devices manufacture using selective epitaxial growth and poly-si deposition in the same apparatus |
US5356830A (en) * | 1988-09-19 | 1994-10-18 | Kabushiki Kaisha Tobshiba | Semiconductor device and its manufacturing method |
JPH08107067A (ja) * | 1995-06-12 | 1996-04-23 | Sony Corp | 半導体薄膜の形成方法 |
JP2009528675A (ja) * | 2006-02-27 | 2009-08-06 | トラシット テクノロジーズ | 表面層と基板とを接続するゾーンを備える部分的soi構造を製造する方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0612757B2 (ja) | 1994-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6076118A (ja) | 半導体デバイスの製作法 | |
JPS6163015A (ja) | Soi用シ−ド構造の製造方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
JPS6163013A (ja) | Soi用シ−ド構造の製造方法 | |
JPS5812732B2 (ja) | 半導体装置の製法 | |
JP2857456B2 (ja) | 半導体膜の製造方法 | |
JPS60193324A (ja) | 半導体基板の製造方法 | |
JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
JPH02105517A (ja) | 半導体装置の製造方法 | |
JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JP2532252B2 (ja) | Soi基板の製造方法 | |
KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
JPH0399421A (ja) | Soi構造の形成方法 | |
JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
JPS61117821A (ja) | 半導体装置の製造方法 | |
JPH05335234A (ja) | 半導体基板の製造方法 | |
JPH01214014A (ja) | Soi基体の製造方法 | |
JPH0195513A (ja) | 半導体結晶膜の製造方法 | |
JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
JPS6248015A (ja) | 半導体層の固相成長方法 | |
JPH03108318A (ja) | Soi薄膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |