JPH0195513A - 半導体結晶膜の製造方法 - Google Patents

半導体結晶膜の製造方法

Info

Publication number
JPH0195513A
JPH0195513A JP62252330A JP25233087A JPH0195513A JP H0195513 A JPH0195513 A JP H0195513A JP 62252330 A JP62252330 A JP 62252330A JP 25233087 A JP25233087 A JP 25233087A JP H0195513 A JPH0195513 A JP H0195513A
Authority
JP
Japan
Prior art keywords
film
crystal
substrate
single crystal
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62252330A
Other languages
English (en)
Inventor
Makoto Uchiyama
誠 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP62252330A priority Critical patent/JPH0195513A/ja
Publication of JPH0195513A publication Critical patent/JPH0195513A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体結晶膜の製造方法に関する。
(従来の技術) 絶縁基板上に単結晶i1膜を形成し半導体デバイス製造
のための基板とすることは、SO8(silicon 
 on  5apphire) !板として確立された
技術である。このSO8基板は、■ 単結晶泗膜を島状
に分離しまたは誘電体分離することによって容易かつ完
全に素子間の分離が図れる。■ この薄膜上にMOSイ
ンバータ回路を形成する場合基板バイアス効果が無いこ
とからスイッチング速度が大きい。■ 同様にMO8回
路で寄生浮遊容最が無視できるほど小さいため動作時間
の高速化が図れる、等の利点を有している。
ところがこのsosm板では、単結晶サファイアを基板
に使うため、半導体装置の価格が高くなると言う欠点を
有している。そこで、シリコンウェハ表面に絶縁膜を形
成し、その上に更に単結晶膜を形成する試みがなされて
いる。この絶縁膜としては、シリコンウェハ表面を酸化
して形成するアモルファスSiO2や、ケミカルペーパ
ーデポジット(CVD)法などで堆積形成した5i02
、SiN膜t膜厚9る。
第3図は、上記従来の半導体単結晶膜の製造方法を示す
図である。まず、シリコン単結晶基板1上に例えば、C
DV法などで5iQ2膜2を形成する。次にyA2の一
部を除去することにより開口し、基板1の一部を露出さ
せる(a )。この後、露出した基板1の表面を種とし
てシリコンのエピタキシャル成長を行い、半導体単結晶
膜3を形成させる(b )。結晶成長法としては、主に
ソリッドフェイズエピタキシャル(SPE)法、エピタ
キシャルラテラルオーバーグロース(ELO)法および
リキッドフェイズエピタキシャル(LPE)法がある。
以上のようにして絶縁膜2上に単結晶膜3を形成し、膜
ぎに種々の処理を施して各種の半導体デバイスを形成す
る。
(発明が解決しようとする問題点) 上記従来の半導体単結晶膜の製造方法によると、第3図
(b)に矢印で示すように、エピタキシャル成長にあた
って最初の基板面1より垂直方向に結晶成長が始まり、
成長膜が絶縁膜2の膜厚を越えたところで横方向に成長
を転じる。従って、この成長方向の転換点、すなわち絶
縁膜2のエッチ部にここを中心として内部応力が生じ、
その結果、この部分に結晶転移が多く発生して結晶欠陥
密度が高くなる。つまり上記の方法では、単結晶基板の
垂直および水平方向の2面にわたる結晶面情報を、応力
集中が激しい絶縁膜のエツジ部を通過しながらエピタキ
シャル膜に伝えるため、基板面の情報をそのまま受けた
良質で大面積のエピタキシャル膜の形成ができない。
この発明は、このような従来の問題点に着目してなされ
たもので、基板面の情報をそのまま受けた良質で大面積
の半導体結晶膜を製造する方法を提供することを目的と
する。
[発明の構成] (問題点を解決するための手段) この発明は、上記問題点を解決するために、半導体基板
表面の絶縁膜上に基板単結晶と同一の結晶成長面を有す
る単結晶膜を形成する半導体結晶膜の製造方法において
、半導体基板表面を選択的に除去して凹部を形成する工
程と、該凹部側面を残し凹部底面を絶縁膜によって被覆
する工程と、上記凹部側面に露出した半導体基板表面か
ら横方向に単結晶膜をエピタキシャル成長させる工程と
を備えたことを要旨とする。
(作用) 半導体基板に凹部を形成し、この凹部側面を残して凹部
底面の基板表面を絶縁膜で被覆した後、凹部側面に露出
した基板結晶を種として横方向にエピタキシャル成長を
行わせる。これによって絶縁膜上に基板結晶の一方向の
結晶面情報を持った半導体単結晶膜が形成できる。この
単結晶膜は、成長の過程で応力が集中する絶縁膜のエツ
ジ部を通過することが無いので結晶欠陥の発生が少なく
、従って基板面が持つ優れた結晶情報をそのまま受けた
良質で面積の大きな単結晶膜を得ることが出来る。
(実施例) 以下、この発明の実施例を第1図°および第2図に基づ
いて説明する。
まず第1図(a)に示すように、(100)面を表面と
するn型シリコン単結晶基板1に、フォトバターニング
を利用したエツチングで凹部4を形成する。凹部4の形
状は第2図(a)、(b)にその平面図を示すように正
方形あるいは長方形であり、各辺は基板1の結晶面(1
11)に平行になるようにされている。またこのエツチ
ングは、エツチング液として 4101 N84 F+11110I C+J  (N
O3)2溶液を用いて常温で異方性エツチングを行うこ
とにより、例えば短辺的l arm深さ奥5000Aの
凹部4が形成される。このとき凹部4の側面5には、結
晶面(111)が露出している。なおエツチング液とし
てヒドラジン80%・水20%のものを用いても良いが
、その場合は基板抵抗を3〜5Ω・canとしておくこ
とが必要である。
次に、図(b)に示すように基板1上全面に絶縁膜とし
てシリコン酸化膜6を、例えばプラズマCvD法により
約3000A堆積する。
その後、このシリコン酸化膜6を例えば弗化アンモニア
液で全面エツチングすると、凹部側面5でのエツチング
速度は平坦部でのエツチング速度に対し約20倍である
ので、図(0)に示すように側壁のシリコン酸化膜6は
除去されて開口部7が形成される。また側壁と底面のエ
ツジ部にはv字溝8が形成される。開口部7の結晶面は
(111)である。
次に開孔部7の生結晶基板1を種として選択エピタキシ
ャル成長を行い、単結晶膜9を絶縁膜6上に形成する。
単結晶膜9は、シリコン酸化膜6上に多結晶シリコン形
成の核になりうるシリコン核の形成を抑制するため、例
えばデボジッションとエツチングを交互に行うことによ
って形成される。具体例を上げると、まず1050℃で
反応ガス中の3i H2C12の分圧を3.9X103
.1−ICIの分圧を7X103バールとして数分間エ
ピタキシャル膜を堆積させる。次に1−12−HCl混
合ガスに切り替え数十秒エツヂングを行って酸化膜6上
のシリコン核を除去する。この操作を繰り返ずことによ
り、エピタキシャル膜(単結晶膜)9は凹部4の側壁間
[」部7に垂直方向にしかも絶縁膜6上をわたって成長
しく図゛d)、最終的には第2図(a)、(b)に示す
ように三角形または台形の形状を取る。このエピタキシ
ャル119は、絶l1ll16がエッヂ部を持たないた
め、基板1の優れた結晶情報をそのまま受は継ぎ結晶欠
陥の少ない良質の結晶構造を有する。なお、v字溝8の
構造上、この部分へのエピタキシャル堆積速度が早く、
そのためこの周辺部にファセットの少ない良質のエピタ
キシャル膜が得られるという効果もある。
このように、単結晶膜(エピタキシャル膜)9では歪み
による結晶欠陥の発生が少ないので、凹部4の面積を適
宜大きくして比較的大きな面積の単結晶膜を得ることが
可能である。
単結晶膜9の横方向への絶縁分離は、例えば次のように
して行われる。ます図(0)に示すようにリツキドフエ
イズCVD、プラズマCVD法等により単結晶膜9上に
シリコン窒化膜を堆積した後、フォトパターニング及び
エツチングによってマスクとしての形状のシリコン窒化
aioを得る。
その後、このシリコン窒化FJ10をマスクとして、酸
素ガス中1200℃で加熱を行い、単結晶膜9の開口部
分を選択的に酸化して絶縁部11を形成し、単結晶膜9
の横方向の絶縁をはかる(図f)。
シリコン窒化膜10はその後必要に応じて除去され(図
9)、単結晶膜9に所望のデバイスの形成がなされる。
なお第2図(a)、(b)に示す平面図は絶縁部11が
形成された後の単結晶膜9を示している。
以上に述べた単結晶膜の@遣方法において、図(C)に
示した絶縁膜6のエツチングは、プラズマCVD法によ
るシリコン酸化膜の被エツチング速度が、段差部で操め
て大きく平坦部で小さいことを利用したものであるが、
このような性質を持つ膜はスパッタ法によって形成され
てもよく、またシリコン酸化膜以外にも、シリコン窒化
膜、シリコン炭化膜、アルミニウム酸化膜、タンタル酸
化膜、カーボン、リンガラス、ヒ素ガラス、ボロンガラ
ス、ボロンリンガラス等がある。
[発明の効果1 以上実施例を挙げて説明したように、この発明によれば
、絶縁膜上に単結晶膜を形成するに当たり、種とする単
結晶基板に凹部を設け、該凹部側面から横方向にエピタ
キシャル成長を行わせて、種結晶の一結晶方位情報のみ
に基づく単結晶膜を形成するものである。従って、従来
法におけるようにエピタキシャル成長膜が絶縁膜のエツ
ジ部を通過して応力集中による歪みを受けることが無く
、結晶欠陥密度の小さい単結晶膜を得ることができる。
そのため、絶縁膜上に、基板結晶の持つ優れた結晶情報
をそのまま受は継いだ良質で面積の大ぎな単結晶膜を形
成することが出来る。
【図面の簡単な説明】
第1図は、この発明の一実施例にかかる単結晶膜の製造
工程図、第2図は第1図の方法によって形成された単結
晶膜の平面図、第3図は従来の単結晶膜の製造工程図で
ある。 1・・・シリコン単結晶基板 4・・・凹部5・・・側
面        6・・・絶縁膜9・・・シリコン単
結晶膜 代理人 弁理士  三 好 保 男 第2図(a)    電2図(b) 第3図 (a) 第3図 (b)

Claims (1)

  1. 【特許請求の範囲】  半導体基板表面の絶縁膜上に基板単結晶と同一の結晶
    成長面を有する単結晶膜を形成する半導体結晶膜の製造
    方法において、 半導体基板表面を選択的に除去して凹部を形成する工程
    と、 該凹部側面を残し凹部底面を絶縁膜によって被覆する工
    程と、 上記凹部側面に露出した半導体基板表面から横方向に単
    結晶膜をエピタキシャル成長させる工程とを備えたこと
    を特徴どする半導体結晶膜の製造方法。
JP62252330A 1987-10-08 1987-10-08 半導体結晶膜の製造方法 Pending JPH0195513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62252330A JPH0195513A (ja) 1987-10-08 1987-10-08 半導体結晶膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62252330A JPH0195513A (ja) 1987-10-08 1987-10-08 半導体結晶膜の製造方法

Publications (1)

Publication Number Publication Date
JPH0195513A true JPH0195513A (ja) 1989-04-13

Family

ID=17235765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62252330A Pending JPH0195513A (ja) 1987-10-08 1987-10-08 半導体結晶膜の製造方法

Country Status (1)

Country Link
JP (1) JPH0195513A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1059661A2 (en) * 1999-06-07 2000-12-13 Agilent Technologies Inc Crack-free epitaxial semiconductor layer formed by lateral growth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1059661A2 (en) * 1999-06-07 2000-12-13 Agilent Technologies Inc Crack-free epitaxial semiconductor layer formed by lateral growth
EP1059661A3 (en) * 1999-06-07 2003-10-01 LumiLeds Lighting U.S., LLC Crack-free epitaxial semiconductor layer formed by lateral growth

Similar Documents

Publication Publication Date Title
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
JPH02191320A (ja) 結晶物品及びその形成方法
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH0195513A (ja) 半導体結晶膜の製造方法
JP2647927B2 (ja) 選択的エピタキシャル成長方法
JPS60193324A (ja) 半導体基板の製造方法
JPS6388821A (ja) 気相成長方法
JP3206943B2 (ja) Soi基板の製法および半導体装置
JP3157280B2 (ja) 半導体装置の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPS6163015A (ja) Soi用シ−ド構造の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JP2771636B2 (ja) 選択的エピタキシャル成長方法
JPH0626181B2 (ja) 半導体基板の製造方法
JPS60121737A (ja) 半導体装置の素子分離方法
JP2755653B2 (ja) Soi構造の形成方法
JPS60145625A (ja) 半導体装置の製造方法
JP3206944B2 (ja) 半導体装置
JPH0590174A (ja) Soi基板の製法
JPS6060716A (ja) 半導体基板の製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPS60752A (ja) 半導体装置の製造方法
JPH05335234A (ja) 半導体基板の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JPH0419700B2 (ja)