JPH0529214A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0529214A JPH0529214A JP17851191A JP17851191A JPH0529214A JP H0529214 A JPH0529214 A JP H0529214A JP 17851191 A JP17851191 A JP 17851191A JP 17851191 A JP17851191 A JP 17851191A JP H0529214 A JPH0529214 A JP H0529214A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- single crystal
- crystal silicon
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 簡単なプロセスで表面段差のない大面積の薄
膜単結晶シリコン層を有するＳＯＩ構造の半導体基板の
製造方法を提供する。 【構成】 シリコン基板１上の第１絶縁層２の開口３に
第１単結晶シリコン層４を形成し、第１絶縁層上に非結
晶のシリコン層５ａを形成すると同時に、第１単結晶シ
リコン層上に第２単結晶シリコン層４ａを形成する。非
結晶シリコン層と第２単結晶シリコン層の上に第２絶縁
層６を形成し、第２絶縁層の一部を開口して、前記非結
晶シリコン層を露出させ、次いでエッチングにより前記
非結晶シリコン層を除去して、第１と第２の絶縁層の間
に空洞７を形成する。空洞と前工程で形成した開口に第
３単結晶シリコン層８を選択的に形成し、(7) エッチン
グによって第２絶縁層を除去して表面を平坦化する。
膜単結晶シリコン層を有するＳＯＩ構造の半導体基板の
製造方法を提供する。 【構成】 シリコン基板１上の第１絶縁層２の開口３に
第１単結晶シリコン層４を形成し、第１絶縁層上に非結
晶のシリコン層５ａを形成すると同時に、第１単結晶シ
リコン層上に第２単結晶シリコン層４ａを形成する。非
結晶シリコン層と第２単結晶シリコン層の上に第２絶縁
層６を形成し、第２絶縁層の一部を開口して、前記非結
晶シリコン層を露出させ、次いでエッチングにより前記
非結晶シリコン層を除去して、第１と第２の絶縁層の間
に空洞７を形成する。空洞と前工程で形成した開口に第
３単結晶シリコン層８を選択的に形成し、(7) エッチン
グによって第２絶縁層を除去して表面を平坦化する。
Description
【０００１】
【産業上の利用分野】この発明は半導体基板の製造方法
に関し、単結晶シリコン基板上に形成した絶縁層の上
に、特に高品質の薄い単結晶シリコン層を形成させたい
わゆるＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔ
ｏｒ）構造の半導体基板の製造方法に関する。
に関し、単結晶シリコン基板上に形成した絶縁層の上
に、特に高品質の薄い単結晶シリコン層を形成させたい
わゆるＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔ
ｏｒ）構造の半導体基板の製造方法に関する。
【０００２】
【従来の技術と課題】ＳＯＩ構造の半導体基板（ＳＯＩ
基板）上に形成されたデバイスは、バルク半導体基板上
に形成されたデバイスに比べ、接合容量の減少、素子分
離耐圧の向上、ラッチアップの防止、ソフトエラー耐性
等の優れた特性を有し、高速・高性能のデバイスを実現
できるので活発に研究開発が進められている。
基板）上に形成されたデバイスは、バルク半導体基板上
に形成されたデバイスに比べ、接合容量の減少、素子分
離耐圧の向上、ラッチアップの防止、ソフトエラー耐性
等の優れた特性を有し、高速・高性能のデバイスを実現
できるので活発に研究開発が進められている。
【０００３】ＳＯＩ基板を形成する方法としては次のよ
うな方法がある。 １）単結晶シリコン基板上に、開口部を有する絶縁層を
形成した後、ＣＶＤ法などによって該絶縁層上に非結晶
のシリコン層を堆積し、該非結晶のシリコン層にレーザ
ービーム又は電子ビームを照射して単結晶化させる熔融
再結晶化法がある。しかしこの方法は結晶欠陥が多発し
制御が困難である。 ２）単結晶シリコン基板に高エネルギーで酸素を注入
し、熱処理をおこなうことによって半導体基板表面から
ある深さに絶縁層を形成するＳＩＭＯＸ法がある。しか
しこの方法は酸素注入後の結晶回復が難しく欠陥のない
単結晶層を得ることが困難である。 ３）単結晶シリコン基板に熱酸化法でＳｉＯ2 膜を形成
しこのＳｉＯ2 膜の上に別の単結晶シリコン板を重ねて
熱処理することにとて両者をはりあわせ、はりあわせた
単結晶シリコン板を研磨して所望の薄い単結晶シリコン
層とする方法がある。しかしこの方法では欠陥のない単
結晶シリコン層の薄膜化（＜１．０μｍ）が難しい。
うな方法がある。 １）単結晶シリコン基板上に、開口部を有する絶縁層を
形成した後、ＣＶＤ法などによって該絶縁層上に非結晶
のシリコン層を堆積し、該非結晶のシリコン層にレーザ
ービーム又は電子ビームを照射して単結晶化させる熔融
再結晶化法がある。しかしこの方法は結晶欠陥が多発し
制御が困難である。 ２）単結晶シリコン基板に高エネルギーで酸素を注入
し、熱処理をおこなうことによって半導体基板表面から
ある深さに絶縁層を形成するＳＩＭＯＸ法がある。しか
しこの方法は酸素注入後の結晶回復が難しく欠陥のない
単結晶層を得ることが困難である。 ３）単結晶シリコン基板に熱酸化法でＳｉＯ2 膜を形成
しこのＳｉＯ2 膜の上に別の単結晶シリコン板を重ねて
熱処理することにとて両者をはりあわせ、はりあわせた
単結晶シリコン板を研磨して所望の薄い単結晶シリコン
層とする方法がある。しかしこの方法では欠陥のない単
結晶シリコン層の薄膜化（＜１．０μｍ）が難しい。
【０００４】４）単結晶シリコン基板上に、開口部を有
する絶縁層を形成した後、その開口部にＣＶＤ法によっ
て単結晶シリコン層を選択的に形成し、さらにこの単結
晶シリコン層を種結晶として絶縁層上に単結晶シリコン
層を形成するＥＬＯ法がある。この方法を図２(a) 〜
(e) によって説明する。まず、図２(a) に示すように、
単結晶シリコン基板１１上に絶縁層１２を形成する。次
に、図２(b) に示すように、エッチングより開口部１３
を形成する。次に図２(c) に示すように、ＣＶＤ法によ
って開口部１３に単結晶シリコン層１４を選択的に堆積
する。このとき、単結晶シリコン層１４は絶縁層１２上
には直接堆積されない。単結晶シリコン層１４が絶縁層
１２よりも高くなった場合は、単結晶シリコン層１４は
徐々に絶縁層１２上を横方向に成長する。さらに堆積を
続けると、図２(d) に示すように、単結晶シリコン層１
４は完全に絶縁層１２を覆いつくす。次に、図２(e) に
示すように単結晶シリコン層１４をエッチングすること
によって、ＳＯＩ基板が得られる。しかし、上述の方法
では、単結晶シリコン層１４が絶縁層１２を横方向に成
長する速度と縦方向の成長速度がほとんど同じであるた
め大面積のＳＯＩ領域を形成しようとすると、かなり厚
い単結晶シリコン層１４を形成する必要がある。また、
薄膜の単結晶シリコン層１４を得るには、単結晶シリコ
ン層１４のエッチングを精度良く行う必要があり、その
制御は非常に難しいものとなる。
する絶縁層を形成した後、その開口部にＣＶＤ法によっ
て単結晶シリコン層を選択的に形成し、さらにこの単結
晶シリコン層を種結晶として絶縁層上に単結晶シリコン
層を形成するＥＬＯ法がある。この方法を図２(a) 〜
(e) によって説明する。まず、図２(a) に示すように、
単結晶シリコン基板１１上に絶縁層１２を形成する。次
に、図２(b) に示すように、エッチングより開口部１３
を形成する。次に図２(c) に示すように、ＣＶＤ法によ
って開口部１３に単結晶シリコン層１４を選択的に堆積
する。このとき、単結晶シリコン層１４は絶縁層１２上
には直接堆積されない。単結晶シリコン層１４が絶縁層
１２よりも高くなった場合は、単結晶シリコン層１４は
徐々に絶縁層１２上を横方向に成長する。さらに堆積を
続けると、図２(d) に示すように、単結晶シリコン層１
４は完全に絶縁層１２を覆いつくす。次に、図２(e) に
示すように単結晶シリコン層１４をエッチングすること
によって、ＳＯＩ基板が得られる。しかし、上述の方法
では、単結晶シリコン層１４が絶縁層１２を横方向に成
長する速度と縦方向の成長速度がほとんど同じであるた
め大面積のＳＯＩ領域を形成しようとすると、かなり厚
い単結晶シリコン層１４を形成する必要がある。また、
薄膜の単結晶シリコン層１４を得るには、単結晶シリコ
ン層１４のエッチングを精度良く行う必要があり、その
制御は非常に難しいものとなる。
【０００５】上記のＥＬＯ法の改良法が発表されている
が、この方法について図３(a) 〜(b) で説明する。ま
ず、図３(a) に示すように、単結晶シリコン基板２１上
に絶縁層２２を形成する。次に、図３(b) に示すよう
に、エッチングにより開口部２３を形成する。次に図３
(c) に示すように、ＣＶＤ法によって全面に非結晶シリ
コン層あるいは絶縁層の中間層２５ｂを堆積する。次
に、図３(d) に示すように、中間層２５ｂの一部を絶縁
層２２が露出するまで開口し、さらに、全面に絶縁層２
６を形成する。次に、図３(e) に示すように、絶縁層２
６の一部を中間層２５ｂが露出するまで開口する。次に
図３(f) に示すように、エッチングにより中間層２５ｂ
を除去し、空洞２７を形成する。次に、図３(g) に示す
ように、ＣＶＤ法によって空洞２７に単結晶シリコン層
２８を選択的に成長させる。この後、図３(h) に示すよ
うに、絶縁層２６を除去すれば、ＳＯＩ基板が得られ
る。単結晶シリコン層２８の厚さは中間層２５ｂの厚さ
で決まる。また、単結晶シリコン層２８の縦方向の成長
は絶縁層２６によって抑制されているため横方向にしか
成長しない。したがって、薄膜でかつ大面積の単結晶シ
リコン層が容易に得られる。しかしながら、上述の方法
では、空洞２７の上部にある絶縁層２６を支えるために
絶縁層２６を絶縁層２２と接触させる必要がある。した
がって、単結晶シリコン層２８は該接触部には形成され
ていないため、絶縁層２６を除去した後、単結晶シリコ
ン層２８の厚さの段差が残り、平坦な表面を得ることが
できない。また、空洞２７を形成するまでには少なくと
も、薄膜形成工程が３回、フォトリソグラフィ・エッチ
ング工程が３回必要であり、プロセスが非常に複雑なも
のとなる。
が、この方法について図３(a) 〜(b) で説明する。ま
ず、図３(a) に示すように、単結晶シリコン基板２１上
に絶縁層２２を形成する。次に、図３(b) に示すよう
に、エッチングにより開口部２３を形成する。次に図３
(c) に示すように、ＣＶＤ法によって全面に非結晶シリ
コン層あるいは絶縁層の中間層２５ｂを堆積する。次
に、図３(d) に示すように、中間層２５ｂの一部を絶縁
層２２が露出するまで開口し、さらに、全面に絶縁層２
６を形成する。次に、図３(e) に示すように、絶縁層２
６の一部を中間層２５ｂが露出するまで開口する。次に
図３(f) に示すように、エッチングにより中間層２５ｂ
を除去し、空洞２７を形成する。次に、図３(g) に示す
ように、ＣＶＤ法によって空洞２７に単結晶シリコン層
２８を選択的に成長させる。この後、図３(h) に示すよ
うに、絶縁層２６を除去すれば、ＳＯＩ基板が得られ
る。単結晶シリコン層２８の厚さは中間層２５ｂの厚さ
で決まる。また、単結晶シリコン層２８の縦方向の成長
は絶縁層２６によって抑制されているため横方向にしか
成長しない。したがって、薄膜でかつ大面積の単結晶シ
リコン層が容易に得られる。しかしながら、上述の方法
では、空洞２７の上部にある絶縁層２６を支えるために
絶縁層２６を絶縁層２２と接触させる必要がある。した
がって、単結晶シリコン層２８は該接触部には形成され
ていないため、絶縁層２６を除去した後、単結晶シリコ
ン層２８の厚さの段差が残り、平坦な表面を得ることが
できない。また、空洞２７を形成するまでには少なくと
も、薄膜形成工程が３回、フォトリソグラフィ・エッチ
ング工程が３回必要であり、プロセスが非常に複雑なも
のとなる。
【０００６】
【課題を解決するための手段】この発明は、上記の課題
を改善して、簡単なプロセスで表面段差のない大面積の
薄膜単結晶シリコン層を有するＳＯＩ構造の半導体基板
の製造方法を提供するものである。すなわちこの発明
は、(1) シリコン基板上に第１の絶縁層を形成しこの絶
縁層の一部を開口してシリコン基板を露出させ、(2) 前
記開口に第１の単結晶シリコン層を形成し、(3) 前記第
１絶縁層上に非結晶のシリコン層を形成すると同時に、
前記第１単結晶シリコン層上に第２の単結晶シリコン層
を形成し、(4) 前記の非結晶シリコン層と第２の単結晶
シリコン層の上に第２の絶縁層を形成し、(5)前記第２
の絶縁層の一部を開口して、前記非結晶シリコン層を露
出させ、次いでエッチングにより前記非結晶シリコン層
を除去して、第１と第２の絶縁層の間に空洞を形成し、
(6) 前記空洞と工程(5) で形成した開口に第３の単結晶
シリコン層を選択的に形成し、(7) エッチングによって
第２絶縁層を除去して表面を平坦化する、ことからなる
シリコン基板上に順に絶縁層と単結晶シリコン層を有す
る半導体基板の製造方法。を提供するものである。
を改善して、簡単なプロセスで表面段差のない大面積の
薄膜単結晶シリコン層を有するＳＯＩ構造の半導体基板
の製造方法を提供するものである。すなわちこの発明
は、(1) シリコン基板上に第１の絶縁層を形成しこの絶
縁層の一部を開口してシリコン基板を露出させ、(2) 前
記開口に第１の単結晶シリコン層を形成し、(3) 前記第
１絶縁層上に非結晶のシリコン層を形成すると同時に、
前記第１単結晶シリコン層上に第２の単結晶シリコン層
を形成し、(4) 前記の非結晶シリコン層と第２の単結晶
シリコン層の上に第２の絶縁層を形成し、(5)前記第２
の絶縁層の一部を開口して、前記非結晶シリコン層を露
出させ、次いでエッチングにより前記非結晶シリコン層
を除去して、第１と第２の絶縁層の間に空洞を形成し、
(6) 前記空洞と工程(5) で形成した開口に第３の単結晶
シリコン層を選択的に形成し、(7) エッチングによって
第２絶縁層を除去して表面を平坦化する、ことからなる
シリコン基板上に順に絶縁層と単結晶シリコン層を有す
る半導体基板の製造方法。を提供するものである。
【０００７】次にこの発明について図１(a) 〜(h) によ
って工程別に詳細に説明する。 (1) 図１(a) に示すように、まず面方位(100) の単結晶
基板１の上に第１の絶縁層２を公知の方法で形成する。
例えば1100℃にてＨ2 とＯ2 の存在下で膜厚０．５〜
１．５μｍのＳｉＯ2 膜の第１絶縁層２が形成される。
次に図１(b) に示すように、この第１絶縁層２の一部に
公知のフォトリソグラフィとドライアンドウェットエッ
チングによって開口３を形成して単結晶基板１を露出さ
せる。
って工程別に詳細に説明する。 (1) 図１(a) に示すように、まず面方位(100) の単結晶
基板１の上に第１の絶縁層２を公知の方法で形成する。
例えば1100℃にてＨ2 とＯ2 の存在下で膜厚０．５〜
１．５μｍのＳｉＯ2 膜の第１絶縁層２が形成される。
次に図１(b) に示すように、この第１絶縁層２の一部に
公知のフォトリソグラフィとドライアンドウェットエッ
チングによって開口３を形成して単結晶基板１を露出さ
せる。
【０００８】(2) 次に図１(c) に示すように開口３に公
知の方法で選択的に第１の単結晶シリコン層４を形成す
る。例えば減圧エピタキシャル装置にて、ソースガスと
してＳｉＨ2 Ｃｌ2、ＳｉＨＣｌ3などを用いて、成長温
度800 〜900 ℃、圧力５０Ｔｏｒｒ以下の条件で形成さ
れる。
知の方法で選択的に第１の単結晶シリコン層４を形成す
る。例えば減圧エピタキシャル装置にて、ソースガスと
してＳｉＨ2 Ｃｌ2、ＳｉＨＣｌ3などを用いて、成長温
度800 〜900 ℃、圧力５０Ｔｏｒｒ以下の条件で形成さ
れる。
【０００９】(3) 次に図１(d) に示すように、第１絶縁
層２の上に非結晶のシリコン層５ａを形成すると同時
に、前記第１単結晶シリコン層４の上に第２の単結晶シ
リコン層４ａを形成させる。この２つの層の形成は、例
えば減圧エピタキシャル成長装置を用い、ソースガスと
してＳｉＨ4 もしくはＳｉ2 Ｈ6 を用い、成長温度７５
０〜８５０℃、圧力５０Ｔｏｒｒ以下の条件で行い、両
層の厚さはほぼおなじで０．５〜１．０μｍにする。な
お(2) と(3) の工程は同じ減圧エピタキシャル成長装置
を使用して連続して行うことができる。したがって段差
の小さい表面が得られる。
層２の上に非結晶のシリコン層５ａを形成すると同時
に、前記第１単結晶シリコン層４の上に第２の単結晶シ
リコン層４ａを形成させる。この２つの層の形成は、例
えば減圧エピタキシャル成長装置を用い、ソースガスと
してＳｉＨ4 もしくはＳｉ2 Ｈ6 を用い、成長温度７５
０〜８５０℃、圧力５０Ｔｏｒｒ以下の条件で行い、両
層の厚さはほぼおなじで０．５〜１．０μｍにする。な
お(2) と(3) の工程は同じ減圧エピタキシャル成長装置
を使用して連続して行うことができる。したがって段差
の小さい表面が得られる。
【００１０】(4) 次に図１(e) に示すように、上記の非
結晶シリコン層５ａと第２の単結晶シリコン層４ａの上
に公知の方法で第２絶縁層６が形成される。例えば減圧
ＣＶＤ装置を用い７００〜８００℃、１００〜２００Ｐ
ａの圧力下、ＳｉＨ4を用いて、４０００〜６０００Å
厚のＳｉＯ2 膜の第２絶縁層６が形成される。
結晶シリコン層５ａと第２の単結晶シリコン層４ａの上
に公知の方法で第２絶縁層６が形成される。例えば減圧
ＣＶＤ装置を用い７００〜８００℃、１００〜２００Ｐ
ａの圧力下、ＳｉＨ4を用いて、４０００〜６０００Å
厚のＳｉＯ2 膜の第２絶縁層６が形成される。
【００１１】(5) 次に図１(f) に示すように、第２絶縁
層６の一部をエッチングで開口して前記非結晶シリコン
層５ａを露出させて、次いでエッチングによって前記非
結晶シリコン層５ａを除去して、第１絶縁層２と第２の
絶縁層６の間に空洞７を形成させる。上記空洞７はフッ
酸、硝酸などを用いるウェットエッチングで非結晶シリ
コン層５ａを選択的に除去して形成される。
層６の一部をエッチングで開口して前記非結晶シリコン
層５ａを露出させて、次いでエッチングによって前記非
結晶シリコン層５ａを除去して、第１絶縁層２と第２の
絶縁層６の間に空洞７を形成させる。上記空洞７はフッ
酸、硝酸などを用いるウェットエッチングで非結晶シリ
コン層５ａを選択的に除去して形成される。
【００１２】(6) 次に図１(g) に示すように、前記空洞
部７と上記(5) の工程で作製した開口とに、先に形成し
た単結晶シリコン層４ａを種として第３の単結晶シリコ
ン層８を選択的に形成させる。例えば減圧エピタキシャ
ル成長装置を用い、ソースガスにＳｉＨ2 Ｃｌ2 を用い
成長温度８００〜９００℃、圧力５０Ｔｏｒｒ以下で形
成される。
部７と上記(5) の工程で作製した開口とに、先に形成し
た単結晶シリコン層４ａを種として第３の単結晶シリコ
ン層８を選択的に形成させる。例えば減圧エピタキシャ
ル成長装置を用い、ソースガスにＳｉＨ2 Ｃｌ2 を用い
成長温度８００〜９００℃、圧力５０Ｔｏｒｒ以下で形
成される。
【００１３】(7) 次に図１(h) に示すように、エッチバ
ック法によって第２絶縁層６を除去するとともに、第２
結晶シリコン層４ａと第３の単結晶シリコン層８を平坦
化して、シリコン基板上１に順に絶縁層２と厚みが０．
５〜１．０μｍの単結晶シリコン層８とを有する半導体
装置の基板９が得られる。上記のように、この発明によ
れば２回のフォトリソグラフィによって表面段差が小さ
く、大面積で薄膜の単結晶シリコン層を有するＳＯＩ構
造の半導体基板が得られる。
ック法によって第２絶縁層６を除去するとともに、第２
結晶シリコン層４ａと第３の単結晶シリコン層８を平坦
化して、シリコン基板上１に順に絶縁層２と厚みが０．
５〜１．０μｍの単結晶シリコン層８とを有する半導体
装置の基板９が得られる。上記のように、この発明によ
れば２回のフォトリソグラフィによって表面段差が小さ
く、大面積で薄膜の単結晶シリコン層を有するＳＯＩ構
造の半導体基板が得られる。
【００１４】
【実施例】次にこの発明を実施例で説明するが、この発
明を限定するものではない。 (1) まず図１(a) に示すように、面方位（１００）の単
結晶基板１の上に、第１の絶縁層２を、Ｈ2 とＯ2 の存
在下、約１１００℃に加熱して、膜厚約１μｍのＳｉＯ
2 膜として形成させた。次に図１(b) に示すようにフォ
トリソグラフィとドライエッチングによって第１絶縁層
２の一部に開口３を形成して単結晶基板１を露出させ
た。
明を限定するものではない。 (1) まず図１(a) に示すように、面方位（１００）の単
結晶基板１の上に、第１の絶縁層２を、Ｈ2 とＯ2 の存
在下、約１１００℃に加熱して、膜厚約１μｍのＳｉＯ
2 膜として形成させた。次に図１(b) に示すようにフォ
トリソグラフィとドライエッチングによって第１絶縁層
２の一部に開口３を形成して単結晶基板１を露出させ
た。
【００１５】(2) 次に図１(c) に示すように、減圧エピ
タキシャル装置にて、ソースガスとしてＳｉＨ2 Ｃｌ2
を用い、成長温度８５０℃、圧力５０Ｔｏｒｒ以下で、
開口３に第１結晶シリコン層４を形成した。
タキシャル装置にて、ソースガスとしてＳｉＨ2 Ｃｌ2
を用い、成長温度８５０℃、圧力５０Ｔｏｒｒ以下で、
開口３に第１結晶シリコン層４を形成した。
【００１６】(3) 次に図１(d) に示すように、減圧エピ
タキシャル成長装置を用い、ソースガスとしてＳｉＨ4
を用い成長温度８５０℃以下圧力５０Ｔｏｒｒ以下の条
件にして、第１絶縁層２の上に非結晶シリコン層５ａを
形成すると同時に、前記第１単結晶シリコン層４の上に
第２の単結晶シリコン層４ａを形成させた。これら両層
の厚みはほゞ同じに制御し約０．８μｍにした。なお前
記(2) と(3) の工程は同じ減圧エピタキシャル装置を用
いて連続して行った。 (4) 次に図１(e) に示すように、減圧ＣＶＤ装置を用
い、８００℃、１５０Ｐａの圧力下、ＳｉＨ4を用いて
約５０００Å厚のＳｉＯ2 膜を、非結晶シリコン層５ａ
と第２単結晶シリコン層４ａの上に、第２絶縁層６とし
て形成させた。
タキシャル成長装置を用い、ソースガスとしてＳｉＨ4
を用い成長温度８５０℃以下圧力５０Ｔｏｒｒ以下の条
件にして、第１絶縁層２の上に非結晶シリコン層５ａを
形成すると同時に、前記第１単結晶シリコン層４の上に
第２の単結晶シリコン層４ａを形成させた。これら両層
の厚みはほゞ同じに制御し約０．８μｍにした。なお前
記(2) と(3) の工程は同じ減圧エピタキシャル装置を用
いて連続して行った。 (4) 次に図１(e) に示すように、減圧ＣＶＤ装置を用
い、８００℃、１５０Ｐａの圧力下、ＳｉＨ4を用いて
約５０００Å厚のＳｉＯ2 膜を、非結晶シリコン層５ａ
と第２単結晶シリコン層４ａの上に、第２絶縁層６とし
て形成させた。
【００１７】(5) 次に図１(f) に示すように、フォトリ
ソグラフィと異方性のドライエッチングにて第２絶縁層
６の一部を開口して前記非結晶シリコン層５ａを露出さ
せた。次にフッ化水素酸系のウェットエッチングで非結
晶シリコン層５ａを選択的に除去して空洞７を作製し
た。
ソグラフィと異方性のドライエッチングにて第２絶縁層
６の一部を開口して前記非結晶シリコン層５ａを露出さ
せた。次にフッ化水素酸系のウェットエッチングで非結
晶シリコン層５ａを選択的に除去して空洞７を作製し
た。
【００１８】(6) 次に図１(g) に示すように、減圧エピ
タキシャル成長装置を用い、ソースガスにＳｉＨ2 Ｃｌ
2 を用い、成長温度８５０℃、圧力５０Ｔｏｒｒ以下の
条件で、前記空洞７と上記(5) の工程で作製した開口と
に、第３の単結晶シリコン層８を形成した。
タキシャル成長装置を用い、ソースガスにＳｉＨ2 Ｃｌ
2 を用い、成長温度８５０℃、圧力５０Ｔｏｒｒ以下の
条件で、前記空洞７と上記(5) の工程で作製した開口と
に、第３の単結晶シリコン層８を形成した。
【００１９】(7) 次に図１(h) に示すように、ドライの
エッチバック法で第２絶縁層６を除去するとともに、第
２結晶シリコン層４ａと第３の単結晶シリコン層８を平
坦化した。その結果、シリコン基板１の上に順に絶縁層
２と約０．８μｍの厚みの薄い単結晶シリコン層を有す
る半導体装置の基板９を得た。
エッチバック法で第２絶縁層６を除去するとともに、第
２結晶シリコン層４ａと第３の単結晶シリコン層８を平
坦化した。その結果、シリコン基板１の上に順に絶縁層
２と約０．８μｍの厚みの薄い単結晶シリコン層を有す
る半導体装置の基板９を得た。
【００２０】
【発明の効果】この発明によれば、第１の単結晶シリコ
ン層によって第２の絶縁層を支持し、また、該第２の単
結晶シリコン層と非結晶シリコン層の表面を平坦にでき
るため、表面段差が小さく平坦な単結晶シリコン層を有
するＳＯＩ基板が作製可能である。さらに、第１の単結
晶シリコン層の選択成長および第２単結晶シリコン層と
非結晶シリコン層の同時成長を連続しておこなうことが
可能であり、また、２回のフォトリソグラフィで第１の
絶縁層と第２の絶縁層の空洞を形成することが可能であ
ることから、比較的簡単なプロセスでＳＯＩ基板の作製
が可能である。
ン層によって第２の絶縁層を支持し、また、該第２の単
結晶シリコン層と非結晶シリコン層の表面を平坦にでき
るため、表面段差が小さく平坦な単結晶シリコン層を有
するＳＯＩ基板が作製可能である。さらに、第１の単結
晶シリコン層の選択成長および第２単結晶シリコン層と
非結晶シリコン層の同時成長を連続しておこなうことが
可能であり、また、２回のフォトリソグラフィで第１の
絶縁層と第２の絶縁層の空洞を形成することが可能であ
ることから、比較的簡単なプロセスでＳＯＩ基板の作製
が可能である。
【図１】この発明の方法を示す工程説明図である。
【図２】従来の技術の方法を示す工程説明図である。
【図３】従来の技術の方法を示す工程説明図である。
１ 単結晶シリコン基板 ２ 第１絶縁層 ３ 開口部 ４ 第１単結晶シリコン層 ４ａ 第２単結晶シリコン層 ５ａ 非結晶シリコン層 ６ 第２絶縁層 ７ 空洞 ８ 第３単結晶シリコン層 ９ 半導体装置用基板
Claims (1)
- 【特許請求の範囲】 【請求項１】 (1) シリコン基板上に第１の絶縁層を形
成しこの絶縁層の一部を開口してシリコン基板を露出さ
せ、 (2) 前記開口に第１の単結晶シリコン層を形成し、 (3) 前記第１絶縁層上に非結晶のシリコン層を形成する
と同時に、前記第１単結晶シリコン層上に第２の単結晶
シリコン層を形成し、 (4) 前記の非結晶シリコン層と第２の単結晶シリコン層
の上に第２の絶縁層を形成し、 (5) 前記第２の絶縁層の一部を開口して、前記非結晶シ
リコン層を露出させ、次いでエッチングにより前記非結
晶シリコン層を除去して、第１と第２の絶縁層の間に空
洞を形成し、 (6) 前記空洞と工程(5) で形成した開口に第３の単結晶
シリコン層を選択的に形成し、 (7) エッチングによって第２絶縁層を除去して表面を平
坦化する、ことからなるシリコン基板上に順に絶縁層と
単結晶シリコン層を有する半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17851191A JPH0529214A (ja) | 1991-07-18 | 1991-07-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17851191A JPH0529214A (ja) | 1991-07-18 | 1991-07-18 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529214A true JPH0529214A (ja) | 1993-02-05 |
Family
ID=16049754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17851191A Pending JPH0529214A (ja) | 1991-07-18 | 1991-07-18 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605368B1 (ko) * | 2004-10-20 | 2006-07-28 | 삼성전자주식회사 | Ｓｏｉ기판, 그 제조방법, 그리고, 그 ｓｏｉ기판을이용한 부유 구조체 제조 방법 |
| KR100759581B1 (ko) * | 1998-06-17 | 2007-09-18 | 야후! 인크. | 지능형 텍스트/음성 합성 |
| US8198557B2 (en) | 2009-03-11 | 2012-06-12 | Ls Industrial Systems Co., Ltd. | Apparatus for preventing withdrawing or inserting of carriage in circuit breaker |
-
1991
- 1991-07-18 JP JP17851191A patent/JPH0529214A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759581B1 (ko) * | 1998-06-17 | 2007-09-18 | 야후! 인크. | 지능형 텍스트/음성 합성 |
| KR100605368B1 (ko) * | 2004-10-20 | 2006-07-28 | 삼성전자주식회사 | Ｓｏｉ기판, 그 제조방법, 그리고, 그 ｓｏｉ기판을이용한 부유 구조체 제조 방법 |
| US8198557B2 (en) | 2009-03-11 | 2012-06-12 | Ls Industrial Systems Co., Ltd. | Apparatus for preventing withdrawing or inserting of carriage in circuit breaker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JPH05175469A (ja) | 半導体基材の作製方法 | |
| JPH05217827A (ja) | 半導体基体及びその作製方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0475649B2 (ja) | ||
| JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JP2755653B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| KR100379685B1 (ko) | 실리콘층의평탄화방법 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3144707B2 (ja) | 結晶基材の製造方法 | |
| JPH06244275A (ja) | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 |