KR100605368B1 - Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 - Google Patents
Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 Download PDFInfo
- Publication number
- KR100605368B1 KR100605368B1 KR1020040083855A KR20040083855A KR100605368B1 KR 100605368 B1 KR100605368 B1 KR 100605368B1 KR 1020040083855 A KR1020040083855 A KR 1020040083855A KR 20040083855 A KR20040083855 A KR 20040083855A KR 100605368 B1 KR100605368 B1 KR 100605368B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- forming
- oxide layer
- silicon layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 68
- 239000010703 silicon Substances 0.000 title claims abstract description 68
- 238000007667 floating Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000012212 insulator Substances 0.000 title claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 25
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00579—Avoid charge built-up
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Gyroscopes (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (15)
- 기판;상기 기판상에 형성된 산화막층; 및상기 산화막층에 상기 기판과 통전되도록 형성되어 딥 에칭 시 노치가 발생되는 것을 방지하도록 된 실리콘층;을 포함하며,상기 산화막층에는 상기 실리콘층의 일부가 매립되어 상기 기판과 연결되는 통전홀이 형성된 것을 특징으로 하는 것을 특징으로 하는 SOI(Silicon on Insulator) 기판.
- 삭제
- 기판상에 산화막층을 형성하는 단계; 및상기 산화막층상에 상기 기판과 통전 구조를 이루도록 실리콘층을 형성하는 단계;를 포함하는 것을 특징으로 하는 SOI 기판 제조 방법.
- 제 3항에 있어서, 상기 통전 구조는 상기 산화막층 형성 단계에서, 상기 기판의 일부를 노출시키는 통전홀 형성 단계:를 추가하여 상기 통전홀에 상기 실리콘층이 매립되는 것에 의하는 것을 특징으로 하는 SOI 기판 제조 방법.
- 제 4항에 있어서, 상기 통전홀은 건식 에칭에 의해 형성되는 것을 특징으로 하는 SOI 기판 제조 방법.
- 제 4항에 있어서, 상기 통전홀은 반응성 이온 에칭(Reactive Ion Etching)으로 형성되는 것을 특징으로 하는 SOI 기판 제조 방법.
- 기판에 소정 두께로 산화막층을 증착하는 단계;상기 산화막층상에 상기 기판과 통전구조를 이루도록 실리콘층을 형성하는 단계;상기 실리콘층에 부유물의 패턴을 형성하는 단계;상기 부유물 패턴 내부 영역에 해당하는 산화막층을 제거하는 단계;상기 실리콘층 표면에 열산화막을 형성하는 단계; 및상기 열산화막을 제거하여 상기 부유물을 형성하는 단계;를 포함하는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 7항에 있어서, 상기 통전 구조는 상기 산화막층 형성 단계에서 상기 기판의 일부를 노출시키는 통전홀 형성 단계;를 추가하여 상기 실리콘층이 상기 통전홀에 매립되는 것에 의하는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 8항에 있어서, 상기 통전홀은 상기 부유물 영역 내에 형성되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 9항에 있어서, 상기 통전홀은 건식 에칭(Dry Etching)에 의해 식각되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 10항에 있어서, 상기 건식 에칭은 반응성 이온 에칭(Reactive Ion Etching)으로 하는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 7항에 있어서, 상기 실리콘층에 상기 부유물의 패턴을 형성하는 단계에서, 상기 패턴은 딥 반응성 이온 식각(Deep Reactive Ion Etching)에 의해 형성되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 7항에 있어서, 상기 부유물 패턴 내부에 해당하는 영역의 산화막층을 제거하는 단계에서, 상기 산화막층은 습식 에칭(Wet Etching)에 의해 제거되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 7항에 있어서, 상기 열산화막을 형성하는 단계에서, 상기 열산화막은 산화공정(Oxidation layering)에 의해 형성되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
- 제 7항에 있어서, 상기 열산화막을 제거하여 상기 부유물을 형성하는 단계에서, 상기 열산화막은 습식 에칭(Wet Etching)에 의해 제거되는 것을 특징으로 하는 SOI 기판을 이용한 부유 구조체 제조 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083855A KR100605368B1 (ko) | 2004-10-20 | 2004-10-20 | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 |
US11/242,824 US7208800B2 (en) | 2004-10-20 | 2005-10-05 | Silicon-on-insulator substrate, fabricating method thereof, and method for fabricating floating structure using the same |
DE602005004979T DE602005004979T2 (de) | 2004-10-20 | 2005-10-12 | Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur |
EP05022281A EP1650158B1 (en) | 2004-10-20 | 2005-10-12 | Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein |
JP2005305541A JP2006121092A (ja) | 2004-10-20 | 2005-10-20 | Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083855A KR100605368B1 (ko) | 2004-10-20 | 2004-10-20 | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060034849A KR20060034849A (ko) | 2006-04-26 |
KR100605368B1 true KR100605368B1 (ko) | 2006-07-28 |
Family
ID=35746799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040083855A KR100605368B1 (ko) | 2004-10-20 | 2004-10-20 | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7208800B2 (ko) |
EP (1) | EP1650158B1 (ko) |
JP (1) | JP2006121092A (ko) |
KR (1) | KR100605368B1 (ko) |
DE (1) | DE602005004979T2 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006002753B4 (de) * | 2006-01-20 | 2010-09-30 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben |
US20090282917A1 (en) * | 2008-05-19 | 2009-11-19 | Cenk Acar | Integrated multi-axis micromachined inertial sensing unit and method of fabrication |
US8648432B2 (en) * | 2011-11-28 | 2014-02-11 | Texas Instruments Deutschland Gmbh | Fully embedded micromechanical device, system on chip and method for manufacturing the same |
US8877605B1 (en) | 2013-04-11 | 2014-11-04 | Eastman Kodak Company | Silicon substrate fabrication |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529214A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 半導体基板の製造方法 |
JPH05234884A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 半導体装置の製造方法 |
KR20010036815A (ko) * | 1999-10-12 | 2001-05-07 | 윤종용 | 부분적인 soi 구조를 갖는 반도체소자 및 그 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050105A (en) | 1988-01-26 | 1991-09-17 | International Business Machines Corporation | Direct cursor-controlled access to multiple application programs and data |
US5177661A (en) | 1989-01-13 | 1993-01-05 | Kopin Corporation | SOI diaphgram sensor |
JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
US6287885B1 (en) * | 1998-05-08 | 2001-09-11 | Denso Corporation | Method for manufacturing semiconductor dynamic quantity sensor |
US6755982B2 (en) * | 2002-01-07 | 2004-06-29 | Xerox Corporation | Self-aligned micro hinges |
US6916728B2 (en) * | 2002-12-23 | 2005-07-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor structure through epitaxial growth |
US7122395B2 (en) | 2002-12-23 | 2006-10-17 | Motorola, Inc. | Method of forming semiconductor devices through epitaxy |
JP4238724B2 (ja) * | 2003-03-27 | 2009-03-18 | 株式会社デンソー | 半導体装置 |
-
2004
- 2004-10-20 KR KR1020040083855A patent/KR100605368B1/ko active IP Right Grant
-
2005
- 2005-10-05 US US11/242,824 patent/US7208800B2/en active Active
- 2005-10-12 EP EP05022281A patent/EP1650158B1/en not_active Not-in-force
- 2005-10-12 DE DE602005004979T patent/DE602005004979T2/de not_active Expired - Fee Related
- 2005-10-20 JP JP2005305541A patent/JP2006121092A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529214A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 半導体基板の製造方法 |
JPH05234884A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 半導体装置の製造方法 |
KR20010036815A (ko) * | 1999-10-12 | 2001-05-07 | 윤종용 | 부분적인 soi 구조를 갖는 반도체소자 및 그 제조방법 |
Non-Patent Citations (1)
Title |
---|
05234884 * |
Also Published As
Publication number | Publication date |
---|---|
US20060081929A1 (en) | 2006-04-20 |
DE602005004979T2 (de) | 2009-03-12 |
DE602005004979D1 (de) | 2008-04-10 |
EP1650158B1 (en) | 2008-02-27 |
KR20060034849A (ko) | 2006-04-26 |
EP1650158A1 (en) | 2006-04-26 |
US7208800B2 (en) | 2007-04-24 |
JP2006121092A (ja) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100268121B1 (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
KR100420311B1 (ko) | 복합부재와 그 분리방법, 접합적층기판과 그 분리방법,이설층의 이설방법 및 soi기판의 제조 방법 | |
KR930010986B1 (ko) | 반도체장치의 제조방법 | |
US7354840B1 (en) | Method for opto-electronic integration on a SOI substrate | |
JP3050166B2 (ja) | 半導体装置の製造方法 | |
US5017999A (en) | Method for forming variable width isolation structures | |
KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
KR100605368B1 (ko) | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 | |
KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR101172436B1 (ko) | 에스오아이 기판 및 그 제조방법 | |
KR100237178B1 (ko) | 전계방출 소자 제조방법 | |
JPH1197654A (ja) | 半導体基板の製造方法 | |
CN115547814B (zh) | 半导体结构及其制造方法、芯片 | |
KR100259826B1 (ko) | 전계방출용냉음극제조방법 | |
JPH0313745B2 (ko) | ||
KR20000042981A (ko) | 소자분리막의 트렌치모서리 라운딩방법 | |
KR0134858B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100925136B1 (ko) | 다공성 Si 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(SOI)/실리콘-온-낫싱 (SON)복합 구조물의 형성 | |
KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
KR20000020414A (ko) | 트렌치 구조의 반도체장치의 소자 분리 방법 | |
KR100289658B1 (ko) | 반도체 소자 분리방법 | |
KR100226483B1 (ko) | 반도체장치의 소자분리방법 | |
KR20040006322A (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH11145305A (ja) | 半導体装置の製造方法 | |
JP6048138B2 (ja) | 光導波路素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170619 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180620 Year of fee payment: 13 |