JP4238724B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4238724B2
JP4238724B2 JP2003430049A JP2003430049A JP4238724B2 JP 4238724 B2 JP4238724 B2 JP 4238724B2 JP 2003430049 A JP2003430049 A JP 2003430049A JP 2003430049 A JP2003430049 A JP 2003430049A JP 4238724 B2 JP4238724 B2 JP 4238724B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor device
signal processing
sensor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003430049A
Other languages
English (en)
Other versions
JP2004311951A (ja
Inventor
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003430049A priority Critical patent/JP4238724B2/ja
Priority to US10/806,274 priority patent/US6979873B2/en
Priority to DE102004014444.3A priority patent/DE102004014444B4/de
Publication of JP2004311951A publication Critical patent/JP2004311951A/ja
Priority to US11/268,524 priority patent/US7466000B2/en
Priority to US12/292,068 priority patent/US8519493B2/en
Application granted granted Critical
Publication of JP4238724B2 publication Critical patent/JP4238724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置に関し、特に、半導体力学量センサとして機能する半導体装置に関する。
この種の半導体力学量センサとしては、図１４に示すように、加速度センサや圧力センサ、角速度センサなどの可動電極を備える半導体装置２０がある。一般に可動電極を有する半導体式センサは、可動電極を中空容器内に収納する構成を採る。
この図１４においては、センサ基板ＳＣの主面上に配設された可動部ＭＶが、中空容器（以後、キャップと呼称）ＣＶで覆われている。
センサ基板ＳＣは、半導体基板（図示せず）と、可動部ＭＶと、可動部ＭＶの変位に応じた電気信号を発生する半導体素子（図示せず）とを少なくとも有し、半導体素子が発生する電気信号は、所定の信号処理を行う信号処理基板ＡＳにワイヤ配線ＷＲを通じて送られる。
信号処理基板ＡＳは、センサ基板ＳＣから与えられる電気信号に基づいて加速度や圧力等を算出する機能を有するように特定用途向けＩＣ（ＡＳＩＣ）として構成されている。また、信号処理基板ＡＳは、所定の電気信号をセンサ基板ＳＣに与え、可動部ＭＶや半導体素子を電気的に制御するように構成されているものもある。
そして、センサ基板ＳＣおよび信号処理基板ＡＳはリードフレームのダイパッドＤＰ上に搭載され、信号処理基板ＡＳはワイヤ配線ＷＲを通じて、インナーリードＩＬに電気的に接続される構成となっている。
センサ基板ＳＣおよび信号処理基板ＡＳはダイパッドＤＰおよびインナーリードＩＬとともにモールド樹脂ＭＲによって封止され、樹脂封止パッケージとなっている。
ここで、図１５に、半導体装置２０の樹脂封止前の状態を斜視図として示す。なお、図１５におけるＡ−Ａ線での断面が図１４に示す構成に相当する。図１４および図１５に示すように、半導体装置２０のダイパッドＤＰは、その位置がインナーリードＩＬよりも低い位置になるように構成されたダイパッド沈め構造となっている。
このような構造にすることで、インナーリードＩＬの高さとダイパッドＤＰ上の半導体基板、例えば信号処理基板ＡＳの表面の高さが近くなり、ワイヤボンドが容易となる。
また、図１６には、例えば加速度センサに適用したセンサ基板ＳＣの可動部ＭＶの構成の概念図を示す。
この図１６に示すように、可動部ＭＶは梁ＢＭによって移動自在に支えられる可動電極ＭＶＰと、可動電極ＭＶＰとの間に隙間を有し、当該部分に静電容量が形成されるように配設された固定電極ＦＸＰとを備えている。
固定電極ＦＸＰは、可動電極ＭＶＰの変位によって生じる静電容量の変化を検出する半導体素子の電極として構成されている。図１６におけるＢ−Ｂ線での断面構成を図１７に示す。
このように、センサ基板ＳＣでは、可動電極ＭＶＰの動作を確保する必要があり、そのために可動部ＭＶをシリコンあるいはガラスのキャップＣＶで覆ってモールド樹脂ＭＲの侵入を防止していた。
ところが、キャップＣＶを設けるということは部品点数の増加による製造コストの増大だけでなく、キャップＣＶをセンサ基板ＳＣ上に接着する工程が必要であることによる製造コストの増大の問題もあった。
そこで、図１８に示す半導体装置２０のように、信号処理基板ＡＳ上にはセンサ基板ＳＣが搭載され、センサ基板ＳＣの端縁部から信号処理基板ＡＳの主面上にかけては封止樹脂ＳＲが配設されたものがある。
この封止樹脂ＳＲは、センサ基板ＳＣの外周全域に渡って配設され、封止樹脂ＳＲ、センサ基板ＳＣ、信号処理基板ＡＳによって密閉空間ＳＰを規定する構成となっている。
センサ基板ＳＣは、その主面上にバンプ２１を複数有し、バンプ２１を、信号処理基板ＡＳの主面上に配設された電極に接合することで信号処理基板ＡＳとの電気的接続を行う（例えば、特許文献１参照）。
特開２００１−２２７９０２号公報（第３項左欄３４行−４９行、第１図）。
しかしながら、上記特許文献においては、半導体装置２０をノイズ等の外乱から保護するためには、半導体装置２０の表面に金属等のシールド層を別途形成しなければならない。
その結果、外乱保護のために専用部材が必要になり、製造工程の増加及びコストアップを誘引してしまうという問題がある。
そこで、本発明の目的は、上記問題点に鑑み、可動部を有する半導体装置において、製造コストの増大を抑制しつつ、ノイズ等の外乱から保護することのできる半導体装置を提供することにある。
請求項１に記載の半導体装置は、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体と、前記第２の半導体層に形成され力学量の印加に応じて変位可能な可動部とを有し、該可動部の変位を電気信号に変換して出力するセンサ基板と、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体を有し、前記センサ基板の前記第２の半導体層に対向して配設され、前記センサ基板との前記電気信号の授受を、前記可動部の周囲に配設されたバンプを通じて行う対向基板と、を備えた半導体装置において、前記センサ基板における前記第１の半導体層及び前記対向基板における前記第１の半導体層を、前記可動部を外乱から保護するシールド層として用いたことを特徴としている。
請求項１に記載の発明によれば、対向基板及びセンサ基板に、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体を有した基板（所謂、ＳＯＩ基板）を用いているため、前記センサ基板における前記第１の半導体層及び前記対向基板における前記第１の半導体層を、前記可動部をノイズ等の外乱から保護するシールド層として用いることができる。
請求項２に記載の発明では、センサ基板（２）と対向基板（１）のうちの少なくとも一方が、第１の半導体層（１ａ、２ａ）上に絶縁層（１ｂ、２ｂ）を介して第２の半導体層（１ｃ、２ｃ）を積層してなる積層体によって構成され、第１の半導体層（１ａ、２ａ）はセンサ基板（２）と対向基板（１）とが向き合う側と反対の面に配置され、この第１の半導体層（１ａ、２ａ）によって可動部（ＭＶ）を外乱から保護するシールド層が構成されていることを特徴としている。
このように、センサ基板（２）と対向基板（１）のうちの少なくとも一方がＳＯＩ基板であれば、請求項１と同様の効果を得ることが可能となる。
具体的には、請求項３に記載のように、このシールド層をグランド電位にすることにより、外乱から保護するための専用部材を用いなくとも、確実に外乱から保護することのできる半導体装置を提供することができる。
また、請求項４に記載のように、前記対向基板は、前記センサ基板からの前記電気信号に所定の処理を施す信号処理基板であって、前記センサ基板は前記信号処理基板上に配設されている。
以下、この発明を具体化した各実施形態を図面に従って説明する。各実施形態は、半導体装置として、容量式の半導体式加速度センサを備えた半導体装置について本発明を適用したものである。
（第１実施形態）
図１に本発明の第１実施形態に係る半導体装置の断面構造を示し、図２に本発明の第１実施形態に係る半導体装置を収納するパッケージを含めた全体図を示す。
まず、図１に示されるように、信号処理基板１は、第１の半導体層としての第１のシリコン層１ａの上に絶縁層としての酸化膜１ｂを介して第２の半導体層としての第２のシリコン層１ｃを積層してなる矩形状のＳＯＩ（シリコンオンインシュレータ）基板である。
同様に、センサ基板２は、第１の半導体層としての第１のシリコン層２ａの上に絶縁層としての酸化膜２ｂを介して第２の半導体層としての第２のシリコン層２ｃを積層してなる矩形状のＳＯＩ（シリコンオンインシュレータ）基板である。
センサ基板２は、酸化膜２ｂにより第１のシリコン層２ａと絶縁分離された第２のシリコン層２ｃに形成された可動部ＭＶと、その周囲に配設された複数の突起電極（以後、バンプと呼称）１１とを有している。
このセンサ基板２は、バンプ１１を、信号処理基板１における酸化膜１ｂにより第１のシリコン層１ａと絶縁分離された第２のシリコン層１ｃに形成された信号処理回路部（図示せず）に接合することで、信号処理基板１との電気的接続を行うフリップチップボンディング方式（以後、フリップチップ方式と呼称）の半導体基板である。
そのため、信号処理基板１とセンサ基板２との電気的接続のためにワイヤ配線を必要とせず、半導体装置１０に形成される寄生容量を低減することができる。
そして、信号処理基板１とセンサ基板２とをフリップチップ方式により接続することで、可動部ＭＶが信号処理基板１の主面と向かい合うことになる。なお、可動部ＭＶの構成は図１４を用いて説明したセンサ基板ＳＣと同様である。
なお、可動部ＭＶと信号処理基板１の主面とが接触するのを防止するように、可動部ＭＶと信号処理基板１の主面との間には隙間ＳＰが設けられている。
このように、可動部ＭＶが信号処理基板１の主面に接触しないように構成されているが、信号処理基板１は可動部ＭＶを構成する可動電極（図示せず）が、センサ基板２の主面とは反対方向に無制限に移動するのを防止するストッパとしても機能する。
そして、このように構成された半導体装置１０は、図２に示されるように、基部３ａと蓋部３ｂとで構成されたパッケージ３の内部に収納される。具体的には、半導体装置１０は、凹部を有する基部３ａの底面に、導電性接着剤４ａを介して搭載されるとともに、その上部が蓋部３ｂで覆われた構造となっている。
この基部３ａと蓋部３ｂとは接着部材４ｂにて接着され、必要に応じて、真空中にて接着したりパッケージ内部に乾燥窒素や乾燥空気を封入することにより、パッケージ３内部の気密性を確保している。なお、このパッケージ３の材料としては、例えば、セラミックを用いることができ、接着部材４ｂの材料としては、接着剤や金属ろう剤を用いることができる。
また、信号処理基板１の一面側における所定領域には電極パッド５ａが設けられ、センサ基板２の可動部ＭＶが形成された面とは反対側の面における全面には金属層５ｂが設けら、パッケージ３の所定領域には電極パッド５ｃが設けられている。
電極パッド５ｃは、基部３ａに形成されたビアホールを介して電極パッド５ｄに電気的に接続されている。このため、これら電極パッド５ａ及び金属層５ｂと電極パッド５ｃとの間をワイヤ配線ＷＲにて接続することにより、信号処理基板１及びセンサ基板２とパッケージ３とが電気的に接続される構成となっている。
そして、パッケージ３に取り出された半導体装置１０の信号は、パッケージ３の外周部に設けられた外部取り出し電極パッド５ｄにより、パッケージ３の内部を介してパッケージ３の外部に伝達されることとなる。なお、電極パッド５ａの材料としては、例えば、Ａｌを用いることができ、電極パッド５ｃ及び外部取り出し電極パッド５ｄの材料としては、例えば、銅、Ｎｉ、Ａｕ、及びそれらの積層材等を用いることができ、ワイヤ配線ＷＲの材料としては、例えば、アルミや金を用いることができる。
また、パッケージ３の基部３ａにおける半導体装置１０が搭載される領域の表面には下部電極６が設けられており、この下部電極６と外部取り出し電極パッド５ｄとをパッケージ３の内部を介して電気的に接続することにより、パッケージ３の外部に伝達されることとなる。
以上のように、本発明では、図１に示されるように、信号処理基板１及びセンサ基板２にＳＯＩ基板を用いるとともに、信号処理基板１における酸化膜１ｂにより第１のシリコン層１ａと絶縁分離された第２のシリコン層１ｃに信号処理回路部を形成し、センサ基板２における酸化膜２ｂにより第１のシリコン層２ａと絶縁分離された第２のシリコン層２ｃに可動部ＭＶを形成したことを特徴としている。
そして、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）とセンサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）とは、バンプ１１を介して電気的に接続されている。
このような構成により、信号処理基板１における酸化膜１ｂにより第２のシリコン層１ｃと絶縁分離された第１のシリコン層１ａ及びセンサ基板２における酸化膜２ｂにより第２のシリコン層２ｃと絶縁分離された第１のシリコン層２ａを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
具体的には、信号処理基板１における第１のシリコン層１ａは、酸化膜１ｂにより信号処理回路と絶縁分離されるとともに、センサ基板２における第１のシリコン層２ａは、酸化膜２ｂにより可動部ＭＶと絶縁分離されているため、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位は、信号処理回路及び可動部ＭＶの電位と干渉しなくなる。
従って、信号処理回路及び可動部ＭＶの電位に関らず、第１のシリコン層１ａ及び第１のシリコン層２ａの電位を任意の値に設定することができるようになり、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位をグランド電位にすることで、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱から保護することのできる半導体装置を提供することができる。
（第２実施形態）
図３に本発明の第２実施形態に係る半導体装置の断面構造を示し、図４に図３におけるＡ―Ａ’線矢視図を示す。また、図５に本発明の第２実施形態に係るセンサ基板の製造方法を示す。
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
本実施形態では、図３に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に環状層１ｄが形成されるとともに、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に環状層２ｄが形成され、これら環状層１ｄ、２ｄ間を環状バンプ１１ａを介して接続することにより、環状層１ｄと環状層２ｄとを電気的に接続している。
そして、信号処理基板１の環状層１ｄは、環状の絶縁分離部１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離されているとともに、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されている。尚、絶縁分離部１ｅは、例えば絶縁体であるシリコン酸化膜等により形成されている。
同様に、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
また、図４に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に形成された環状の絶縁分離部１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離された領域に、環状層１ｄが形成されている。
そして、この環状層１ｄ上には、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に形成された環状層２ｄと電気的に接続するために、環状バンプ１１ａが配置されている。
更に、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）には、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）と電気的に接続するために設けられたバンプ１１が配置される電極パッド５ｅが形成されている。
そして、この電極パッド５ｅと信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）の外周部に設けられた電極パッド５ａとを、アルミ等からなる配線層７を介して電気的に接続することにより、信号処理基板１及びセンサ基板２にて得られた信号を外部に伝達している。
また、信号処理基板１における第２のシリコン層１ｃの周縁部には回路部（図示せず）が形成されていると共に、この回路部への電気的接続を可能にするための回路部接続用電極パッド５ｆが設けられている。
また、第２のシリコン層１ｃにおける絶縁分離層１ｅの内部領域には、この内部領域間への電気的接続を可能にするための内部接続用の電極パッド５ｇが設 また、信号処理基板１における第２のシリコン層１ｃの周縁部には、環状層１ｄの電位を調整するために、調整用電極パッド５ｈが設けられており、この調整用電極パッド５ｈと、環状層に設けられた電極パッド５ｉを配線層７により電気的に接続することにより、環状層７の電位を調整している。
なお、図示しないが、少なくとも配線層７とバンプ１１ａが重なり合う領域については、配線層７とバンプ１１ａとを電気的に絶縁分離するために、配線層７とバンプ１１ａとの間に絶縁体層が設けられている。
ここで、本実施形態に係るセンサ基板の製造方法を、図５を用いて簡単に説明する。なお、ここではセンサ基板２の製造方法についてのみ説明するが、信号処理基板１についても、以下の製造方法を用いて製造することができる。
まず、図５（ａ）に示されるように、不純物として燐、砒素等のＮ型元素を含む第１のシリコンウエハ３０を用意する。尚、この第１のシリコンウェハ３０の比抵抗は、０．００１Ω・ｃｍ〜１０Ω・ｃｍ程度であり、好ましくは、０．００１Ω・ｃｍ〜０．１Ω・ｃｍ程度である。次に、この第１のシリコンウェハ３０の一面側に、熱酸化等の方法を用いて、熱酸化膜３１を形成する。次に、この熱酸化膜３１の所定領域に、フォトリソグラフィ手法等の方法を用いて、コンタクト部３１ａを形成する。
続いて、図５（ｂ）に示されるように、コンタクト部３１ａが形成された熱酸化膜３１の表面に、ＣＶＤ等の方法を用いて、燐、砒素等のＮ型元素を高濃度（例えば、１×１０16ｃｍ-3〜１×１０21ｃｍ-3）に含んだポリシリコン層３２を形成する。次に、このポリシリコン層３２の表面を鏡面研磨する。
続いて、図５（ｃ）に示されるように、上記第１のシリコンウェハ３０と同様に、不純物として燐、砒素等のＮ型元素を含む第２のシリコンウェハ３３を用意する。なお、この第２のシリコンウェハ３３の比抵抗は、上記第１のシリコンウェハの比抵抗とほぼ同等である。
続いて、図５（ｄ）に示されるように、第１のシリコンウェハ３０のポリシリコン層３２が形成された面と第２のシリコンウェハ３３の一面とを接合する。なお、この接合方法としては、例えば窒素ガス等の不活性ガス中で行うことができる。
続いて、図５（ｅ）に示されるように、第２のシリコンウェハ３３と接合された第１のシリコンウェハ３０におけるポリシリコン層３２が形成された面とは反対側の面を研磨することにより、第１のシリコンウェハ３０を薄くするとともに、第１のシリコンウェハ３０及び第２のシリコンウェハ３３により一体に構成されたシリコンウェハを反転させる。
最後に、図５（ｆ）に示されるように、第１にシリコンウェハ３０に対して、ドライエッチング等の方法を用いて、加速度センサを構成する可動部ＭＶを形成する。尚、図示しないが、可動部ＭＶは、バンプ３５ａと電気的に接続されている。
また、これと同時に、第１のシリコンウェハの外周部に環状層３４を形成する。そして、第１のシリコンウェハ３０上にバンプ３５ａを配設するとともに、環状部３４上にバンプ３５ｂを配設することにより、センサ基板２と信号処理回路１とを電気的に接続している。尚、これらバンプ３５ａ、３５ｂは、例えば、蒸着アルミ層上にニッケル層、銅層、金層等を組み合わせて積層するにより形成することができる。
以上のように、本発明では、図３に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に環状層１ｄが形成されるとともに、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に環状層２ｄが形成され、これら環状層１ｄ、２ｄ間を環状バンプ１１ａを介して接続することにより、環状層１ｄと環状層２ｄとを電気的に接続している。
そして、信号処理基板１の環状層１ｄは、環状の絶縁分離層１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離されているとともに、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されている。
同様に、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
このような構成により、信号処理基板１の第１のシリコン層１ａ、環状層１ｄ及びセンサ基板２の第１のシリコン層２ａ、環状層２ｄを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱を保護することのできる半導体装置を提供することができる。
（第３実施形態）
図６に本発明の第３実施形態に係る半導体装置の断面構造を示す。
本実施形態の半導体装置の構成は、上記第２実施形態とほぼ同様であるため、第２実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
上記第２実施形態では、信号処理基板１の環状層１ｄは、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されているとともに、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
本実施形態では、図６に示されるように、信号処理基板１の環状層１ｄは、酸化膜１ｂにより第１のシリコン層１ａと電気的に絶縁分離されているとともに、センサ基板２の環状層２ｄは、酸化膜２ｂにより第１のシリコン層２ａと電気的に絶縁分離されている。つまり、本実施形態においては、ポリシリコン層１ｆ、２ｆ及びコンタクト部１ｇ、２ｇを不要としている。
このような構成により、信号処理基板１の第１のシリコン層１ａ、環状層１ｄ及びセンサ基板２の第１のシリコン層２ａ、環状層２ｄを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱を保護することのできる半導体装置を提供することができる。
（第４実施形態）
図７に本発明の第４実施形態に係る半導体装置の断面構造を示す。
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
上記第１実施形態では、半導体装置１０をパッケージ３の内部に収納した実施形態について説明したが、本実施形態では、半導体装置１０をモールド樹脂ＭＲにより封止している。
具体的には、図７に示されるように、半導体装置１０は、リードフレームのダイパッドＤＰ上に搭載され、信号処理基板１はワイヤ配線ＷＲを通じて、インナーリードＩＬに電気的に接続される構成となっている。そして、半導体装置１０は、ダイパッドＤＰおよびインナーリードＩＬとともにモールド樹脂ＭＲによって封止され、樹脂封止パッケージとなっている。
（第５実施形態）
図８に本発明の第５実施形態に係る半導体装置の断面構造を示す。
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
上記第１実施形態では、ワイヤ配線ＷＲにより半導体装置１０とパッケージ３との電気的な接続を確保していたが、本実施形態では、バンプ１１ｂにより半導体装置１０とパッケージとの電気的な接続を確保している。
具体的には、図８に示されるように、信号処理基板１とセンサ基板２とで構成された半導体装置１０を、センサ基板２が下方になるようにした状態で、信号処理基板１とパッケージ３とをバンプ１１ｂにより接続する。
そして、センサ基板２は、パッケージ３に接続された信号処理基板１により保持されるとともに、パッケージ３の底面に設けられた凹部３ｃに、パッケージ３の底面とは離間して配置される。
（第６実施形態）
図９に本発明の第６実施形態に係る半導体装置の断面構造を示す。
本実施形態の半導体装置の構成は、上記第５実施形態とほぼ同様であるため、第５実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
本実施形態では、図９に示されるように、第５実施形態のように、信号処理基板１とセンサ基板２とで構成された半導体装置１０を、センサ基板２が下方になるようにした状態で、信号処理基板１とパッケージ３とをバンプ１１ｂにより接続しつつ、第２、３実施形態のように、信号処理基板１における第２のシリコン層１ｃに環状層１ｄが形成されるとともに、センサ基板２における第２のシリコン層２ｃに環状層２ｄが形成されている。
このような構成にしたことにより、第５実施形態のような半導体装置１０の搭載方法においても、第２、３実施形態に記載の効果を得ることができる。
（他の実施形態）
尚、本発明は、上記各実施形態に限られるものではなく、様々な態様に適用可能である。
例えば、上記各実施形態では、本発明を容量式の半導体式加速度センサを備えた半導体装置に適用したが、これに限られるものではなく、角速度センサや圧力センサ等の半導体式センサを備えた半導体装置に適用することができる。
また、上記各実施形態では、信号処理基板１をパッケージ３に接着させているが、これに限られるものではなく、センサ基板２をパッケージ３に接着させてもよい。
また、上記各実施形態では、信号処理基板１とパッケージ３とを接着するのに用いる導電性接着剤４ａを、信号処理基板１とパッケージ３との接着面全面に塗布しているが、これに限られるものではなく、この導電性接着剤４ａは、半導体装置１０に発生する応力の緩和を考慮して、信号処理基板１とパッケージ３との接着面における四隅、環状、中心部のみ等に塗布してもよい。
また、上記第２実施形態では、不純物として燐、砒素等のＮ型元素を含むシリコンウエハ３０、３３を使用しているが、これに限られるものではなく、不純物としてボロン等のＰ型元素を含むシリコンウェハを用いてもよい。
また、上記各実施形態では、信号処理基板１及びセンサ基板２にＳＯＩ基板を用いたが、これに限られるものではなく、パッケージ３への装着状態によっては、信号処理基板１及びセンサ基板２の少なくともどちらか一方のみにＳＯＩ基板を用いてもよい。
図１０は、信号処理基板１を単結晶シリコンからなるバルク基板で構成した例を示した断面図であり、図１１は、図１０に示した半導体装置１０をセラミックからなるパッケージ３に搭載した時の様子を示した断面図である。また、図１２は、図１０に示した半導体装置１０をモールド樹脂ＭＲによって樹脂封止した様子を示した断面図である。これらの図に示されるように、例えば、信号処理基板１側をＳＯＩ基板に変えて単結晶シリコン基板で構成し、センサ基板２のみがＳＯＩ基板で構成されるようにしても良い。
また、上記各実施形態では、１つのセンサ基板２を用いた構成について説明したが、これに限られるものではなく、同様の機能または必要に応じて異なる機能を有する複数のセンサ基板を信号処理基板と対向させて配置したものでもよい。
また、上記各実施形態では、半導体装置１０の構造について、簡略化した図を用いて説明したが、具体的には、図６に示す半導体装置１０に対応する図１３のような構造になっている。この図１３に示されるように、センサ基板２の第２のシリコン層２ｃに形成された可動部ＭＶは、可動電極ＭＶＰと固定電極ＦＸＰを複数備え、これら可動電極ＭＶＰ及び固定電極ＦＸＰは対向配置されている。また、第２のシリコン層１ｃ及び第２のシリコン層２ｃの表面には、シリコン酸化膜等からなる絶縁分離層１ｈが形成されており、これら絶縁分離層１ｈの所定領域に開口部を複数形成し、この開口部にバンプ１１、１１ａが配置されている。また、第２のシリコン層１ｃの内部には複数の回路部が形成され、これら回路部は、例えば絶縁体であるシリコン酸化膜等からなる環状の絶縁分離部１ｅにより互いに絶縁されている。
本発明の第１実施形態に係る半導体装置の断面構造を示す図である。 本発明の第１実施形態に係る半導体装置を収納するパッケージを含めた全体図である。 本発明の第２実施形態に係る半導体装置の断面構造を示す図である。 図３におけるＡ―Ａ’線矢視図を示す図である。 本発明の第２実施形態に係るセンサ基板の製造方法を示す図である。 本発明の第３実施形態に係る半導体装置の断面構造を示す図である。 本発明の第４実施形態に係る半導体装置の断面構造を示す図である。 本発明の第５実施形態に係る半導体装置の断面構造を示す図である。 本発明の第６実施形態に係る半導体装置の断面構造を示す図である。 本発明の他の実施形態に係る半導体装置の断面構造を示す図である。 図１０に示す半導体装置を収納するパッケージを含めた全体図である。 図１０に示す半導体装置を樹脂封止したときの全体図である。 本発明の半導体装置の具体的な構造を示す図である。 従来の半導体装置の構成を説明する断面図である。 従来の半導体装置の構成を説明する斜視図である。 センサ基板の可動部の構成を説明する平面図である。 センサ基板の可動部を構成を説明する断面図である。 従来の半導体装置の構成を説明する断面図である。
符号の説明
１…信号処理基板、２…センサ基板、１ａ、２ａ…第１のシリコン層（第１の半導体層）、１ｂ、２ｂ、３１…酸化膜（絶縁層）、１ｃ、２ｃ…第２のシリコン層（第２の半導体層）、１ｄ、２ｄ、３４…環状層、１ｅ…絶縁分離部、１ｈ…絶縁分離層、１ｆ、２ｆ、３２…ポリシリコン層、１ｇ、２ｇ…コンタクト部、３…パッケージ、３ａ…基部、３ｂ…蓋部、３ｃ…凹部、１１、１１ａ、１１ｂ、３５ａ、３５ｂ…バンプ、４ａ…導電性接着剤、４ｂ…接着部材、５ａ、５ｃ、５ｅ、５ｆ、５ｇ、５ｈ、５ｉ…電極パッド、５ｂ…金属層、５ｄ…外部取り出し電極パッド、６…下部電極、７…配線層、１０…半導体装置、３０…第１のシリコンウェハ、３３…第２のシリコンウェハ、ＭＶ…可動部、ＳＰ…隙間、ＷＲ…ワイヤ配線、ＭＲ…モールド樹脂、ＤＰ…ダイパッド、ＩＬ…インナーリード。

Claims (4)

  1. 第１の半導体層（２ａ）上に絶縁層（２ｂ）を介して第２の半導体層（２ｃ）を積層してなる積層体と、前記第２の半導体層（２ｃ）に形成され力学量の印加に応じて変位可能な可動部（ＭＶ）とを有し、該可動部の変位を電気信号に変換して出力するセンサ基板（２）と、
    第１の半導体層（１ａ）上に絶縁層（１ｂ）を介して第２の半導体層（１ｃ）を積層してなる積層体を有し、前記センサ基板（２）の前記第２の半導体層（２ｃ）に対向して配設され、前記センサ基板（２）との前記電気信号の授受を、前記可動部（ＭＶ）の周囲に配設されたバンプ（１１）を通じて行う対向基板（１）と、を備えた半導体装置において、
    前記センサ基板（２）における前記第１の半導体層（２ａ）及び前記対向基板（１）における前記第１の半導体層（１ａ）を、前記可動部（ＭＶ）を外乱から保護するシールド層として用いたことを特徴とする半導体装置。
  2. 力学量の印加に応じて変位可能な可動部（ＭＶ）を有し、該可動部の変位を電気信号に変換して出力するセンサ基板（２）と、
    前記センサ基板（２）に対向して配設され、前記センサ基板（２）との前記電気信号の授受を、前記可動部（ＭＶ）の周囲に配設されたバンプ（１１）を通じて行う対向基板（１）と、を備えた半導体装置において、
    前記センサ基板（２）と前記対向基板（１）のうちの少なくとも一方が、第１の半導体層（１ａ、２ａ）上に絶縁層（１ｂ、２ｂ）を介して第２の半導体層（１ｃ、２ｃ）を積層してなる積層体によって構成され、前記第１の半導体層（１ａ、２ａ）は前記センサ基板（２）と前記対向基板（１）とが向き合う側と反対の面に配置され、この第１の半導体層（１ａ、２ａ）によって前記可動部（ＭＶ）を外乱から保護するシールド層が構成されていることを特徴とする半導体装置。
  3. 前記シールド層の電位をグランド電位にしたことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記対向基板（１）は、前記センサ基板（２）からの前記電気信号に所定の処理を施す信号処理基板であって、前記センサ基板（２）は前記信号処理基板上に配設されることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
JP2003430049A 2003-03-27 2003-12-25 半導体装置 Expired - Fee Related JP4238724B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003430049A JP4238724B2 (ja) 2003-03-27 2003-12-25 半導体装置
US10/806,274 US6979873B2 (en) 2003-03-27 2004-03-23 Semiconductor device having multiple substrates
DE102004014444.3A DE102004014444B4 (de) 2003-03-27 2004-03-24 Halbleiteranordnung mit mehreren Substraten
US11/268,524 US7466000B2 (en) 2003-03-27 2005-11-08 Semiconductor device having multiple substrates
US12/292,068 US8519493B2 (en) 2003-03-27 2008-11-12 Semiconductor device having multiple substrates

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003088934 2003-03-27
JP2003430049A JP4238724B2 (ja) 2003-03-27 2003-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2004311951A JP2004311951A (ja) 2004-11-04
JP4238724B2 true JP4238724B2 (ja) 2009-03-18

Family

ID=32993049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430049A Expired - Fee Related JP4238724B2 (ja) 2003-03-27 2003-12-25 半導体装置

Country Status (3)

Country Link
US (3) US6979873B2 (ja)
JP (1) JP4238724B2 (ja)
DE (1) DE102004014444B4 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381630B2 (en) * 2001-01-02 2008-06-03 The Charles Stark Draper Laboratory, Inc. Method for integrating MEMS device and interposer
KR100622372B1 (ko) * 2004-06-01 2006-09-19 삼성전자주식회사 복수개의 구성유닛을 포함하는 자이로센서 및 그 제조방법
JP4277079B2 (ja) * 2004-06-18 2009-06-10 Ｏｋｉセミコンダクタ株式会社 半導体加速度センサ装置及びその製造方法
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
US20060081983A1 (en) * 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
KR100605368B1 (ko) * 2004-10-20 2006-07-28 삼성전자주식회사 Ｓｏｉ기판, 그 제조방법, 그리고, 그 ｓｏｉ기판을이용한 부유 구조체 제조 방법
JP4611005B2 (ja) * 2004-11-30 2011-01-12 パイオニア株式会社 センサ素子
JP4754817B2 (ja) * 2004-12-20 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体加速度センサ
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
JP5074693B2 (ja) * 2005-01-26 2012-11-14 パナソニック株式会社 微小電気機械デバイス
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
JP2007040772A (ja) * 2005-08-02 2007-02-15 Mitsubishi Electric Corp 半導体圧力センサ
WO2007021039A1 (ja) * 2005-08-17 2007-02-22 G-Device Corporation 小型傾斜・振動センサとその製造方法
US7571647B2 (en) * 2005-08-30 2009-08-11 Oki Semiconductor Co., Ltd. Package structure for an acceleration sensor
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US8129801B2 (en) * 2006-01-06 2012-03-06 Honeywell International Inc. Discrete stress isolator attachment structures for MEMS sensor packages
DE102006026023A1 (de) * 2006-06-01 2007-12-06 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils
JP4582056B2 (ja) * 2006-06-12 2010-11-17 株式会社デンソー センサ装置
JP5092462B2 (ja) * 2006-06-13 2012-12-05 株式会社デンソー 力学量センサ
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
JP5026038B2 (ja) * 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
US8569850B2 (en) * 2006-10-11 2013-10-29 Sensfab Pte Ltd Ultra low pressure sensor
US8250921B2 (en) * 2007-07-06 2012-08-28 Invensense, Inc. Integrated motion processing unit (MPU) with MEMS inertial sensing and embedded digital electronics
US7737513B2 (en) * 2007-05-30 2010-06-15 Tessera, Inc. Chip assembly including package element and integrated circuit chip
TWI341014B (en) * 2007-05-30 2011-04-21 Ind Tech Res Inst A device structure with preformed ring and method therefor
EP2011762B1 (en) * 2007-07-02 2015-09-30 Denso Corporation Semiconductor device with a sensor connected to an external element
DE102007044806A1 (de) * 2007-09-20 2009-04-02 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
JP4636187B2 (ja) * 2008-04-22 2011-02-23 株式会社デンソー 力学量センサの製造方法および力学量センサ
US20090282917A1 (en) * 2008-05-19 2009-11-19 Cenk Acar Integrated multi-axis micromachined inertial sensing unit and method of fabrication
EP2307059B1 (en) 2008-07-16 2012-01-18 Millipore Corporation Temperature hardened pharmaceutical devices with soi
WO2010032819A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
US8089144B2 (en) 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP4883077B2 (ja) * 2008-12-17 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP4784641B2 (ja) * 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
US8018032B2 (en) * 2008-12-31 2011-09-13 Unimicron Technology Corp. Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
JP4858547B2 (ja) * 2009-01-09 2012-01-18 株式会社デンソー 半導体装置およびその製造方法
JP2010171216A (ja) * 2009-01-23 2010-08-05 Kyushu Institute Of Technology Ｍｅｍｓデバイスパッケージ装置及びその製造方法
JP2010238921A (ja) * 2009-03-31 2010-10-21 Alps Electric Co Ltd Ｍｅｍｓセンサ
WO2011016348A1 (ja) * 2009-08-07 2011-02-10 アルプス電気株式会社 Ｍｅｍｓセンサ
JP4985789B2 (ja) * 2010-01-13 2012-07-25 株式会社デンソー 力学量センサ
JP5299353B2 (ja) * 2010-05-20 2013-09-25 株式会社デンソー 半導体装置
DE102010030960B4 (de) * 2010-07-06 2020-12-10 Robert Bosch Gmbh Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
KR101289101B1 (ko) * 2010-11-18 2013-07-23 삼성전기주식회사 관성센서
JP2012202762A (ja) * 2011-03-24 2012-10-22 Denso Corp 力学量センサ
JP2011180146A (ja) * 2011-04-04 2011-09-15 Oki Semiconductor Co Ltd 半導体装置
US9632105B2 (en) * 2011-09-30 2017-04-25 Panasonic Intellectual Property Management Co., Ltd. Angular velocity sensor for suppressing fluctuation of detection sensitivity
JP6016228B2 (ja) * 2012-07-03 2016-10-26 ソニーセミコンダクタソリューションズ株式会社 センサデバイス
US8941223B2 (en) * 2012-09-10 2015-01-27 Invensense, Inc. MEMS device package with conductive shell
JP6119518B2 (ja) 2013-02-12 2017-04-26 ソニー株式会社 センサ装置、入力装置及び電子機器
US10055067B2 (en) 2013-03-18 2018-08-21 Sony Corporation Sensor device, input device, and electronic apparatus
JP6142745B2 (ja) 2013-09-10 2017-06-07 ソニー株式会社 センサ装置、入力装置及び電子機器
JP2015068800A (ja) 2013-09-30 2015-04-13 セイコーエプソン株式会社 圧力センサー、電子機器および移動体
JP6398168B2 (ja) * 2013-10-08 2018-10-03 セイコーエプソン株式会社 実装基板、センサーユニット、電子機器および移動体
JP2015190859A (ja) 2014-03-28 2015-11-02 ソニー株式会社 センサ装置、入力装置及び電子機器
JP6572603B2 (ja) * 2015-04-13 2019-09-11 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
US10800651B2 (en) * 2016-05-06 2020-10-13 Analog Devices, Inc. Low stress integrated device packages
US11460360B2 (en) 2017-11-14 2022-10-04 Intuitive Surgical Operations, Inc. Split bridge circuit force sensor
JP2019215269A (ja) * 2018-06-13 2019-12-19 セイコーエプソン株式会社 物理量センサー、複合センサー、慣性計測ユニット、移動体測位装置、携帯型電子機器、電子機器、移動体、走行支援システム、および表示装置
US11274035B2 (en) 2019-04-24 2022-03-15 X-Celeprint Limited Overhanging device structures and related methods of manufacture
US20210002128A1 (en) 2018-12-03 2021-01-07 X-Celeprint Limited Enclosed cavity structures
WO2021224284A1 (en) * 2020-05-05 2021-11-11 X-Celeprint Limited Enclosed cavity structures
DE102020211741A1 (de) * 2020-09-21 2022-03-24 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanischer Sensor
US11702335B2 (en) 2020-12-04 2023-07-18 Analog Devices, Inc. Low stress integrated device package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730201B2 (ja) 1989-08-07 1998-03-25 株式会社デンソー 半導体加速度センサ
US5724261A (en) * 1996-02-05 1998-03-03 Rent Roll, Inc. Data processing system and method for compiling data during property inspection and maintenance operations
DE69736630D1 (de) 1997-06-19 2006-10-19 St Microelectronics Srl Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur
JPH11258265A (ja) * 1998-03-16 1999-09-24 Akebono Brake Ind Co Ltd 半導体加速度センサ及びその製造方法
US6167761B1 (en) * 1998-03-31 2001-01-02 Hitachi, Ltd. And Hitachi Car Engineering Co., Ltd. Capacitance type pressure sensor with capacitive elements actuated by a diaphragm
US6518084B1 (en) * 1998-12-15 2003-02-11 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of producing a micromechanical structure for a micro-electromechanical element
US6393207B1 (en) * 1999-01-14 2002-05-21 Cfm Majestic Inc. Electric fireplace with light randomizer, filter and diffuser screen
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP4396009B2 (ja) 2000-08-01 2010-01-13 株式会社豊田中央研究所 集積化センサ
JP2003084008A (ja) * 2001-09-10 2003-03-19 Mitsubishi Electric Corp 半導体デバイス
US6919884B2 (en) * 2002-04-10 2005-07-19 Hon Technology Inc. Simulated fireplace including electronic display
JP2004227251A (ja) * 2003-01-22 2004-08-12 Toshiba Corp 電子機器
WO2005108871A2 (en) * 2004-05-04 2005-11-17 Flue Sentinel, Inc. Wireless fireplace damper control device
US20060099565A1 (en) * 2004-11-05 2006-05-11 Elite Group, Inc. Artificial fireplace

Also Published As

Publication number Publication date
US20060055001A1 (en) 2006-03-16
US20090079017A1 (en) 2009-03-26
US20040188782A1 (en) 2004-09-30
DE102004014444A1 (de) 2004-10-21
US8519493B2 (en) 2013-08-27
JP2004311951A (ja) 2004-11-04
US6979873B2 (en) 2005-12-27
US7466000B2 (en) 2008-12-16
DE102004014444B4 (de) 2018-07-26

Similar Documents

Publication Publication Date Title
JP4238724B2 (ja) 半導体装置
JP4825778B2 (ja) 半導体装置およびその製造方法
US6313529B1 (en) Bump bonding and sealing a semiconductor device with solder
US8522613B2 (en) Acceleration sensor
US8941229B2 (en) Semiconductor device and method of manufacturing the same
JP4404143B2 (ja) 半導体装置およびその製造方法
JP4165360B2 (ja) 力学量センサ
US8264051B2 (en) Semiconductor device and manufacturing method of the same
US8748998B2 (en) Sensor module
US7859093B2 (en) Method for protecting encapsulated sensor structures using stack packaging
KR101115968B1 (ko) 용량형 역학량 센서와 반도체 장치
JP4973443B2 (ja) センサ装置
US20090127639A1 (en) Semiconductor apparatus
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
JP2005038911A (ja) 半導体装置
JP5181452B2 (ja) 加速度センサ
JP3938199B1 (ja) ウェハレベルパッケージ構造体およびセンサ装置
WO2007061050A1 (ja) センサ装置及びその製造方法
JP6416704B2 (ja) 樹脂封止型センサ装置
JP2008185374A (ja) センサ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4238724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees