JP4784641B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4784641B2
JP4784641B2 JP2008326672A JP2008326672A JP4784641B2 JP 4784641 B2 JP4784641 B2 JP 4784641B2 JP 2008326672 A JP2008326672 A JP 2008326672A JP 2008326672 A JP2008326672 A JP 2008326672A JP 4784641 B2 JP4784641 B2 JP 4784641B2
Authority
JP
Japan
Prior art keywords
sensor
cap
wafer
cap wafer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008326672A
Other languages
English (en)
Other versions
JP2010153406A (ja
Inventor
和彦 杉浦
哲夫 藤井
久則 与倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008326672A priority Critical patent/JP4784641B2/ja
Priority to US12/654,002 priority patent/US20100155865A1/en
Priority to DE102009055283A priority patent/DE102009055283A1/de
Publication of JP2010153406A publication Critical patent/JP2010153406A/ja
Application granted granted Critical
Publication of JP4784641B2 publication Critical patent/JP4784641B2/ja
Priority to US13/748,734 priority patent/US8785231B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Description

本発明は、ＩＣやＬＳＩの集積回路、可動部をもった半導体力学量センサ（加速度センサ、角速度センサ（ジャイロセンサ）等）、ＭＥＭＳ発振器をキャップにて保護した半導体装置およびその製造方法に関するものであり、特に、加速度センサや角速度センサ（ジャイロセンサ）に適用すると好適である。
従来より、可動部等が形成されたデバイス層の上下に下面基板と上面基板とが接合され、デバイス層の可動部等が両基板により密封された慣性力センサが提案されている（例えば、特許文献１参照）。上面基板は可動部等を覆うキャップとして機能し、可動部への水や異物の混入などを防止できるようになっている。
また、上面基板にはデバイス層が露出するように貫通孔が設けられている。これにより、デバイス層に設けられたパッドが該貫通孔に露出するので、該パッドにワイヤボンディングを直接行うことにより、デバイス層と外部との電気的接続を図っている。
このような慣性力センサは、デバイス層と下面基板とが接合され、デバイス層に可動部等が形成された後、貫通孔が形成された上面基板がデバイス層に接合されることにより得られる。このとき、上面基板の貫通孔はデバイス層のパッドの位置に合わせられる。この後、貫通孔に露出したパッドにワイヤボンディングが行われる。こうして、慣性力センサが完成する。
特開２００４−３３３１３３号公報
しかしながら、上記従来の技術では、ワイヤが上面基板に触れてしまわないようにするために貫通孔のサイズを大きくしなければならず、チップサイズが大きくなるという問題がある。また、上面基板に貫通孔が設けられていることにより上面基板の表面積が小さくなっているため、上面基板の強度が下がっており、上面基板を保持したり搬送したりするハンドリングが困難になるという問題がある。
本発明は、上記点に鑑み、キャップのハンドリングを向上させることができる半導体装置の製造方法を提供することを第１の目的とし、半導体装置のサイズを小さくすることが可能な構造を提供することを第２の目的とする。
上記目的を達成するため、請求項１に記載の発明では、センサ部（１０）が複数形成されたセンサウェハ（４０）を用意し、センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有し、センサウェハ（４０）の各センサ部（１０）に対応した位置にキャップ部（２０）となる部分が複数形成されたキャップウェハ（５０）を用意した後、キャップウェハ（５０）においてキャップ部（２０）となる部分のうちコンタクト領域（１４ａ）に対応する位置にトレンチ（５３）をそれぞれ形成し、該トレンチ（５３）の壁面に絶縁膜（２５ｂ）をそれぞれ形成し、さらに絶縁膜（２５ｂ）の上に埋め込み電極（５４）をそれぞれ形成する工程と、センサウェハ（４０）とキャップウェハ（５０）とを接合することにより、埋め込み電極（５４）をコンタクト領域（１４ａ）にそれぞれ電気的に接続すると共に、センサ部（１０）とキャップ部（２０）とでセンサ構造体（１４〜１６）をそれぞれ密閉する工程と、キャップウェハ（５０）のうち該キャップウェハ（５０）の裏面（５２）側を除去することにより、トレンチ（５３）を貫通孔（２５ａ）とすると共に、キャップウェハ（５０）の新たな裏面（５２）から埋め込み電極（５４）を露出させて貫通電極（２５ｃ）とする工程と、キャップウェハ（５０）の新たな裏面（５２）から貫通電極（２５ｃ）を露出させた後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものをセンサ部（１０）およびキャップ部（２０）のチップ単位に分割する工程とを含んでいることを特徴とする。
これによると、キャップウェハ（５０）はセンサウェハ（４０）に接合された後に貫通電極（２５ｃ）が露出するように該キャップウェハ（５０）の裏面（５２）側が分離されるので、キャップウェハ（５０）を搬送する際にキャップウェハ（５０）の表面積が小さくなっておらず、キャップウェハ（５０）の厚さも確保できるので、キャップウェハ（５０）の強度が低下することはない。したがって、キャップウェハ（５０）のハンドリングを向上させることができる。
請求項２に記載の発明では、埋め込み電極（５４）を露出させる工程では、キャップウェハ（５０）の裏面（５２）側からキャップウェハ（５０）にイオンを注入することにより、キャップウェハ（５０）のうちトレンチ（５３）の底部の深さもしくは該底部よりもセンサウェハ（４０）側の深さにイオン打ち込み層（５５）を形成する工程と、イオン打ち込み層（５５）を形成した後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものを熱処理する工程と、熱処理後のイオン打ち込み層（５５）を劈開面として、該劈開面よりもキャップウェハ（５０）の裏面（５２）側を分離することにより、キャップウェハ（５０）の新たな裏面（５２）から埋め込み電極（５４）を露出させて該埋め込み電極（５４）を貫通電極（２５ｃ）とする工程とを含んでいることを特徴とする。
これによると、キャップウェハ（５０）のうち、該キャップウェハ（５０）の裏面（５２）側の不要な部分を引き剥がして除去することができるので、キャップウェハ（５０）の裏面（５２）から貫通電極（２５ｃ）を容易に露出させることができる。
請求項３に記載の発明のように、埋め込み電極（５４）を露出させる工程では、キャップウェハ（５０）の裏面（５２）を機械研磨することにより、キャップウェハ（５０）の新たな裏面（５２）から埋め込み電極（５４）を露出させることもできる。
請求項４に記載の発明では、埋め込み電極（５４）を露出させる工程では、キャップウェハ（５０）の裏面（５２）をＣＭＰ研磨することにより、キャップウェハ（５０）の新たな裏面（５２）から埋め込み電極（５４）を露出させることを特徴とする。
これによると、キャップウェハ（５０）の裏面（５２）を鏡面のようにきれいに仕上げることができる。また、キャップウェハ（５０）、絶縁膜（２５ｂ）、および貫通電極（２５ｃ）に対するＣＰＭ研磨の選択比を調節することで、キャップウェハ（５０）から貫通電極（２５ｃ）を突出させた構造、キャップウェハ（５０）の裏面（５２）と同じ面に貫通電極（２５ｃ）を露出させた構造、キャップウェハ（５０）の裏面（５２）よりもセンサウェハ（４０）側に貫通電極（２５ｃ）の露出面を位置させた構造のいずれかを形成することができる。
請求項５に記載の発明のように、埋め込み電極（５４）を露出させる工程では、キャップウェハ（５０）の裏面（５２）をエッチングすることにより、キャップウェハ（５０）の新たな裏面（５２）から埋め込み電極（５４）を露出させることもできる。
請求項６に記載の発明では、一方の前記センサ部（１０）の接続領域（１９ａ）と他方のセンサ部（１０）の接続領域（１９ａ）とが対向配置されて各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方のセンサ部（１０）のセンサ構造体（１４、１６、１８）と他方のセンサ部（１０）のセンサ構造体（１４、１６、１８）とでキャビティ領域（１９ｂ）が挟まれて配置されるように、センサ部（１０）が複数形成されたセンサウェハ（４０）を用意し、センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意した後、キャップウェハ（５０）の表面（５１）のうちキャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、キャップウェハ（５０）の凹部（５６）でセンサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、センサウェハ（４０）とキャップウェハ（５０）とを接合し、センサ部（１０）とキャップ部（２０）とでセンサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、キャップウェハ（５０）の裏面（５２）側からイオンを注入することにより、キャップウェハ（５０）のうち凹部（５６）の底部の深さもしくは該底部よりもセンサウェハ（４０）側の深さにイオン打ち込み層（５５）を形成する工程と、イオン打ち込み層（５５）を形成した後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものを熱処理する工程と、熱処理後のイオン打ち込み層（５５）を劈開面として、該劈開面よりもキャップウェハ（５０）の裏面（５２）側を分離することにより、キャップウェハ（５０）の凹部（５６）を貫通させてキャップウェハ（５０）の新たな裏面（５２）からキャビティ領域（１９ｂ）を露出させる工程と、キャップウェハ（５０）の裏面（５２）からキャビティ領域（１９ｂ）を露出させた後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものをセンサ部（１０）およびキャップ部（２０）のチップ単位に分割することにより、センサ部（１０）の接続領域（１９ａ）をキャップ部（２０）から露出させる工程とを含んでいることを特徴とする。
これによると、キャップウェハ（５０）にキャビティ領域（１９ｂ）を露出させるための貫通孔を形成する前に、キャップウェハ（５０）をセンサウェハ（４０）に接合しているので、キャップウェハ（５０）を搬送する際にキャップウェハ（５０）の表面積が小さくなっておらず、キャップウェハ（５０）の厚さも確保できるので、キャップウェハ（５０）の強度が低下することはない。したがって、キャップウェハ（５０）のハンドリングを向上させることができる。
請求項７に記載の発明では、一方の前記センサ部（１０）の接続領域（１９ａ）と他方の前記センサ部（１０）の接続領域（１９ａ）とが対向配置されて前記各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）と他方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）とで前記キャビティ領域（１９ｂ）が挟まれて配置されるように、前記センサ部（１０）が複数形成されたセンサウェハ（４０）を用意し、センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意した後、キャップウェハ（５０）の表面（５１）のうちキャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、キャップウェハ（５０）の凹部（５６）でセンサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、センサウェハ（４０）とキャップウェハ（５０）とを接合し、センサ部（１０）とキャップ部（２０）とでセンサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、キャップウェハ（５０）の裏面（５２）をエッチングすることにより、キャップウェハ（５０）の凹部（５６）を貫通させてキャップウェハ（５０）の新たな裏面（５２）からキャビティ領域（１９ｂ）を露出させる工程と、キャップウェハ（５０）の裏面（５２）からキャビティ領域（１９ｂ）を露出させた後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものをセンサ部（１０）およびキャップ部（２０）のチップ単位に分割することにより、センサ部（１０）の接続領域（１９ａ）をキャップ部（２０）から露出させる工程とを含んでいることを特徴とする。
これによると、キャップウェハ（５０）にキャビティ領域（１９ｂ）を露出させるための貫通孔をエッチングにより形成する前に、キャップウェハ（５０）をセンサウェハ（４０）に接合しているので、キャップウェハ（５０）を搬送する際にキャップウェハ（５０）の表面積が小さくなっておらず、キャップウェハ（５０）の厚さも確保できるので、キャップウェハ（５０）の強度が低下することはない。したがって、キャップウェハ（５０）のハンドリングを向上させることができる。
請求項８に記載の発明では、一方のセンサ部（１０）の接続領域（１９ａ）と他方のセンサ部（１０）の接続領域（１９ａ）とが対向配置されて各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方のセンサ部（１０）のセンサ構造体（１４、１６、１８）と他方のセンサ部（１０）のセンサ構造体（１４、１６、１８）とでキャビティ領域（１９ｂ）が挟まれて配置されるように、センサ部（１０）が複数形成されたセンサウェハ（４０）を用意し、センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意した後、キャップウェハ（５０）の表面（５１）のうちキャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、キャップウェハ（５０）の凹部（５６）でセンサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、センサウェハ（４０）とキャップウェハ（５０）とを接合し、センサ部（１０）とキャップ部（２０）とでセンサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、密閉の後、キャップウェハ（５０）の裏面（５２）にダイシングテープ（６０）を貼り付ける工程と、キャップウェハ（５０）の裏面（５２）側のうち、キャビティ領域（１９ｂ）に対向した部位をダイシングテープ（６０）に貼り付けた状態で部分的にダイシングする工程と、ダイシングの後、キャップウェハ（５０）の裏面（５２）からダイシングテープ（６０）を剥がすと共に、キャップウェハ（５０）のうちキャビティ領域（１９ｂ）に対向した部位をキャップウェハ（５０）から除去することにより、キャップウェハ（５０）の凹部（５６）を貫通させてキャップウェハ（５０）の裏面（５２）からキャビティ領域（１９ｂ）を露出させる工程と、キャップウェハ（５０）の裏面（５２）からキャビティ領域（１９ｂ）を露出させた後、センサウェハ（４０）とキャップウェハ（５０）とを接合したものをセンサ部（１０）およびキャップ部（２０）のチップ単位に分割することにより、センサ部（１０）の接続領域（１９ａ）をキャップ部（２０）から露出させる工程とを含んでいることを特徴とする。
これによると、キャップウェハ（５０）にキャビティ領域（１９ｂ）を露出させるための貫通孔をダイシングによって形成する前に、キャップウェハ（５０）をセンサウェハ（４０）に接合しているので、キャップウェハ（５０）を搬送する際にキャップウェハ（５０）の表面積が小さくなっておらず、キャップウェハ（５０）の厚さも確保できるので、キャップウェハ（５０）の強度が低下することはない。したがって、キャップウェハ（５０）のハンドリングを向上させることができる。
請求項９に記載の発明では、センサ構造体（１４〜１６）および該センサ構造体（１４〜１６）に電気的に接続された接続部（１９）を備えたセンサ部（１０）と、一面（２０ａ）と他面（２０ｂ）とを貫通した貫通孔（２５ａ）と、貫通孔（２５ａ）の壁面に形成された絶縁膜（２５ｂ）と、絶縁膜（２５ｂ）の上に形成され一面（２０ａ）と他面（２０ｂ）とを貫通すると共に、センサ部（１０）の接続部（１９）に電気的に接続された貫通電極（２５ｃ）とを有するキャップ部（２０）とを備え、センサ部（１０）の一面（１０ａ）にキャップ部（２０）の一面（２０ａ）が接合されたことにより、センサ構造体（１４〜１６）がセンサ部（１０）とキャップ部（２０）とによって密閉されており、キャップ部（２０）は、該キャップ部（２０）の他面（２０ｂ）にイオン打ち込み層（５５）を備え、貫通電極（２５ｃ）はイオン打ち込み層（５５）から露出していることを特徴とする。
これによると、キャップ部（２０）からセンサ部（１０）の接続部（１９）を露出させずに貫通電極（２５ｃ）によって接続部（１９）の電位をキャップ部（２０）の他面（２０ｂ）に取り出すことができる。したがって、キャップ部（２０）にワイヤを接続させるための貫通孔を設ける必要がないので、センサ部（１０）の一面（１０ａ）の面方向におけるサイズを小さくすることができ、ひいては半導体装置のサイズを小型化することができる。
請求項１０に記載の発明では、イオン打ち込み層（５５）の表面は、劈開面になっていることを特徴とする。これにより、イオン打ち込み層（５５）の表面を、粗い面ではなく、きれいな面とすることができる。
請求項１１に記載の発明では、センサ構造体（１４、１６、１８）と、一面（１０ａ）の外縁側に位置すると共にセンサ構造体（１４、１６、１８）に電気的に接続された接続部（１９）とを有するセンサ部（１０）と、センサ部（１０）の接続部（１９）が配置された接続領域（１９ａ）を露出させるようにセンサ部（１０）に接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）とを有するキャップ部（２０）とを備え、センサ部（１０）の一面（１０ａ）にキャップ部（２０）の一面（２０ａ）が接合されたことにより、センサ構造体（１４、１６、１８）がセンサ部（１０）とキャップ部（２０）とによって密閉されると共に、接続領域（１９ａ）がキャップ部（２０）から露出しており、キャップ部（２０）は、該キャップ部（２０）の他面（２０ｂ）にイオン打ち込み層（５５）を備えていることを特徴とする。
これによると、センサ部（１０）の接続領域（１９ａ）が露出するように該センサ部（１０）にキャップ部（２０）を接合しているので、キャップ部（２０）から接続部（１９）を露出させるための貫通孔を設ける必要がない。したがって、センサ部（１０）の一面（１０ａ）の面方向におけるサイズを小さくすることができ、ひいては半導体装置のサイズを小型化することができる。
請求項１２に記載の発明では、イオン打ち込み層（５５）の表面は、劈開面になっていることを特徴とする。これにより、イオン打ち込み層（５５）の表面を、粗い面ではなく、きれいな面とすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサや角速度センサ（ジャイロセンサ）等の力学量センサであり、例えば車両の加速度や角速度の検出に用いられるものである。特に、本実施形態では、半導体装置を構成する基板の一面に垂直な方向の加速度を検出するものである。
図１（ａ）は本実施形態に係る半導体装置の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。図１（ａ）ではセンサ部１０をメインとした平面図を示してあり、図１（ｂ）では半導体装置全体の断面図を示してある。以下、図１を参照して、本実施形態に係る半導体装置の構造について説明する。
図１（ｂ）に示されるように、半導体装置は、センサ部１０とキャップ部２０とが積層されて構成されたものである。センサ部１０は、一面１０ａを有する板状のものであり、キャップ部２０は一面２０ａとこの一面２０ａの反対側の他面２０ｂとを有する板状のものである。そして、センサ部１０の一面１０ａとキャップ部２０の一面２０ａとが張り合わされて半導体装置が構成されている。
まず、センサ部１０について説明する。センサ部１０は、加速度等の物理量を検出するセンシング部が設けられたものである。このセンサ部１０は、図１（ｂ）に示されるように、第１シリコン層１１と第２シリコン層１２とで絶縁層１３が挟みこまれて構成されるＳＯＩ基板によって構成されている。各シリコン層１１、１２として、例えばＮ型の単結晶シリコンが採用される。また、絶縁層１３として例えばＳｉＯ２が採用される。なお、第１シリコン層１１の表面にＡｌ等の金属層を形成しても良い。
センシング部は、ＳＯＩ基板のうちの第１シリコン層１１がパターニングされて形成されている。具体的には、第１シリコン層１１には、図１（ａ）に示されるように、アンカー部１４、梁部１５、振動子１６、および周辺部１７が形成されている。これらは、ＭＥＭＳ技術により第１シリコン層１１に形成されたものである。
アンカー部１４は、第２シリコン層１２に対して振動子１６を浮かせて支持するためのものである。このアンカー部１４はブロック状をなしており、絶縁層１３の上に設けられている。また、アンカー部１４にはコンタクト領域１４ａが設けられており、このコンタクト領域１４ａを介して外部との電気的接続が図られている。
梁部１５は、アンカー部１４と振動子１６とを連結するものであり、バネ性を有するものである。この梁部１５により、振動子１６がアンカー部１４に一体に連結されて支持されている。したがって、振動子１６は、図１（ｂ）に示されるように、第２シリコン層１２の上に一定の間隔で浮遊した状態になっている。本実施形態では、２つの梁部１５がアンカー部１４と振動子１６とを接続している。
振動子１６は、半導体装置が外部から受けた加速度や角速度に応じて第１シリコン層１１の平面方向に垂直な方向に振動する錘として機能するものである。このような振動子１６は、四角形状をなしており、センサ部１０とキャップ部２０との積層方向に第１シリコン層１１を貫通する複数のエッチングホール１６ａがそれぞれ形成されている。このエッチングホール１６ａは、振動子１６と第２シリコン層１２との間の絶縁層１３を除去する際のエッチング媒体の導入孔として用いられる。
以下では、上記のアンカー部１４、梁部１５、および振動子１６によって構成された構造をセンサ構造体という。
周辺部１７は、キャップ部２０に接合される部位であり、上記センサ構造体を一周して囲むように形成されている。この周辺部１７は、絶縁層１３の上に固定されている。
上記構成を有するセンサ部１０において、センサ構造体や周辺部１７を構成する第１シリコン層１１の表面がセンサ部１０の一面１０ａに該当する。このセンサ部１０の一面１０ａにキャップ部２０が接合されている。
次に、キャップ部２０について説明する。キャップ部２０は、上記センサ構造体への水や異物の混入などを防止するものである。また、キャップ部２０は、センサ部１０との間に密閉した空間を形成する役割も果たす。
このようなキャップ部２０は、図１（ｂ）に示されるように、シリコン基板２１と、第１絶縁膜２２と、配線層２３と、第２絶縁膜２４とを備えて構成されている。
第１絶縁膜２２は、シリコン基板２１においてセンサ部１０と対向する一面全体に形成されている。この第１絶縁膜２２は配線層２３とシリコン基板２１とを絶縁するためのものである。
配線層２３は、第１絶縁膜２２の上に形成されたものである。この配線層２３は、図１（ｂ）に示されるように、振動子１６に対応した位置に設けられている。これにより、配線層２３が上側電極（固定電極）とされ、振動子１６が下側電極（可動電極）とされたコンデンサが構成される。
第２絶縁膜２４は、配線層２３を覆うように第１絶縁膜２２の上に形成されている。この第２絶縁膜２４には、該第２絶縁膜２４のうち振動子１６と対向する部分に凹部２４ａが形成されている。この凹部２４ａは、振動子１６がセンサ部１０とキャップ部２０との積層方向に振動したとしても、第２絶縁膜２４に接触しないようにするために設けられている。したがって、振動子１６が図１（ｂ）に示される矢印の方向、すなわちセンサ部１０の一面１０ａに垂直な方向に移動できるようになっている。
上記第１絶縁膜２２および第２絶縁膜２４として例えばＳｉＯ２やＳｉ３Ｎ４等の絶縁体が採用される。また、配線層２３として例えばＡｌやポリシリコン等の導体が採用される。
そして、第２絶縁膜２４の表面がセンサ部１０のアンカー部１４の一部および周辺部１７に直接接合されている。これにより、センサ部１０の第２シリコン層１２、絶縁層１３、周辺部１７、キャップ部２０の第２絶縁膜２４がセンサ構造体を密閉した形態となる。つまり、センサ部１０とキャップ部２０とによって密閉された空間が封止空間３０とされ、該封止空間３０にセンサ構造体が封止された状態になっている。
なお、封止空間３０には、振動子１６のダンピング効果を得るために封止媒体を封入しても良い。封止媒体として、空気やＮ２の他、ＨｅやＡｒ等の不活性ガス等の気体が用いられる。また、より高いダンピング効果を得るべく、封止空間３０の気圧を、例えば１気圧以上にしても良い。
そして、本実施形態では、第２絶縁膜２４の表面がキャップ部２０の一面２０ａに該当する。一方、キャップ部２０のシリコン基板２１のうち第１絶縁膜２２が形成された面とは反対側の面がキャップ部２０の他面２０ｂに該当する。このキャップ部２０の他面２０ｂは劈開面になっている。このため、キャップ部２０の他面２０ｂは、粗い面ではなく、きれいな面になっている。
また、図１（ｂ）に示されるように、キャップ部２０には、シリコン基板２１、第１絶縁膜２２、および第２絶縁膜２４を貫通する貫通孔２５ａが設けられている。そして、この貫通孔２５ａの壁面にＳｉＯ２膜等の絶縁膜２５ｂが形成され、この絶縁膜２５ｂの上にＡｌ等の貫通電極２５ｃが形成されている。
この貫通電極２５ｃの一端はアンカー部１４のコンタクト領域１４ａに電気的に接続され、他端はキャップ部２０の他面２０ｂから露出している。これにより、貫通電極２５ｃを介してアンカー部１４の電位をキャップ部２０の他面２０ｂに取り出すことが可能になっている。
以上が、本実施形態に係る半導体装置の構成である。なお、キャップ部２０に設けられた配線層２３は、キャップ部２０に設けられた図示しない貫通電極に電気的に接続されている。これにより、配線層２３の電位が、キャップ部２０の他面２０ｂに取り出されるようになっている。
次に、図１に示された半導体装置の製造方法について、図２〜図５を参照して説明する。なお、図２〜図５は、図１（ａ）のＡ−Ａ断面に相当する断面図である。また、図２〜図５では、ウェハに多数形成されるセンサ部１０やキャップ部２０のうち２つをそれぞれ描いてある。
まず、図２（ａ）に示す工程では、ＳＯＩ基板を用意する。このため、例えばＮ型の単結晶のシリコン基板である第２シリコン層１２を用意し、この第２シリコン層１２の表面を熱酸化するか、またはＣＶＤ法によりＳｉＯ２膜を形成する。このＳｉＯ２膜が絶縁層１３となる。
また、Ｎ型の単結晶のシリコン基板である第１シリコン層１１を用意し、該第１シリコン層１１を絶縁層１３の上面に直接接合する。この後、第１シリコン層１１の表面を所定の厚さに研磨する。こうしてＳＯＩ基板が完成する。このＳＯＩ基板は、複数のセンサ部１０を形成できるサイズのウェハになっている。
図２（ｂ）に示す工程では、ＳＯＩ基板に複数のセンサ部１０を形成する。このため、第１シリコン層１１からアンカー部１４、梁部１５、振動子１６、および周辺部１７となる部分をホトリソグラフィーおよびドライエッチングによりパターン形成する。振動子１６にはエッチングホール１６ａも形成しておく。
続いて、第１シリコン層１１のうち梁部１５および振動子１６となる部分の下部に形成された絶縁層１３をフッ酸水溶液または気相でのフッ酸でエッチング除去する。この場合、振動子１６の下部の絶縁層１３は、エッチングホール１６ａを介してフッ酸水溶液等を導入することにより除去できる。これにより、梁部１５および振動子１６を第２シリコン層１２に対して浮かせた状態とする。このようにして複数のセンサ部１０が形成されたウェハをセンサウェハ４０という。
次に、図３（ａ）に示す工程では、例えばＮ型の単結晶のシリコン基板２１を用意する。このシリコン基板２１は、複数のキャップ部２０を形成できるサイズのウェハになっている。そして、シリコン基板２１の表面にＣＶＤ法等によりＳｉＯ２等の第１絶縁膜２２を形成する。また、第１絶縁膜２２の上に配線層２３を形成し、センサ部１０の振動子１６に対応した位置に配置されるようにパターニングする。
図３（ｂ）に示す工程では、配線層２３および第１絶縁膜２２の上に、ＣＶＤ法等によりＳｉＯ２等の第２絶縁膜２４を形成する。また、図３（ｃ）に示す工程では、第２絶縁膜２４のうち振動子１６と対向する部位をエッチングすることにより、第２絶縁膜２４に凹部２４ａを形成する。
そして、本工程を終えたものをキャップウェハ５０という。したがって、キャップウェハ５０には、センサウェハ４０の各センサ部１０に対応した位置にキャップ部２０となる部分が複数形成されている。このキャップウェハ５０のうち、センサウェハ４０に接合される面をキャップウェハ５０の表面５１とし、この表面５１の反対側の面を裏面５２とする。
続いて、図４（ａ）に示す工程では、キャップウェハ５０の表面５１側においてキャップ部２０となる部分のうちコンタクト領域１４ａに対応する位置にトレンチ５３をそれぞれ形成する。このトレンチ５３は、第２絶縁膜２４および第１絶縁膜２２を垂直ドライエッチングした後、シリコン基板２１を垂直ドライエッチングすることにより形成できる。このトレンチ５３は、後の工程で貫通孔２５ａとなる溝である。
図４（ｂ）に示す工程では、ＣＶＤ法等により各トレンチ５３の壁面にＳｉＯ２膜等の絶縁膜２５ｂをそれぞれ形成する。
図４（ｃ）に示す工程では、ＣＶＤ法等によりキャップウェハ５０の表面５１に金属層を堆積させることにより、絶縁膜２５ｂの上に埋め込み電極５４をそれぞれ形成する。そして、第２絶縁膜２４上の金属層をエッチングにより除去する。
図５（ａ）に示す工程では、センサウェハ４０とキャップウェハ５０とを直接接合により接合する。そして、シンター処理を行うことにより、キャップウェハ５０の各埋め込み電極５４を対応するコンタクト領域１４ａにそれぞれ電気的に接続する。
また、センサウェハ４０の各センサ部１０とキャップウェハ５０の各キャップ部２０とで対応するセンサ構造体をそれぞれ密閉する。これにより、各センサ部１０と各キャップ部２０との間に封止空間３０がそれぞれ形成される。
続いて、図５（ｂ）に示す工程では、キャップウェハ５０のうち該キャップウェハ５０の裏面５２側を除去する。具体的には、まず、キャップウェハ５０の裏面５２側からキャップウェハ５０の裏面５２全体に水素イオンや希ガスイオン等のイオンを注入する。本実施形態では、キャップウェハ５０の裏面５２側に水素イオンを１５０ｋｅＶ程度の高エネルギーで打ち込む。これにより、キャップウェハ５０のうちトレンチ５３の底部の深さに数百ｎｍの厚さのイオン打ち込み層５５を形成する。このイオン打ち込み層５５は、各シリコン原子の隙間に水素イオンが配置された状態になっている。
図６に示す工程では、センサウェハ４０とキャップウェハ５０とを接合したものを例えばＮ２雰囲気中で数百℃の温度で熱処理する。これにより、シリコン−シリコンの結合が解かれ、シリコンは水素と結合する。このため、キャップウェハ５０の表面５１側のシリコンと裏面５２側のシリコンとの結合が解かれるので、イオン打ち込み層５５を境界にしてキャップウェハ５０の表面５１側と裏面５２側とが一体化した状態を維持できなくなる。したがって、イオン打ち込み層５５を劈開面として該劈開面よりもキャップウェハ５０の裏面５２側を表面５１側から分離できる。
なお、劈開面に残された水素イオンは、キャップウェハ５０に残されるか、空気中に飛んでいくか、または空気中の酸素と置き換わるだけである。水素イオンがキャップウェハ５０に残されているからといって、該水素イオンがキャップウェハ５０に悪影響を及ぼすことはない。
そして、上述のように、イオン打ち込み層５５はトレンチ５３の底部の深さに形成されているので、キャップウェハ５０のうちイオン打ち込み層５５よりも裏面５２側の部分が引き剥がされると、トレンチ５３の底部に形成された絶縁膜２５ｂがキャップウェハ５０と共に引き剥がされる。これにより、図６に示されるように、キャップウェハ５０の新たな裏面５２から埋め込み電極５４が露出することとなる。つまり、トレンチ５３を貫通孔２５ａとし、埋め込み電極５４をキャップウェハ５０を貫通した貫通電極２５ｃとする。
この後、センサウェハ４０とキャップウェハ５０とを接合したものをセンサ部１０およびキャップ部２０のチップ単位にダイシングカットして個々に分割する。こうして、図１に示される半導体装置が完成する。
なお、キャップ部２０の配線層２３に接続される図示しない貫通電極についても、上記の埋め込み電極５４を形成する工程を行うことにより形成することができる。
続いて、半導体装置における加速度や角速度の検出方法について説明する。半導体装置が外部から加速度や角速度を受けると、振動子１６の梁部１５が曲がり、位置が固定された配線層２３に対して、振動子１６がセンサ部１０の一面１０ａに垂直な方向に振動する。このため、配線層２３と振動子１６との間の距離が変化するので、配線層２３と振動子１６とで構成されるコンデンサの容量値が変化する。この容量値の変化を検出することで半導体装置が受ける加速度や角速度が得られるようになっている。
以上説明したように、本実施形態では、予めキャップウェハ５０に埋め込み電極５４を形成しておき、センサウェハ４０とキャップウェハ５０とを接合した後、キャップウェハ５０にイオン打ち込み層５５を形成することにより、キャップウェハ５０のうち該キャップウェハ５０の裏面５２側を除去することが特徴となっている。
これによると、センサウェハ４０とキャップウェハ５０とを接合する前にキャップウェハ５０には貫通した孔等が形成されていないので、キャップウェハ５０の表面積が小さくなっておらず、キャップウェハ５０の厚さすなわち強度も確保できている。したがって、キャップウェハ５０の吸着、保持、搬送等のキャップウェハ５０のハンドリングを向上させることができる。
また、本実施形態では、キャップウェハ５０にイオン打ち込み層５５を形成することにより、キャップウェハ５０のうち該キャップウェハ５０の裏面５２側の不要な部分を引き剥がして除去することができるので、貫通電極２５ｃの形成を容易に行うことができる。キャップウェハ５０から引き剥がした部分については、シリコン基板として再利用することができる。
そして、センサ構造体の電位を貫通電極２５ｃを介してキャップ部２０の他面２０ｂに取り出す構造としている。すなわち、キャップ部２０に貫通孔を設けてコンタクト領域１４ａを露出させる構造では、キャップ部２０が厚いほどその貫通孔のサイズが大きくなってしまい、その結果、半導体装置のサイズが大きくなってしまう。しかしながら、本実施形態では、キャップ部２０からセンサ部１０のコンタクト領域１４ａを露出させずに貫通電極２５ｃを用いてアンカー部１４の電位をキャップ部２０の他面２０ｂに取り出しているので、コンタクト領域１４ａにワイヤを接続するための貫通孔を設ける必要がない。つまり、キャップ部２０を厚くして強度を保持しつつ、センサ部１０の一面１０ａの面方向におけるサイズを小さくすることができる。したがって、半導体装置のサイズを小型化することができる。
さらに、本実施形態では、イオン打ち込み層５５を熱処理した後、該イオン打ち込み層５５を劈開面としてキャップウェハ５０の裏面５２側を引き剥がしているので、キャップウェハ５０の新たな裏面５２がきれいな面になっている。このため、後処理を行ってキャップウェハ５０の新たな裏面５２を平滑面にする必要はなく、製造工程を削減できる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、アンカー部１４、梁部１５、および振動子１６によって構成された構造が特許請求の範囲のセンサ構造体に対応する。
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、図５（ａ）に示す工程の後、埋め込み電極５４が露出するまでキャップウェハ５０の裏面５２を機械研磨する。機械研磨とは、キャップウェハ５０の裏面５２を切削、変形、摩耗によって該裏面５２を平滑化、鏡面化する方法である。この機械研磨の方法により、キャップウェハ５０の新たな裏面５２から埋め込み電極５４を露出させて貫通電極２５ｃとすることもできる。
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、図５（ａ）に示す工程の後、キャップウェハ５０の裏面５２をＣＭＰ研磨する。ＣＭＰ研磨とは、いわゆる化学的機械的研磨の方法であり、キャップウェハ５０の裏面５２を化学研磨剤を用いて機械的に削って平坦化する方法である。このＣＭＰ研磨の方法により、キャップウェハ５０の新たな裏面５２から埋め込み電極５４を露出させて貫通電極２５ｃとすることもできる。このＣＭＰ研磨の方法では、キャップウェハ５０の裏面５２を鏡面のようにきれいに仕上げることができる。
また、キャップウェハ５０、絶縁膜２５ｂ、および貫通電極２５ｃは材料としての硬さがそれぞれ異なる。このため、キャップウェハ５０、絶縁膜２５ｂ、および貫通電極２５ｃに対するＣＰＭ研磨の選択比を調節することにより、キャップウェハ５０の裏面５２に対する貫通電極２５ｃの先端位置を調節することができる。
例えば、第１実施形態のように、キャップウェハ５０の裏面５２と同じ面に貫通電極２５ｃを露出させた構造を形成することができる。この他、キャップウェハ５０から貫通電極２５ｃを突出させた構造や、キャップウェハ５０の裏面５２よりもセンサウェハ４０側に貫通電極２５ｃの露出面を位置させた構造も形成することができる。
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分についてのみ説明する。本実施形態では、図５（ａ）に示す工程の後、キャップウェハ５０の裏面５２をエッチングする。エッチングの方法としては、ドライエッチングであるプラズマエッチングの方法を採用することができる。このエッチングの方法により、キャップウェハ５０の新たな裏面５２から埋め込み電極５４を露出させて貫通電極２５ｃとすることもできる。
（第５実施形態）
上記の第１〜第４実施形態では、キャップ部２０に設けた貫通電極２５ｃを介してセンサ構造体と外部との電気的接続を図る構造が示されたが、本実施形態では、センサ部１０にワイヤボンディングを直接行うことができる構造になっている。
図７は、本実施形態に係る半導体装置の平面図である。また、図８は、図７のＢ−Ｂ断面図である。以下、図７および図８を参照して、本実施形態に係る半導体装置の構造について説明する。
図８に示されるように、本実施形態に係る半導体装置についても、センサ部１０とキャップ部２０とが積層されて構成されている。
センサ部１０は、第１シリコン層１１と第２シリコン層１２とで絶縁層１３が挟みこまれて構成されるＳＯＩ基板により構成されている。本実施形態では、第１シリコン層１１の表面にＡｌ等の配線層１１ａが形成されている。したがって、配線層１１ａの表面がセンサ部１０の一面１０ａに該当する。
また、第１シリコン層１１には、センシング部として、アンカー部１４、振動子１６、周辺部１７、固定電極部１８、および接続部１９が形成されている。
アンカー部１４は、第２シリコン層１２に対して振動子１６を支持するブロック状のものであり、絶縁層１３の上に２個所設けられている。各アンカー部１４の間に振動子１６が配置されている。
振動子１６は、各アンカー部１４を繋ぐ直線部１６ｂと、この直線部１６ｂに接続された梁部１６ｃと、直線部１６ｂから垂直に延設された棒状の可動電極１６ｄとにより構成されている。そして、振動子１６は、各アンカー部１４の間に配置されることで第２シリコン層１２の上に浮いた状態とされている。
固定電極部１８は、振動子１６の可動電極１６ｄに対向する位置に配置されている。この固定電極部１８は絶縁層１３の上に固定されている。これにより、振動子１６の可動電極１６ｄと固定電極部１８とが櫛歯状に配置された櫛歯電極、すなわちコンデンサが構成されている。なお、図７では、可動電極１６ｄと固定電極部１８との櫛歯の組み合わせを最小の個数で示したが、実際にはさらに多くの櫛歯状で作製する。
以下では、アンカー部１４、振動子１６、固定電極部１８によって構成される櫛歯構造をセンサ構造体という。
接続部１９は、半導体装置と外部とを電気的に接続するための端子として機能する部分である。図８に示されるように、センサ部１０の一面１０ａの外縁側に位置している。この接続部１９を構成する第１シリコン層１１の上には配線層１１ａが設けられているため、該配線層１１ａを介して半導体装置と外部とを電気的に接続できるようになっている。
周辺部１７は、上記センサ構造体を一周して囲むと共に、接続部１９を一周して囲むように設けられている。この周辺部１７はキャップ部２０に接合されることでセンサ構造体を封止する役割を果たす。なお、周辺部１７が接続部１９を一周していなくても動作上問題ないことはいうまでもない。
キャップ部２０は、シリコン基板２１と、第１絶縁膜２２と、第１配線層２３と、第２絶縁膜２４と、第２配線層２６とを備えて構成されている。
シリコン基板２１は、図７に示されるように、四角形状の一側面が当該一側面の反対側の側面側に凹んだ凹部２０ｃを有している。該凹部２０ｃは、センサ部１０とキャップ部２０とを重ね合わせたときに接続部１９をシリコン基板２１から露出させるためのものである。このように、キャップ部２０から露出したセンサ部１０の接続部１９が配置された領域を接続領域１９ａという。
第１絶縁膜２２は、シリコン基板２１においてセンサ部１０と対向する一面の上に形成されている。また、図８に示されるように、シリコン基板２１の側面のうち凹部２０ｃを構成する側面にも設けられている。第１絶縁膜２２として、例えばＳｉＯ２やＳｉ３Ｎ４等が採用される。
第１配線層２３は、第１絶縁膜２２の上にパターニングされて設けられている。この第１配線層２３は、アンカー部１４と接続部１９とを結ぶように、固定電極部１８と接続部１９を結ぶようにパターニングされている。また、周辺部１７に対応した位置にも設けられている。
第２絶縁膜２４は、第１配線層２３を覆うように形成されている。そして、第２絶縁膜２４のうち、固定電極部１８、アンカー部１４、および接続部１９と対向する部分に開口部２４ａがそれぞれ設けられている。
第２配線層２６は、開口部２４ａが設けられた第２絶縁膜２４の上にパターニングされて設けられている。すなわち、第２配線層２６は、センサ部１０のアンカー部１４、固定電極部１８、および接続部１９にそれぞれ接合される配線部２６ａと、センサ部１０の周辺部１７に接合される気密封止部２６ｂとにより構成される。この気密封止部２６ｂは、図７に示されるように、センサ構造体を一周して囲むようにレイアウトされている。また、気密封止部２６ｂは第１配線層２３を横切るようにレイアウトされている。これは、気密封止部２６ｂを構成する第２配線層２６が第１配線層２３とは異なる階層に形成されているので、気密封止部２６ｂが第１配線層２３をまたぐようにレイアウトすることが可能になっている。
また、第２配線層２６の配線構造において、シリコン基板２１の一面からの配線部２６ａと気密封止部２６ｂとの高さが同一になっている。したがって、第２配線層２６の表面がキャップ部２０の一面２０ａに該当し、該一面２０ａとは反対側のシリコン基板２１の面がキャップ部２０の他面２０ｂに該当する。このキャップ部２０の他面２０ｂは劈開面になっている。
なお、本実施形態では、シリコン基板２１の一側面に凹部２０ｃが設けられているため、当該凹部２０ｃに対向する周辺部１７に対応した第２配線層２６は設けられていない。したがって、第２配線層２６は、少なくとも、センサ部１０のセンサ構造体を一周して囲むように設けられている。
そして、キャップ部２０の気密封止部２６ｂが、例えば直接接合の方法によってセンサ部１０の周辺部１７に接合される。これにより、図８に示されるように、センサ部１０の第２シリコン層１２、絶縁層１３、周辺部１７、第２配線層２６のうちの気密封止部２６ｂ、第２絶縁膜２４、第１絶縁膜２２によってセンサ構造体が封止空間３０に密閉された状態となる。
また、キャップ部２０の一面２０ａがセンサ部１０の一面１０ａに接合されることで、アンカー部１４が、封止空間３０内の配線部２６ａ、第１配線層２３、および封止空間３０外の配線部２６ａを介して接続部１９に接続される。同様に、固定電極部１８が、封止空間３０内の配線部２６ａ、第１配線層２３、および封止空間３０外の配線部２６ａを介して接続部１９に接続される。
さらに、図７に示されるように、キャップ部２０に設けられた凹部２０ｃによって、センサ部１０の接続領域１９ａがキャップ部２０から露出する。つまり、キャップ部２０から接続部１９が露出する。このようにキャップ部２０から露出した接続部１９に対し、図８に示されるように、ワイヤ２７が接続されている。これにより、半導体装置が外部と電気的に接続される。以上が、本実施形態に係る半導体装置の構成である。
次に、上記半導体装置の製造方法について、図９〜図１３を参照して説明する。なお、図９〜図１３は、図７のＢ−Ｂ断面に相当する断面図である。また、図９〜図１３では、ウェハに多数形成されるセンサ部１０やキャップ部２０のうち２つをそれぞれ描いてある。
まず、図２（ａ）に示す工程を行い、複数のセンサ部１０を形成できるサイズのＳＯＩ基板を用意する。そして、このＳＯＩ基板を構成する第１シリコン層１１および配線層１１ａをパターニングすることにより、ＳＯＩ基板に複数のセンサ部１０を形成する。この場合、図９に示されるように、各センサ部１０のうちの一方のセンサ部１０の接続領域１９ａと他方のセンサ部１０の接続領域１９ａとを対向配置させる。このように、対向配置された各接続領域１９ａの全体の領域すなわち２つの接続領域１９ａで構成された領域をキャビティ領域１９ｂという。したがって、一方のセンサ部１０のセンサ構造体と他方のセンサ部１０のセンサ構造体とでキャビティ領域１９ｂが挟まれて配置されるように、各センサ部１０を形成する。このようにして複数のセンサ部１０が形成されたＳＯＩ基板をセンサウェハ４０という。
次に、キャップ部２０となるものを形成する。このため、図１０（ａ）に示す工程では、例えばＮ型の単結晶のシリコン基板２１を用意する。このシリコン基板２１は、複数のキャップ部２０を形成できるサイズのウェハになっている。このウェハをキャップウェハ５０という。このキャップウェハ５０のうちセンサウェハ４０に接合される面を表面５１とし、該表面５１の反対側の面を裏面５２とする。
また、キャップウェハ５０の表面５１のうちセンサウェハ４０のキャビティ領域１９ｂに対向する部位にフォトリソグラフィ・エッチング工程により凹部５６を形成する。そして、シリコン基板２１の表面５１にＬＰＣＶＤ法またはプラズマＣＶＤ法等によりＳｉＯ２やＳｉ３Ｎ４等の第１絶縁膜２２を形成する。
図１０（ｂ）に示す工程では、ＣＶＤ法等により第１絶縁膜２２の上にＡｌ層を形成する。また、フォトリソグラフィ・エッチング工程によりＡｌ層をアンカー部１４と接続部１９とを結ぶように、固定電極部１８と接続部１９を結ぶように、さらに周辺部１７に対応した位置に配置されるようにパターニングする。これにより、第１絶縁膜２２の上に第１配線層２３を形成する。
図１０（ｃ）に示す工程では、第１配線層２３および第１絶縁膜２２の上に第２絶縁膜２４としてＳｉＯ２膜を形成する。また、当該ＳｉＯ２膜をパターニングすることで、ＳｉＯ２膜のうちセンサ部１０のアンカー部１４、固定電極部１８、接続部１９と対向する部分に第１配線層２３が露出する開口部２４ａをそれぞれ形成する。当該開口部２４ａは、第１配線層２３と後の工程で形成する第２配線層２６とをコンタクトするためのものである。また、このとき、同じく少なくとも振動子１６の可動電極１６ｄの位置に相当する部分の第２絶縁膜２４を部分的に除去してある。これは可動電極１６ｄがキャップ部２０に接触しにくくするためである。
図１０（ｄ）に示す工程では、Ａｌ層を形成してパターニングする方法やマスクを用いた方法によって第２絶縁膜２４の上に第２配線層２６としての配線部２６ａおよび気密封止部２６ｂを形成する。これにより、第２絶縁膜２４に開口部２４ａが設けられた部分では、第２配線層２６の配線部２６ａと第１配線層２３とが接続され、電気的に導通する。また、センサ部１０のセンサ構造体を一周して囲むように気密封止部２６ｂをパターニングする。
さらに、キャップウェハ５０の表面５１からの配線部２６ａと気密封止部２６ｂとの高さが同一になるように、配線部２６ａおよび気密封止部２６ｂを形成する。気密封止部２６ｂは電気的にフローティングになっていても良いし、必要に応じて例えばグランド電位等の所定の電位としても良い。
図１１（ａ）に示す工程では、センサウェハ４０の一面１０ａとキャップウェハ５０の表面５１とを対向させると共に、両者を貼り合わせてセンサウェハ４０とキャップウェハ５０とを直接接合により接合する。
具体的には、センサウェハ４０の各周辺部１７とキャップウェハ５０の各気密封止部２６ｂとを接合し、センサ構造体を封止空間３０に気密封止する。また、センサウェハ４０の各センサ部１０の固定電極部１８、アンカー部１４、接続部１９とキャップウェハ５０の各配線部２６ａとをそれぞれ接合することで、センサ部１０のセンサ構造体と接続部１９とをそれぞれ電気的に接続する。
そして、センサウェハ４０がキャップウェハ５０に覆われると、センサウェハ４０のキャビティ領域１９ｂは、凹部５６によって覆われた状態になる。より詳しくは、キャビティ領域１９ｂは、キャップウェハ５０の凹部５６の壁面に形成された第１絶縁膜２２によって覆われた状態になる。
図１１（ｂ）に示す工程では、図５（ｂ）に示す工程と同様に、キャップウェハ５０の裏面５２側からキャップウェハ５０の裏面５２全体に水素イオンを打ち込む。これにより、キャップウェハ５０のうち凹部５６の底部の深さにイオン打ち込み層５５を形成する。
図１２に示す工程では、センサウェハ４０とキャップウェハ５０とを接合したものを熱処理することにより、イオン打ち込み層５５を劈開面として該劈開面よりもキャップウェハ５０の裏面５２側を表面５１側から分離する。これにより、キャップウェハ５０にキャップ部２０の凹部２０ｃとなる部分を形成する。また、図１３に示されるように、キャップウェハ５０の凹部５６を貫通させてキャップウェハ５０の新たな裏面５２からキャビティ領域１９ｂを露出させる。このキャップウェハ５０の新たな裏面５２は劈開面になっているので、キャップ部２０の他面２０ｂを粗くないきれいな面とすることができる。
この後、センサウェハ４０とキャップウェハ５０とを接合したものをセンサ部１０およびキャップ部２０のチップ単位に分割することにより、センサ部１０の接続領域１９ａをキャップ部２０から露出させた半導体装置が完成する。そして、半導体装置を他の電子部品等や基板等に実装し、各接続部１９にワイヤ２７を接続することにより、半導体装置を外部と電気的に接続することができる。
上記のようにして製造された半導体装置が外部から加速度や角速度を受けた場合、振動子１６の梁部１６ｃがたわみ、位置が固定された固定電極部１８に対して、振動子１６の直線部１６ｂの長手方向に振動子１６の可動電極１６ｄが移動する。このため、固定電極部１８と可動電極１６ｄとで構成されるコンデンサの容量値を検出することで、センサ部１０の一面１０ａの面方向における加速度や角速度が得られるようになっている。
以上説明したように、キャビティ領域１９ｂを露出させるための貫通した孔をキャップウェハ５０に形成する前に、キャップウェハ５０をセンサウェハ４０に接合していることが特徴となっている。これによると、キャップウェハ５０を搬送する際にキャップウェハ５０の表面積が小さくなっておらず、キャップウェハ５０の厚さを確保することができる。したがって、キャップウェハ５０の強度を確保できるので、キャップウェハ５０のハンドリングを向上させることができる。
また、本実施形態では、接続領域１９ａにおいて接続部１９をキャップ部２０から露出させるために、キャップ部２０に貫通孔を設けた構造としていない。つまり、キャップ部２０に貫通孔を設けるためにキャップ部２０の平面サイズを大きくする必要がないので、センサ部１０の一面１０ａの面方向における半導体装置のサイズを小さくすることができる。したがって、半導体装置のサイズを小型化することができる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、アンカー部１４、振動子１６、固定電極部１８によって構成される櫛歯構造が特許請求の範囲のセンサ構造体に対応する。
（第６実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。本実施形態では、図１１（ａ）に示す工程により、センサウェハ４０とキャップウェハ５０とを接合した後、キャップウェハ５０の裏面５２をエッチングする。エッチングの方法は、第４実施形態と同様である。これにより、キャップウェハ５０の凹部５６を貫通させてキャップウェハ５０の新たな裏面５２からキャビティ領域１９ｂを露出させることもできる。
このエッチングの際には、接続部１９の配線層１１ａを保護するため、先にシリコンエッチングを行った後、第１絶縁膜２２のエッチングを行うという二段階のエッチングが好ましい。
なお、キャップウェハ５０の裏面５２に対するエッチング量によっては、凹部５６の底面に形成された第１絶縁膜２２がキャップウェハ５０の新たな裏面５２から露出して残る場合もある。しかしながら、この第１絶縁膜２２はウェハをチップ単位に分割する際に除去されるため問題ない。
（第７実施形態）
本実施形態では、第５、第６実施形態と異なる部分についてのみ説明する。本実施形態では、まず、図１１（ａ）に示す工程までを行い、センサウェハ４０とキャップウェハ５０とを接合する。
続いて、図１４（ａ）に示す工程では、キャップウェハ５０の裏面５２にダイシングテープ６０を貼り付ける。
そして、図１４（ｂ）に示す工程では、ダイシングテープ６０を貼り付けたキャップウェハ５０の裏面５２側のうち、キャビティ領域１９ｂに対向した部位をダイシングテープ６０に貼り付けた状態で部分的にダイシングカットする。
この場合、ダイシングテープ６０はキャップウェハ５０の外縁部で繋がっているため、ダイシングカットによってキャップウェハ５０本体から切り取られた部分はダイシングテープ６０に貼り付いた状態でキャップウェハ５０から分離される。
この後、キャップウェハ５０の裏面５２からダイシングテープ６０を剥がす。これにより、ダイシングカットによってキャップウェハ５０本体から切り離した部分をダイシングテープ６０と共にキャップウェハ５０本体から引き離す。このように、キャップウェハ５０のうちキャビティ領域１９ｂに対向した部位をキャップウェハ５０から除去することにより、キャップウェハ５０の凹部５６を貫通させてキャップウェハ５０の裏面５２からキャビティ領域１９ｂを露出させる。
そして、上述のように、センサウェハ４０とキャップウェハ５０とを接合したものをセンサ部１０およびキャップ部２０のチップ単位に分割することにより、センサ部１０の接続領域１９ａをキャップ部２０から露出させた構造を得ることができる。
以上のように、ダイシングテープ６０を用いてキャップウェハ５０のうちキャビティ領域１９ｂに対向する部分、すなわち凹部５６の底部を除去することにより、キャップウェハ５０の新たな裏面５２からキャビティ領域１９ｂを露出させることもできる。
また、本実施形態に係る方法は、上述のようにキャップウェハ５０の裏面５２側を全体的に均一に除去していくという方法ではなく、キャップウェハ５０の一部を取り除く方法であるので、キャップウェハ５０の厚さは変化しない。このため、チップ単位で分割された後の半導体装置のキャップ部２０の厚さも確保できるため、半導体装置の強度を向上させた構造を得ることができる。
つまり、厚いキャップ部２０に貫通した孔を設ける場合には、サイズが大きい貫通した孔を設けなければならないが、キャップ部２０を厚く保った状態でキャビティ領域１９ｂを露出させることができる。したがって、キャップ部２０の厚さを確保しつつ、センサ部１０の一面１０ａの面方向のサイズを小さくすることができる。
（他の実施形態）
上記各実施形態で示された半導体装置の構造は一例を示すものであり、センサ部１０の構造やキャップ部２０の構造が他の構造で作られたものでも良い。例えば、第１〜４実施形態に示されたセンサ部１０の構造（センサ部１０の一面１０ａに垂直な方向の加速度や角速度を検出するセンサ構造体がセンサ部１０に設けられた構造）を第５〜第７実施形態に示されたセンサ部１０の構造（センサ部１０の一面１０ａに平行な方向の加速度や角速度を検出するセンサ構造体がセンサ部１０に設けられた構造）としても良い。この逆も同様である。
上記各実施形態では、キャップウェハ５０のうち裏面５２側を除去する方法として、イオン打ち込み層５５を形成する方法、機械研磨の方法、ＣＭＰ研磨の方法、エッチングの方法をそれぞれ実施することについて説明したが、これらの方法を組み合わせて実施しても良い。例えば、イオン打ち込み層５５を形成する方法によってキャップウェハ５０の新たな裏面５２から貫通電極２５ｃを露出させたり、キャビティ領域１９ｂを露出させた後では、キャップウェハ５０の新たな裏面５２は劈開面になるものの、この後、該裏面５２をさらにＣＭＰ研磨することにより、該裏面５２を鏡面仕上げすることができる。
第１実施形態では、イオン打ち込み層５５が薄いためにイオン打ち込み層５５よりもキャップウェハ５０の裏面５２側を除去した後に該イオン打ち込み層５５がキャップウェハ５０本体に残らない構造が示されている。しかしながら、イオン打ち込み層５５を厚く形成することにより、図１５に示されるように、キャップ部２０がイオン打ち込み層５５を備えた構造になっていても良い。この場合、イオン打ち込み層５５の表面は劈開面になっている。
また、第１実施形態では、キャップ部２０に備えられた貫通電極２５ｃがキャップ部２０の他面２０ｂと同じ面に露出している構造が示されているが、図１６（ａ）に示されるように、貫通電極２５ｃがキャップ部２０の他面２０ｂから突出していても良い。このような構造は、図５（ｂ）に示す工程において、イオン打ち込み層５５をトレンチ５３の底部よりもセンサウェハ４０側の深さに形成することにより得られる。すなわち、埋め込み電極５４が形成された場所ではイオンは金属である埋め込み電極５４で跳ね返るため、埋め込み電極５４がイオン打ち込み層５５を突出した状態となる。したがって、イオン打ち込み層５５よりもキャップウェハ５０の裏面５２側を引き剥がすことでキャップウェハ５０の新たな裏面５２から貫通電極２５ｃが突出させることができる。なお、キャップウェハ５０の新たな裏面５２から突出した貫通電極２５ｃの側面に絶縁膜２５ｂが残される場合もあるが、エッチング等により部分的に除去すれば良い。このように、貫通電極２５ｃがキャップ部２０の他面２０ｂから突出した構造は、ワイヤボンディングしやすいという利点がある。
このように、イオン打ち込み層５５をトレンチ５３の底部よりもセンサウェハ４０側の深さに形成する場合に、イオン打ち込み層５５を厚く形成することもできる。これにより、図１６（ｂ）に示されるように、キャップ部２０にイオン打ち込み層５５が備えられ、劈開面であるイオン打ち込み層５５から貫通電極２５ｃが突出した構造が得られる。
このように、キャップ部２０から貫通電極２５ｃを突出させた構造も可能であるが、キャップ部２０の他面２０ｂよりも貫通電極２５ｃの露出面をセンサ部１０側に位置させた構造も可能である。これは、例えば貫通電極２５ｃのみを選択的にエッチングすること等の方法により形成することができる。
第５実施形態については、キャップウェハ５０の裏面５２側からイオンを注入することにより、キャップウェハ５０のうち凹部５６の底部よりもセンサウェハ４０側の深さにイオン打ち込み層５５を形成することもできる。この場合、キャップウェハ５０を透過してキャビティ領域１９ｂにイオンが打ち込まれることになるが、イオンは接続部１９の上の金属の配線層１１ａで跳ね返されるので、接続部１９がイオンによる影響を受けることはない。これにより、図１７に示されるように、キャップ部２０がイオン打ち込み層５５を備えた構造を得ることができる。
第５〜第７実施形態で示された半導体装置では、キャップ部２０から露出した接続領域１９ａの接続部１９にワイヤ２７を接続した構造が示されているが、キャップ部２０に貫通電極を設けて該貫通電極とセンサ構造体や周辺部１７とを電気的に接続しても良い。これにより、センサ部１０に多数の接続部１９を設ける必要がないので、センサ部１０の一面１０ａの面方向におけるサイズを小さくすることができ、ひいては半導体装置のサイズを小型化することができる。
（ａ）は本発明の第１実施形態に係る半導体装置のうちのセンサ部の平面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 図１に示された半導体装置のうちセンサ部を製造する工程を示した図である。 図１に示された半導体装置のうちキャップ部を製造する工程を示した図である。 図３に続く製造工程を示した図である。 図３および図４に示す工程の後の製造工程を示した図である。 図５に続く製造工程を示した図である。 本発明の第５実施形態に係る半導体装置の平面図である。 図７のＢ−Ｂ断面図である。 キャビティ領域を説明するための平面図である。 第５実施形態に係るキャップウェハの製造工程を示した図である。 第５実施形態に係る半導体装置の製造工程を示した図である。 図１１に続く製造工程を示した図である。 図１２に示す工程を終えた後のウェハの平面図である。 第７実施形態に係る半導体装置の製造工程を示した図である。 他の実施形態における半導体装置の断面図である。 他の実施形態における半導体装置の断面図である。 他の実施形態における半導体装置の断面図である。
符号の説明
１０ センサ部
１０ａ 一面
１４ アンカー部
１４ａ コンタクト領域
１５ 梁部
１６ 振動子
２０ キャップ部
２０ａ キャップ部の一面
２０ｂ キャップ部の他面
２５ａ 貫通孔
２５ｂ 絶縁膜
２５ｃ 貫通電極
４０ センサウェハ
５０ キャップウェハ
５１ キャップウェハの表面
５２ キャップウェハの裏面
５３ トレンチ
５４ 埋め込み電極
５５ イオン打ち込み層

Claims (12)

  1. 一面（１０ａ）を有し、前記一面（１０ａ）側の表層部にセンサ構造体（１４〜１６）を有するセンサ部（１０）と、
    前記センサ部（１０）が接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）と、前記一面（２０ａ）と前記他面（２０ｂ）とを貫通した貫通孔（２５ａ）と、前記貫通孔（２５ａ）の壁面に形成された絶縁膜（２５ｂ）と、前記絶縁膜（２５ｂ）の上に形成され前記一面（２０ａ）と他面（２０ｂ）とを貫通すると共に、前記センサ部（１０）のセンサ構造体（１４〜１６）のコンタクト領域（１４ａ）に電気的に接続された貫通電極（２５ｃ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４〜１６）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉された半導体装置の製造方法であって、
    前記センサ部（１０）が複数形成されたセンサウェハ（４０）を用意する工程と、
    前記センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有し、前記センサウェハ（４０）の各センサ部（１０）に対応した位置に前記キャップ部（２０）となる部分が複数形成されたキャップウェハ（５０）を用意する工程と、
    前記キャップウェハ（５０）においてキャップ部（２０）となる部分のうち前記コンタクト領域（１４ａ）に対応する位置にトレンチ（５３）をそれぞれ形成し、該トレンチ（５３）の壁面に前記絶縁膜（２５ｂ）をそれぞれ形成し、さらに前記絶縁膜（２５ｂ）の上に埋め込み電極（５４）をそれぞれ形成する工程と、
    前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合することにより、前記埋め込み電極（５４）を前記コンタクト領域（１４ａ）にそれぞれ電気的に接続すると共に、前記センサ部（１０）と前記キャップ部（２０）とで前記センサ構造体（１４〜１６）をそれぞれ密閉する工程と、
    前記キャップウェハ（５０）のうち該キャップウェハ（５０）の裏面（５２）側を除去することにより、前記トレンチ（５３）を前記貫通孔（２５ａ）とすると共に、前記キャップウェハ（５０）の新たな裏面（５２）から前記埋め込み電極（５４）を露出させて前記貫通電極（２５ｃ）とする工程と、
    前記キャップウェハ（５０）の新たな裏面（５２）から前記貫通電極（２５ｃ）を露出させた後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを前記センサ部（１０）および前記キャップ部（２０）のチップ単位に分割する工程とを含んでいることを特徴とする半導体装置の製造方法。
  2. 前記埋め込み電極（５４）を露出させる工程では、
    前記キャップウェハ（５０）の裏面（５２）側から前記キャップウェハ（５０）にイオンを注入することにより、前記キャップウェハ（５０）のうち前記トレンチ（５３）の底部の深さもしくは該底部よりも前記センサウェハ（４０）側の深さにイオン打ち込み層（５５）を形成する工程と、
    前記イオン打ち込み層（５５）を形成した後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを熱処理する工程と、
    前記熱処理後のイオン打ち込み層（５５）を劈開面として、該劈開面よりも前記キャップウェハ（５０）の裏面（５２）側を分離することにより、前記キャップウェハ（５０）の新たな裏面（５２）から前記埋め込み電極（５４）を露出させて該埋め込み電極（５４）を前記貫通電極（２５ｃ）とする工程とを含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記埋め込み電極（５４）を露出させる工程では、前記キャップウェハ（５０）の裏面（５２）を機械研磨することにより、前記キャップウェハ（５０）の新たな裏面（５２）から前記埋め込み電極（５４）を露出させることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記埋め込み電極（５４）を露出させる工程では、前記キャップウェハ（５０）の裏面（５２）をＣＭＰ研磨することにより、前記キャップウェハ（５０）の新たな裏面（５２）から前記埋め込み電極（５４）を露出させることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記埋め込み電極（５４）を露出させる工程では、前記キャップウェハ（５０）の裏面（５２）をエッチングすることにより、前記キャップウェハ（５０）の新たな裏面（５２）から前記埋め込み電極（５４）を露出させることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 一面（１０ａ）と、前記一面（１０ａ）側の表層部に形成されたセンサ構造体（１４、１６、１８）と、前記一面（１０ａ）の外縁側に位置すると共に前記センサ構造体（１４、１６、１８）に電気的に接続された接続部（１９）とを有するセンサ部（１０）と、
    前記センサ部（１０）の接続部（１９）が配置された接続領域（１９ａ）を露出させるように前記センサ部（１０）に接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４、１６、１８）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉されると共に、前記接続領域（１９ａ）が前記キャップ部（２０）から露出した半導体装置の製造方法であって、
    一方の前記センサ部（１０）の接続領域（１９ａ）と他方の前記センサ部（１０）の接続領域（１９ａ）とが対向配置されて前記各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）と他方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）とで前記キャビティ領域（１９ｂ）が挟まれて配置されるように、前記センサ部（１０）が複数形成されたセンサウェハ（４０）を用意する工程と、
    前記センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意する工程と、
    前記キャップウェハ（５０）の表面（５１）のうち前記キャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、
    前記キャップウェハ（５０）の凹部（５６）で前記センサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合し、前記センサ部（１０）と前記キャップ部（２０）とで前記センサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、
    前記キャップウェハ（５０）の裏面（５２）側からイオンを注入することにより、前記キャップウェハ（５０）のうち前記凹部（５６）の底部の深さもしくは該底部よりも前記センサウェハ（４０）側の深さにイオン打ち込み層（５５）を形成する工程と、
    前記イオン打ち込み層（５５）を形成した後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを熱処理する工程と、
    前記熱処理後のイオン打ち込み層（５５）を劈開面として、該劈開面よりも前記キャップウェハ（５０）の裏面（５２）側を分離することにより、前記キャップウェハ（５０）の凹部（５６）を貫通させて前記キャップウェハ（５０）の新たな裏面（５２）から前記キャビティ領域（１９ｂ）を露出させる工程と、
    前記キャップウェハ（５０）の裏面（５２）から前記キャビティ領域（１９ｂ）を露出させた後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを前記センサ部（１０）および前記キャップ部（２０）のチップ単位に分割することにより、前記センサ部（１０）の接続領域（１９ａ）を前記キャップ部（２０）から露出させる工程とを含んでいることを特徴とする半導体装置の製造方法。
  7. 一面（１０ａ）と、前記一面（１０ａ）側の表層部に形成されたセンサ構造体（１４、１６、１８）と、前記一面（１０ａ）の外縁側に位置すると共に前記センサ構造体（１４、１６、１８）に電気的に接続された接続部（１９）とを有するセンサ部（１０）と、
    前記センサ部（１０）の接続部（１９）が配置された接続領域（１９ａ）を露出させるように前記センサ部（１０）に接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４、１６、１８）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉されると共に、前記接続領域（１９ａ）が前記キャップ部（２０）から露出した半導体装置の製造方法であって、
    一方の前記センサ部（１０）の接続領域（１９ａ）と他方の前記センサ部（１０）の接続領域（１９ａ）とが対向配置されて前記各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）と他方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）とで前記キャビティ領域（１９ｂ）が挟まれて配置されるように、前記センサ部（１０）が複数形成されたセンサウェハ（４０）を用意する工程と、
    前記センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意する工程と、
    前記キャップウェハ（５０）の表面（５１）のうち前記キャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、
    前記キャップウェハ（５０）の凹部（５６）で前記センサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合し、前記センサ部（１０）と前記キャップ部（２０）とで前記センサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、
    前記キャップウェハ（５０）の裏面（５２）をエッチングすることにより、前記キャップウェハ（５０）の凹部（５６）を貫通させて前記キャップウェハ（５０）の新たな裏面（５２）から前記キャビティ領域（１９ｂ）を露出させる工程と、
    前記キャップウェハ（５０）の裏面（５２）から前記キャビティ領域（１９ｂ）を露出させた後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを前記センサ部（１０）および前記キャップ部（２０）のチップ単位に分割することにより、前記センサ部（１０）の接続領域（１９ａ）を前記キャップ部（２０）から露出させる工程とを含んでいることを特徴とする半導体装置の製造方法。
  8. 一面（１０ａ）と、前記一面（１０ａ）側の表層部に形成されたセンサ構造体（１４、１６、１８）と、前記一面（１０ａ）の外縁側に位置すると共に前記センサ構造体（１４、１６、１８）に電気的に接続された接続部（１９）とを有するセンサ部（１０）と、
    前記センサ部（１０）の接続部（１９）が配置された接続領域（１９ａ）を露出させるように前記センサ部（１０）に接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４、１６、１８）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉されると共に、前記接続領域（１９ａ）が前記キャップ部（２０）から露出した半導体装置の製造方法であって、
    一方の前記センサ部（１０）の接続領域（１９ａ）と他方の前記センサ部（１０）の接続領域（１９ａ）とが対向配置されて前記各接続領域（１９ａ）によるキャビティ領域（１９ｂ）が形成され、一方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）と他方の前記センサ部（１０）のセンサ構造体（１４、１６、１８）とで前記キャビティ領域（１９ｂ）が挟まれて配置されるように、前記センサ部（１０）が複数形成されたセンサウェハ（４０）を用意する工程と、
    前記センサウェハ（４０）に接合される表面（５１）および該表面（５１）の反対側の裏面（５２）を有するキャップウェハ（５０）を用意する工程と、
    前記キャップウェハ（５０）の表面（５１）のうち前記キャビティ領域（１９ｂ）に対向する部位に凹部（５６）を形成する工程と、
    前記キャップウェハ（５０）の凹部（５６）で前記センサウェハ（４０）のキャビティ領域（１９ｂ）を覆うように、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合し、前記センサ部（１０）と前記キャップ部（２０）とで前記センサ構造体（１４、１６、１８）をそれぞれ密閉する工程と、
    前記密閉の後、前記キャップウェハ（５０）の裏面（５２）にダイシングテープ（６０）を貼り付ける工程と、
    前記キャップウェハ（５０）の裏面（５２）側のうち、前記キャビティ領域（１９ｂ）に対向した部位を前記ダイシングテープ（６０）に貼り付けた状態で部分的にダイシングする工程と、
    前記ダイシングの後、前記キャップウェハ（５０）の裏面（５２）から前記ダイシングテープ（６０）を剥がすと共に、前記キャップウェハ（５０）のうち前記キャビティ領域（１９ｂ）に対向した部位を前記キャップウェハ（５０）から除去することにより、前記キャップウェハ（５０）の凹部（５６）を貫通させて前記キャップウェハ（５０）の裏面（５２）から前記キャビティ領域（１９ｂ）を露出させる工程と、
    前記キャップウェハ（５０）の裏面（５２）から前記キャビティ領域（１９ｂ）を露出させた後、前記センサウェハ（４０）と前記キャップウェハ（５０）とを接合したものを前記センサ部（１０）および前記キャップ部（２０）のチップ単位に分割することにより、前記センサ部（１０）の接続領域（１９ａ）を前記キャップ部（２０）から露出させる工程とを含んでいることを特徴とする半導体装置の製造方法。
  9. 一面（１０ａ）を有し、前記一面（１０ａ）側の表層部にセンサ構造体（１４〜１６）および該センサ構造体（１４〜１６）に電気的に接続された接続部（１９）を備えたセンサ部（１０）と、
    前記センサ部（１０）が接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）と、前記一面（２０ａ）と前記他面（２０ｂ）とを貫通した貫通孔（２５ａ）と、前記貫通孔（２５ａ）の壁面に形成された絶縁膜（２５ｂ）と、前記絶縁膜（２５ｂ）の上に形成され前記一面（２０ａ）と他面（２０ｂ）とを貫通すると共に、前記センサ部（１０）の接続部（１９）に電気的に接続された貫通電極（２５ｃ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４〜１６）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉されており、
    前記キャップ部（２０）は、該キャップ部（２０）の他面（２０ｂ）にイオン打ち込み層（５５）を備え、
    前記貫通電極（２５ｃ）は前記イオン打ち込み層（５５）から露出していることを特徴とする半導体装置。
  10. 前記イオン打ち込み層（５５）の表面は、劈開面になっていることを特徴とする請求項９に記載の半導体装置。
  11. 一面（１０ａ）と、前記一面（１０ａ）側の表層部に形成されたセンサ構造体（１４、１６、１８）と、前記一面（１０ａ）の外縁側に位置すると共に前記センサ構造体（１４、１６、１８）に電気的に接続された接続部（１９）とを有するセンサ部（１０）と、
    前記センサ部（１０）の接続部（１９）が配置された接続領域（１９ａ）を露出させるように前記センサ部（１０）に接合された一面（２０ａ）と、該一面（２０ａ）とは反対側の他面（２０ｂ）とを有するキャップ部（２０）とを備え、
    前記センサ部（１０）の一面（１０ａ）に前記キャップ部（２０）の一面（２０ａ）が接合されたことにより、前記センサ構造体（１４、１６、１８）が前記センサ部（１０）と前記キャップ部（２０）とによって密閉されると共に、前記接続領域（１９ａ）が前記キャップ部（２０）から露出しており、
    前記キャップ部（２０）は、該キャップ部（２０）の他面（２０ｂ）にイオン打ち込み層（５５）を備えていることを特徴とする半導体装置。
  12. 前記イオン打ち込み層（５５）の表面は、劈開面になっていることを特徴とする請求項１１に記載の半導体装置。
JP2008326672A 2008-12-23 2008-12-23 半導体装置およびその製造方法 Expired - Fee Related JP4784641B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008326672A JP4784641B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法
US12/654,002 US20100155865A1 (en) 2008-12-23 2009-12-08 Semiconductor device and method of making the same
DE102009055283A DE102009055283A1 (de) 2008-12-23 2009-12-23 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US13/748,734 US8785231B2 (en) 2008-12-23 2013-01-24 Method of making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008326672A JP4784641B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010153406A JP2010153406A (ja) 2010-07-08
JP4784641B2 true JP4784641B2 (ja) 2011-10-05

Family

ID=42194344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326672A Expired - Fee Related JP4784641B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US20100155865A1 (ja)
JP (1) JP4784641B2 (ja)
DE (1) DE102009055283A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
JP5673255B2 (ja) * 2011-03-16 2015-02-18 株式会社デンソー 半導体センサ、及び、その製造方法
KR101561154B1 (ko) * 2011-04-20 2015-10-19 카벤디시 키네틱스, 인크. 후속 열 확산 방출을 위해 중간 유전체 층에 형성된 공동에 가스 화학종의 임플란트
JP5874609B2 (ja) * 2012-03-27 2016-03-02 株式会社デンソー 半導体装置およびその製造方法
CN103420322B (zh) * 2012-05-22 2016-02-03 精材科技股份有限公司 晶片封装体及其形成方法
US9041213B2 (en) * 2013-03-14 2015-05-26 Freescale Semiconductor Inc. Microelectromechanical system devices having through substrate vias and methods for the fabrication thereof
JP2015011002A (ja) * 2013-07-02 2015-01-19 日立オートモティブシステムズ株式会社 複合センサ
JP6123613B2 (ja) * 2013-09-26 2017-05-10 株式会社デンソー 物理量センサおよびその製造方法
JP6641878B2 (ja) * 2015-10-21 2020-02-05 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461916A (en) * 1992-08-21 1995-10-31 Nippondenso Co., Ltd. Mechanical force sensing semiconductor device
DE19537814B4 (de) * 1995-10-11 2009-11-19 Robert Bosch Gmbh Sensor und Verfahren zur Herstellung eines Sensors
JP3391193B2 (ja) 1996-09-27 2003-03-31 日産自動車株式会社 半導体装置の製造方法
DE69736630D1 (de) * 1997-06-19 2006-10-19 St Microelectronics Srl Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4003326B2 (ja) * 1998-02-12 2007-11-07 株式会社デンソー 半導体力学量センサおよびその製造方法
KR20030077754A (ko) * 2002-03-27 2003-10-04 삼성전기주식회사 마이크로 관성센서 및 그 제조 방법
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4238724B2 (ja) * 2003-03-27 2009-03-18 株式会社デンソー 半導体装置
JP2004333133A (ja) 2003-04-30 2004-11-25 Mitsubishi Electric Corp 慣性力センサ
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
DE102004060961B4 (de) * 2004-12-17 2010-06-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Hybridhalbleitersubstrats über einer vergrabenen Isolierschicht
JP2006351591A (ja) 2005-06-13 2006-12-28 Sony Corp マイクロデバイスのパッケージング方法及びマイクロデバイス
US7956428B2 (en) * 2005-08-16 2011-06-07 Robert Bosch Gmbh Microelectromechanical devices and fabrication methods
JP2007171040A (ja) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 物理量センサ
JP2008046078A (ja) * 2006-08-21 2008-02-28 Hitachi Ltd 微小電気機械システム素子およびその製造方法
KR100750741B1 (ko) * 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
JP2008135690A (ja) * 2006-10-30 2008-06-12 Denso Corp 半導体力学量センサおよびその製造方法
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008244187A (ja) * 2007-03-28 2008-10-09 Elpida Memory Inc 貫通電極および半導体装置
US20080251866A1 (en) * 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
KR20090056044A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 반도체 소자 패키지 및 이를 제조하는 방법

Also Published As

Publication number Publication date
US8785231B2 (en) 2014-07-22
JP2010153406A (ja) 2010-07-08
US20100155865A1 (en) 2010-06-24
US20130178008A1 (en) 2013-07-11
DE102009055283A1 (de) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4784641B2 (ja) 半導体装置およびその製造方法
JP4858547B2 (ja) 半導体装置およびその製造方法
US8710599B2 (en) Micromachined devices and fabricating the same
JP5956644B2 (ja) 単結晶シリコン電極を備えた容量性微小電気機械式センサー
EP3092499B1 (en) Robust inertial sensors
US9908771B2 (en) Inertial and pressure sensors on single chip
US8685776B2 (en) Wafer level packaged MEMS device
JP5605347B2 (ja) 半導体装置の製造方法
TWI634069B (zh) 混合整合構件及其製造方法
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
EP1375416B1 (en) Micro-electro-mechanical device, in particular micro-actuator for hard-disk drive, and manufacturing process thereof
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
US11267697B2 (en) Use of an uncoupling structure for assembling a component having a casing
JP2000155030A (ja) 角速度センサの製造方法
JP4883077B2 (ja) 半導体装置およびその製造方法
KR100324716B1 (ko) 미세구조물 패키징방법
JP4134881B2 (ja) 半導体加速度センサ
JPH11186566A (ja) 微小装置の製造方法
JP5999027B2 (ja) 物理量センサ
US20100237039A1 (en) Method of accurately spacing z-axis electrode
JP2010177280A (ja) 半導体センサの製造方法、及び半導体センサ
CN118545672A (zh) Mems器件和制造mems器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R151 Written notification of patent or utility model registration

Ref document number: 4784641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees