JP3324469B2 - Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ - Google Patents

Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Info

Publication number
JP3324469B2
JP3324469B2 JP27987897A JP27987897A JP3324469B2 JP 3324469 B2 JP3324469 B2 JP 3324469B2 JP 27987897 A JP27987897 A JP 27987897A JP 27987897 A JP27987897 A JP 27987897A JP 3324469 B2 JP3324469 B2 JP 3324469B2
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
soi wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27987897A
Other languages
English (en)
Other versions
JPH11102848A (ja
Inventor
浩司 阿賀
清 三谷
判臣 稲月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP27987897A priority Critical patent/JP3324469B2/ja
Priority to EP98307095A priority patent/EP0905767A1/en
Priority to KR1019980039446A priority patent/KR100562437B1/ko
Priority to US09/159,856 priority patent/US6140210A/en
Publication of JPH11102848A publication Critical patent/JPH11102848A/ja
Application granted granted Critical
Publication of JP3324469B2 publication Critical patent/JP3324469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、イオン注入したウ
エーハを結合及び分離してＳＯＩウエーハを製造する方
法（スマートカット法とも呼ばれている）で得られたＳ
ＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構
造ウエーハの表面処理に関する。
【０００２】
【従来の技術】従来、ＳＯＩ構造のウエーハの作製法と
しては、酸素イオンをシリコン単結晶に高濃度で打ち込
んだ後に、高温で熱処理を行い酸化膜を形成するＳＩＭ
ＯＸ（separation by implanted oxygen）法によるもの
と、２枚の鏡面研磨したシリコンウエーハを接着剤を用
いることなく結合し、片方のウエーハを薄膜化する結合
法が注目されている技術である。
【０００３】ＳＩＭＯＸ法は、デバイス活性領域となる
ＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
ＳＯＩ層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以
上の温度での熱処理が必要である等問題が多い。
【０００４】一方、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理（通
常は１１００℃〜１２００℃）を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くＳＯＩ層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るＳＯＩ層の膜厚およびその均一性に限界がある。尚、
ウエーハ結合法は、シリコンウエーハ同士を結合する場
合のみならず、シリコンウエーハとＳｉＯ2 、ＳｉＣ、
Ａｌ2 Ｏ3 等の絶縁性ウエーハと直接結合してＳＯＩ層
を形成する場合もある。
【０００５】最近、ＳＯＩウエーハの製造方法として、
イオン注入したウエーハを結合及び分離してＳＯＩウエ
ーハを製造する方法（スマートカット法と呼ばれる技
術）が新たに注目され始めている。この方法は、二枚の
シリコンウエーハのうち、少なくとも一方に酸化膜を形
成すると共に、一方のシリコンウエーハの上面から水素
イオンまたは希ガスイオンを注入し、該ウエーハ内部に
微小気泡層（封入層）を形成させた後、該イオンを注入
した方の面を酸化膜を介して他方のシリコンウエーハと
密着させ、その後熱処理を加えて微小気泡層を劈開面と
して一方のウエーハを薄膜状に分離し、さらに熱処理を
加えて強固に結合してＳＯＩウエーハとする技術（特開
平５−２１１１２８号参照）である。そして、該劈開面
は良好な鏡面であり、ＳＯＩ層の膜厚の均一性も高いＳ
ＯＩウエーハが比較的容易に得られている。
【０００６】
【発明が解決しようとする課題】そして、この技術にお
いて、最終工程の段階で、表面粗さ改善及び欠陥層除去
のため、該劈開面に直接タッチポリッシュと呼ばれる研
磨代の極めて少ない鏡面研磨（７０〜１１０ｎｍ）を行
なっていた。ところが、このタッチポリッシュ前のＳＯ
Ｉ層をＨ．Ｇａｓｓｅｌ（Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，１４０，ｐｐ１７１３，１９９３）らに
より開示された四段セコエッチング法を応用して評価す
ると、ＳＯＩ層表面の結晶欠陥層の深さが表面から約２
００ｎｍまで達していることがわかった。この欠陥は、
水素イオン注入時に生じた歪みやダメージと思われてい
る。
【０００７】この欠陥層を除去するためには、タッチポ
リッシュの取り代を２００ｎｍ以上に増加させればよい
が、それではウエーハ面内の取り代の均一性が悪化し、
ＳＯＩ層の厚さのバラツキが大きくなり、特にＳＯＩ層
の厚さが薄い場合にその影響が大きく、デバイスに悪影
響を及ぼし、製品価値が失われてしまうという問題があ
った。
【０００８】そこで、本発明はこのような問題点に鑑み
なされたもので、イオン注入したウエーハを結合及び分
離してＳＯＩウエーハを製造する方法で得られた劈開面
に深く存在する結晶欠陥層を確実に除去し、良好な膜厚
均一性を有するとともに、結晶性の優れた薄膜ＳＯＩ層
を有するＳＯＩウエーハを、比較的簡単にかつ比較的低
コストで製造する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、二枚のシリコンウ
エーハのうち、少なくとも一方に酸化膜を形成すると共
に、一方のシリコンウエーハの上面から水素イオンまた
は希ガスイオンを注入し、該ウエーハ内部に微小気泡層
（封入層）を形成させた後、該イオンを注入した方の面
を酸化膜を介して他方のシリコンウエーハと密着させ、
その後熱処理を加えて微小気泡層を劈開面として一方の
ウエーハを薄膜状に分離するＳＯＩウエーハの製造方法
において、得られたＳＯＩウエーハの劈開面の欠陥層を
気相エッチングにより除去することを特徴とするＳＯＩ
ウエーハの製造方法である。
【００１０】このように、イオン注入したウエーハを結
合及び分離してＳＯＩウエーハを製造する方法により作
製されたＳＯＩウエーハの劈開面には深い結晶欠陥層が
存在しており、これを除去するには気相エッチングが有
効である。気相エッチングにより除去すれば、たとえ除
去量が多くとも、ＳＯＩ層の厚さを均一にしつつ除去す
ることができる。
【００１１】本発明の請求項２に記載した発明は、シリ
コンウエーハの上面から水素イオンまたは希ガスイオン
を注入し、該ウエーハ内部に微小気泡層（封入層）を形
成させた後、該イオンを注入した方の面を絶縁性ウエー
ハと密着させ、その後熱処理を加えて微小気泡層を劈開
面としてシリコンウエーハを薄膜状に分離するＳＯＩウ
エーハの製造方法において、得られたＳＯＩウエーハの
劈開面の欠陥層を気相エッチングにより除去することを
特徴とするＳＯＩウエーハの製造方法である。
【００１２】このように、イオン注入したウエーハを結
合及び分離してＳＯＩウエーハを製造する方法は、ウエ
ーハ結合法としてシリコンウエーハ同士を結合する場合
のみならず、シリコンウエーハとＳｉＯ2 、ＳｉＣ、Ａ
ｌ2 Ｏ3 等の絶縁性ウエーハと直接結合してＳＯＩ層を
形成する場合にも適応可能である。
【００１３】そして請求項３では、前記気相エッチング
による欠陥層の除去厚さを２００ｎｍ以上とした。２０
０ｎｍ以上除去すれば欠陥層は確実に除去可能であり、
膜厚の均一なＳＯＩ層を有するＳＯＩウエーハを製造す
ることができる。
【００１４】さらに、本発明の請求項４に記載した発明
は、前記気相エッチングによる表面処理後、鏡面研磨す
ることを特徴とするＳＯＩウエーハの製造方法である。
このように、気相エッチングによる表面処理により、結
晶欠陥層は確実に除去されるが、また新たにヘイズと呼
ばれる表面粗さが入ることがあり、これは必要に応じて
鏡面研磨、特にタッチポリッシュで除去することができ
る。
【００１５】そして、このような請求項１〜請求項４の
いずれか１項に記載された方法によれば、イオン注入し
たウエーハを結合及び分離してＳＯＩウエーハを製造す
る方法によって得られたＳＯＩウエーハの劈開面の結晶
欠陥層は確実に除去され、極低欠陥で膜厚均一性の良好
なＳＯＩ層を有するＳＯＩウエーハを得ることができる
（請求項５）。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１はイオン注入したウエー
ハを結合及び分離してＳＯＩウエーハを製造する方法に
よるＳＯＩウエーハの製造工程の一例を示すフロー図で
ある。また、図２はＰＡＣＥ法（plasma assisted chem
ical etching）による気相エッチングの概略を示す概念
図で、（ａ）は斜視図、（ｂ）断面図である。図３はイ
オン注入したウエーハを結合及び分離してＳＯＩウエー
ハを製造する方法で作製したＳＯＩウエーハの劈開面欠
陥層深さと欠陥密度の関係を表したグラフである。
【００１７】以下、本発明を２枚のシリコンウエーハを
結合する場合を中心に説明する。図１は気相エッチング
とタッチポリッシュ工程を含むイオン注入したウエーハ
を結合及び分離してＳＯＩウエーハを製造する方法によ
るＳＯＩウエーハの製造工程を示す工程図である。この
イオン注入したウエーハを結合及び分離してＳＯＩウエ
ーハを製造する方法には、例えば処理工程順序の違いか
らＡ法とＢ法とがあり、先ずＡ法から説明する。
【００１８】Ａ法の工程１では、２枚のシリコン鏡面ウ
エーハを準備するものであり、デバイスの仕様に合った
ウエーハ２０、２１を準備する。工程２では、そのうち
の少なくとも一方のウエーハ、ここではウエーハ２０を
熱酸化し、その表面に約０．１μｍ〜２．０μｍ厚の酸
化膜３０を形成する。工程３では、もう一方のウエーハ
２１の片面に対して水素イオンまたは希ガスを注入し、
イオンの平均進入深さにおいて表面に平行な微小気泡層
（封入層）４０を形成させるもので、この注入温度は２
５〜４５０℃が好ましい。工程４は、水素イオン注入し
たウエーハ２１の水素イオン注入面にウエーハ２０の酸
化膜３０の面を重ね合せて密着させる工程であり、常温
の清浄な雰囲気下で２枚のウエーハの表面同士を接触さ
せることにより、接着剤等を用いることなくウエーハ同
士が接着する。
【００１９】次に、工程５では、封入層４０を境界とし
て上部シリコン２８と下部ＳＯＩウエーハ１０（ＳＯＩ
層２５＋埋込み酸化膜２６＋ベースウエーハ２７）に分
離する剥離熱処理工程で、不活性ガス雰囲気下約５００
℃以上の温度で熱処理を加えれば、結晶の再配列と気泡
の凝集とによって上部シリコンと下部ＳＯＩウエーハに
分離される。分離された上部シリコン２８は取り除いて
おく。そして、工程６では、前記工程４の密着工程で密
着させたウエーハ同士の結合力では、そのままデバイス
工程で使用するには弱いので、下部ＳＯＩウエーハ１０
に熱処理を施し結合強度を十分なものとする必要がある
が、この熱処理は不活性ガス雰囲気下、１０５０℃〜１
２００℃で３０分から２時間の範囲で行うことが好まし
い。なお、この工程５の剥離熱処理と工程６の結合熱処
理を連続的に行い、工程５で分離した上部シリコンを下
部ＳＯＩウエーハから取り除くことなく工程６の結合熱
処理を連続して実施しても構わないし、また、工程５の
熱処理と工程６の熱処理を同時に兼ねるものとして行っ
てもよい。
【００２０】次に、工程７は、気相エッチングによるＳ
ＯＩ層２５の表面である劈開面５０に存在する結晶欠陥
層の除去とＳＯＩ層２５の薄膜厚さを均一化する工程で
ある。ここでは、図２（ａ）（ｂ）に示すように高周波
プラズマ１６を空洞１２内に局在化させて、気相エッチ
ングを行うＰＡＣＥ法を用いることが好ましい。ここま
での工程において、工程５・工程６・工程７の順序を工
程５・工程７・工程６の順序に変えることもできる。
【００２１】このＰＡＣＥ法は、いわゆるドライエッチ
法の一つで、まずＳＯＩウエーハ１０上のＳＯＩ層の厚
さ分布を測定した後、その分布に従って、ＳＯＩウエー
ハ１０上を膜厚分布に応じて空洞１２の走行速度を制御
することにより、プラズマ１６に暴露される時間が制御
され、その結果表面のエッチング除去量が制御されるこ
とによって、ＳＯＩウエーハ上のＳＯＩ層の表面欠陥層
を除去しつつ、厚さを均一化するものである。プラズマ
１６は、ＳＯＩウエーハ１０を挟んで上下に配置され
た、電極１３、１４に高周波電源１５から高周波を印加
することによって、空洞１２内に局在化して発生させ
る。そして、この空洞がＳＯＩウエーハ１０上を自在に
走行できるようになっている。
【００２２】本発明ではＳＯＩ層２５の表面である劈開
面５０に存在する結晶欠陥層の除去及びＳＯＩ層２５の
薄膜厚さを均一化する工程として、気相エッチングを行
うＰＡＣＥ法を採用し、諸条件を精査して本発明を完成
させたものである。特に、気相エッチングによる結晶欠
陥層の取り代を２００ｎｍ以上とすることが好ましく、
これによってイオン注入によって導入された表面の欠陥
・歪み等を確実に除去することができる。また、気相エ
ッチングによって表面欠陥層を除去すれば、例え除去量
が多くともＳＯＩ層膜厚の均一性が悪化することなく、
結晶欠陥層の除去と共に膜厚均一性の向上も可能である
ことが確認された。
【００２３】工程８は、タッチポリッシュの工程であ
り、工程７の気相エッチングで入った表面のヘイズの除
去を目的とするもので、必要に応じて気相エッチングさ
れた面を研磨の取り代が５ｎｍ〜１５ｎｍ、好ましくは
１０ｎｍ程度となるよう鏡面研磨する。以上の工程を経
て結晶欠陥層がなく、膜厚均一性の高いＳＯＩ層２５を
有する高品質のＳＯＩウエーハ１０を製造することがで
きる。
【００２４】続いてＢ法によるＳＯＩウエーハの製造方
法を述べる。Ｂ法の工程１では、２枚のシリコン鏡面ウ
エーハを準備するものであり、デバイスの仕様に合った
ウエーハ２２、２３を準備する。工程２では、そのうち
の少なくとも一方のウエーハ２３を熱酸化し、その表面
に約０．１μｍ〜２．０μｍ厚の酸化膜３１を形成す
る。工程３では、ウエーハ２３の酸化膜３１面に対して
水素イオンまたは希ガスを注入し、イオンの平均進入深
さにおいて表面に平行な微小気泡層（封入層）４１を形
成させる。この注入温度は２５〜４５０℃が好ましい。
工程４は、水素イオン注入したウエーハ２３の水素イオ
ン注入面である酸化膜３１の面にシリコンウエーハ２２
を重ね合せる工程であり、常温の清浄な雰囲気下で２枚
のウエーハの表面同士を接触させることにより、接着剤
等を用いることなくウエーハ同士が接着する。次に、工
程５から工程８までは、Ａ法と同様の処理工程を経て、
結晶欠陥がなく膜厚が均一なＳＯＩ層を有するＳＯＩウ
エーハが得られる。
【００２５】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がｐ型で抵抗率が１０Ω・ｃｍ、直径
が１５０ｍｍのシリコン鏡面ウエーハを用い、図１に示
すイオン注入したウエーハを結合及び分離してＳＯＩウ
エーハを製造する方法のＢ法の工程１〜工程６によりＳ
ＯＩ層の厚さが８７０ｎｍのＳＯＩウエーハを１４枚作
製した。イオン注入したウエーハを結合及び分離してＳ
ＯＩウエーハを製造する方法による主な処理条件は次の
通りである。 ａ）埋込み酸化膜厚：４００ｎｍ、 ｂ）水素注入条件：Ｈ+ イオン、注入エネルギ １５０
ｋｅＶ、注入線量 ８×１０16／ｃｍ2 、 ｃ）剥離熱処理条件：Ｎ2 ガス雰囲気下、５００℃×３
０分、 ｄ）結合熱処理条件：Ｎ2 ガス雰囲気下、１１００℃×
２時間、
【００２６】次いで、これらのウエーハの各２枚ずつを
ＰＡＣＥ法によりＳＯＩ層取り代が９０ｎｍ、１４０ｎ
ｍ、１９０ｎｍ、２９０ｎｍ、４９０ｎｍ、６８０ｎｍ
の６種類となるように気相エッチングした後、四段セコ
エッチング法による選択エッチングを行い、ＳＯＩ層表
面の欠陥ピット密度を測定した。その結果をＳＯＩ層の
取り代を横軸に、欠陥ピット密度（各ＳＯＩ層取り代別
２枚の平均値）を縦軸にとり、図３に示した。また、比
較として別の２枚について気相エッチング未処理のＳＯ
Ｉウエーハについて四段セコエッチングによる欠陥ピッ
ト密度評価を行った結果も合せて図３に示した。
【００２７】図３から明らかなように、ＳＯＩ層の取り
代が約２００ｎｍまでは欠陥ピット密度が急激に低下し
ており、２００ｎｍ以上になるとフラットになり低密度
のまま殆ど変わらないことがわかる。従って、欠陥層を
少なくとも２００ｎｍ除去すれば極低欠陥のＳＯＩ層を
有するＳＯＩウエーハを作製することができる。
【００２８】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００２９】例えば、上記では２枚のシリコンウエーハ
を結合してＳＯＩウエーハを作製する場合を中心に説明
したが、本発明は、この場合に限定されるものではな
く、シリコンウエーハと絶縁性ウエーハを結合し、シリ
コンウエーハをイオン注入したウエーハを結合及び分離
してＳＯＩウエーハを製造する方法で剥してＳＯＩウエ
ーハを作製する場合にも適用可能である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
イオン注入したウエーハを結合及び分離してＳＯＩウエ
ーハを製造する方法で作製したＳＯＩウエーハのＳＯＩ
層表面の結晶欠陥層を気相エッチングで除去し、薄膜の
厚さを均一化することができる。さらに鏡面研磨を加え
ることにより表面粗さの改善をすれば、膜厚が均一で表
面粗さも良好であると共に、極低欠陥でより結晶性の優
れたＳＯＩウエーハが、比較的簡単にかつ比較的低コス
トで得ることができる。
【図面の簡単な説明】
【図１】イオン注入したウエーハを結合及び分離してＳ
ＯＩウエーハを製造する方法によるＳＯＩウエーハの製
造工程の一例を示すフロー図である。 （１）Ａ法による工程、 （２）Ｂ法による工程。
【図２】ＰＡＣＥ法による気相エッチングの概略を示す
概念図である。 （ａ）斜視図、 （ｂ）断面図。
【図３】本発明におけるＳＯＩウエーハの劈開面に存在
する結晶欠陥層の深さと欠陥ピット密度の関係を表した
グラフである。
【符号の説明】
１…２枚の鏡面研磨ウエーハを準備する工程、 ２…一方のウエーハを酸化する工程、 ３…水素イオンを注入する工程、 ４…水素イオン注入面に他のウエーハを重ね合せる密着
工程、 ５…剥離熱処理する工程、 ６…ウエーハを結合熱処理する工程、 ７…ＰＡＣＥ法気相エッチング工程、 ８…タッチポリッシュ工程、 １０…ＳＯＩウエーハ、 １２…空洞、 １３，１４…電極、 １５…高周波電源、 １６…プラズマ、 ２０、２１、２２、２３…鏡面研磨シリコンウエーハ、 ２５…ＳＯＩ層、 ２６…埋込み酸化膜、 ２７…ベースウエーハ、 ２８…上部シリコン、 ３０、３１…酸化膜、 ４０、４１…水素イオン注入微小気泡層（封入層）、 ５０…劈開面。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 27/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 二枚のシリコンウエーハのうち、少なく
    とも一方に酸化膜を形成すると共に、一方のシリコンウ
    エーハの上面から水素イオンまたは希ガスイオンを注入
    し、該ウエーハ内部に微小気泡層（封入層）を形成させ
    た後、該イオンを注入した方の面を酸化膜を介して他方
    のシリコンウエーハと密着させ、その後熱処理を加えて
    微小気泡層を劈開面として一方のウエーハを薄膜状に分
    離するＳＯＩウエーハの製造方法において、得られたＳ
    ＯＩウエーハの劈開面の欠陥層を気相エッチングにより
    除去することを特徴とするＳＯＩウエーハの製造方法。
  2. 【請求項２】 シリコンウエーハの上面から水素イオン
    または希ガスイオンを注入し、該ウエーハ内部に微小気
    泡層（封入層）を形成させた後、該イオンを注入した方
    の面を絶縁性ウエーハと密着させ、その後熱処理を加え
    て微小気泡層を劈開面としてシリコンウエーハを薄膜状
    に分離するＳＯＩウエーハの製造方法において、得られ
    たＳＯＩウエーハの劈開面の欠陥層を気相エッチングに
    より除去することを特徴とするＳＯＩウエーハの製造方
    法。
  3. 【請求項３】 前記気相エッチングによる欠陥層の除去
    厚さを２００ｎｍ以上とすることを特徴とする請求項１
    または請求項２に記載したＳＯＩウエーハの製造方法。
  4. 【請求項４】 前記気相エッチングによる表面処理後、
    該表面を鏡面研磨することを特徴とする請求項１〜請求
    項３のいずれか１項に記載したＳＯＩウエーハの製造方
    法。
  5. 【請求項５】 請求項１〜請求項４のいずれか１項に記
    載の方法により製造されたことを特徴とするＳＯＩウエ
    ーハ。
JP27987897A 1997-09-26 1997-09-26 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ Expired - Fee Related JP3324469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27987897A JP3324469B2 (ja) 1997-09-26 1997-09-26 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP98307095A EP0905767A1 (en) 1997-09-26 1998-09-03 Method of fabricating an SOI wafer and SOI wafer fabricated thereby
KR1019980039446A KR100562437B1 (ko) 1997-09-26 1998-09-23 Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
US09/159,856 US6140210A (en) 1997-09-26 1998-09-24 Method of fabricating an SOI wafer and SOI wafer fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27987897A JP3324469B2 (ja) 1997-09-26 1997-09-26 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Publications (2)

Publication Number Publication Date
JPH11102848A JPH11102848A (ja) 1999-04-13
JP3324469B2 true JP3324469B2 (ja) 2002-09-17

Family

ID=17617205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27987897A Expired - Fee Related JP3324469B2 (ja) 1997-09-26 1997-09-26 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Country Status (4)

Country Link
US (1) US6140210A (ja)
EP (1) EP0905767A1 (ja)
JP (1) JP3324469B2 (ja)
KR (1) KR100562437B1 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20050124142A1 (en) * 1998-12-31 2005-06-09 Bower Robert W. Transposed split of ion cut materials
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6362075B1 (en) * 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US7094667B1 (en) 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
AU2002337297A1 (en) * 2001-10-23 2003-05-06 Cambridge Semiconductor Limited Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2858460B1 (fr) * 2003-07-30 2005-10-14 Soitec Silicon On Insulator Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100898649B1 (ko) 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
WO2006030699A1 (ja) * 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
US7675670B2 (en) 2005-10-28 2010-03-09 Miradia Inc. Fabrication of a high fill ratio silicon spatial light modulator
US7522330B2 (en) * 2005-10-28 2009-04-21 Miradia Inc. High fill ratio silicon spatial light modulator
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7312154B2 (en) 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
JP4451488B2 (ja) * 2006-03-28 2010-04-14 シャープ株式会社 半導体素子の転写方法及び半導体装置の製造方法
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
JP2007317988A (ja) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US8101508B2 (en) * 2008-03-05 2012-01-24 Sumco Corporation Silicon substrate and manufacturing method thereof
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
US8329260B2 (en) * 2008-03-11 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Cooled cleaving implant
JP5411438B2 (ja) * 2008-03-18 2014-02-12 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4784641B2 (ja) 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
SG178765A1 (en) 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP5688709B2 (ja) * 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
CN103560106B (zh) * 2013-11-22 2017-01-18 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
DE102014118017A1 (de) * 2014-12-05 2016-06-09 Ev Group E. Thallner Gmbh Substratstapelhalterung, Container und Verfahren zur Trennung eines Substratstapels

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2801704B2 (ja) * 1989-12-11 1998-09-21 株式会社東芝 半導体基板の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
JPH0922993A (ja) * 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Ｓｏｉウエハ及びその製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Also Published As

Publication number Publication date
US6140210A (en) 2000-10-31
KR19990030065A (ko) 1999-04-26
EP0905767A1 (en) 1999-03-31
KR100562437B1 (ko) 2006-07-03
JPH11102848A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP3324469B2 (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
WO2001048825A1 (fr) Procédé de production de tranche collée
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
KR20080106038A (ko) Ｓｏｉ 웨이퍼의 제조 방법
JP5532680B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3327180B2 (ja) Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
KR20070055382A (ko) 접합웨이퍼의 제조방법
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP3582566B2 (ja) Ｓｏｉ基板の製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH1174209A (ja) 半導体基板の製造方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3864886B2 (ja) Ｓｏｉウエーハ
JP4730645B2 (ja) Ｓｏｉウェーハの製造方法
JPH04115511A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees