KR101151458B1 - 접합 웨이퍼의 제조방법 및 접합 웨이퍼 - Google Patents

접합 웨이퍼의 제조방법 및 접합 웨이퍼 Download PDF

Info

Publication number
KR101151458B1
KR101151458B1 KR1020077018972A KR20077018972A KR101151458B1 KR 101151458 B1 KR101151458 B1 KR 101151458B1 KR 1020077018972 A KR1020077018972 A KR 1020077018972A KR 20077018972 A KR20077018972 A KR 20077018972A KR 101151458 B1 KR101151458 B1 KR 101151458B1
Authority
KR
South Korea
Prior art keywords
wafer
bonded wafer
etching
oxide film
bonded
Prior art date
Application number
KR1020077018972A
Other languages
English (en)
Other versions
KR20070116224A (ko
Inventor
토키오 타케이
시게유키 요시자와
스스무 미야자키
이사오 요코카와
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20070116224A publication Critical patent/KR20070116224A/ko
Application granted granted Critical
Publication of KR101151458B1 publication Critical patent/KR101151458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 적어도 베이스 웨이퍼와 본드 웨이퍼를 접합시켜 제작한 접합 웨이퍼 외주부의 테라스부의 산화막을 에칭하는 공정을 갖는 접합 웨이퍼를 제조하는 방법으로, 상기 테라스부 산화막의 에칭이 상기 접합 웨이퍼를 유지해 회전시키면서 스핀 에칭으로 행해지는 것을 특징으로 하는 접합 웨이퍼의 제조방법이다. 이에 따르면 베이스 웨이퍼 이면의 산화막을 에칭하지 않고 베이스 웨이퍼의 테라스부에 형성된 산화막을 효과적으로 에칭하는 접합 웨이퍼의 제조방법을 제공한다.

Description

접합 웨이퍼의 제조방법 및 접합 웨이퍼{METHOD FOR MANUFACTURING BONDED WAFER AND BONDED WAFER}
본 발명은 접합 웨이퍼의 제조방법 및 그 접합 웨이퍼에 관한 것으로 특히 접합 웨이퍼의 테라스부에 형성된 산화막을 에칭하는 방법에 관한 것이다.
고성능 디바이스용 웨이퍼로 반도체 웨이퍼를 다른 웨이퍼 등과 접합시킨 후, 소자 제작 측의 웨이퍼를 박막화한 접합 웨이퍼가 사용되고 있다.
구체적으로 예를 들면, 경면연마된 2장의 실리콘 웨이퍼를 준비해 적어도 한 쪽의 웨이퍼에 산화막을 형성시킨다. 그리고 이들 웨이퍼를 접합시킨 후, 200~1200℃의 온도에서 열처리해 결합강도를 높인다. 그 후, 소자제작 측 웨이퍼(본드 웨이퍼)를 연삭 및 연마 등을 해서 원하는 두께까지 박막화함으로써, SOI(Silicon On Insulator) 층이 형성된 접합 SOI 웨이퍼를 제조할 수 있다.
본드 웨이퍼를 박막화하는 방법으로는 상기의 연삭, 연마에 의한 방법 외에 접합하기 전의 본드 웨이퍼에 미리 수소 이온 등의 이온 주입층을 형성해 놓고, 베이스 웨이퍼와 접합시킨 후 그 이온 주입층에서 박리되어 본드 웨이퍼를 박막화하 는 방법(스마트컷(등록상표)이라 불림)도 있다.
또한, 접합 웨이퍼를 제조하는 경우, 산화막을 이용하지 않고 직접 실리콘 웨이퍼 사이를 접합할 수도 있으며, 베이스 웨이퍼로 석영, 탄화규소, 알루미나 등의 절연성 웨이퍼가 이용되는 경우도 있다.
상기와 같이 접합 웨이퍼를 제조하는 경우, 접합된 2장의 경면 웨이퍼 주변부에는 연마에 의해 두께가 조금 얇아진 처진 부분과 면취부가 존재하며 이 부분은 결합되지 않거나 결합력이 약한 미결합부분으로 남는다. 이러한 미결합부분이 존재하는 상태로 연마 등에 의해 박막화를 수행하면, 그 박막화 공정 중에 미결합부분의 일부가 벗겨지게 된다. 따라서, 박막화된 본드 웨이퍼는 베이스가 되는 웨이퍼(베이스 웨이퍼)보다도 작은 반지름을 가지며 주변부에는 아주 작은 요철이 연속적으로 형성되게 된다.
이러한 접합 웨이퍼를 디바이스 공정에 투입하면 잔류하는 미결합부분이 디바이스 공정에서 박리되어 파티클을 발생시켜서 디바이스 수율을 저하시킨다.
따라서, 박막화 후의 본드 웨이퍼 상면에 주변부가 노출되도록 마스킹 테이프를 붙여 에칭을 수행함으로써 잔류하는 미결합부분을 미리 제거하는 방법이 제안되었다(특개 평3-250616호 공보 참조). 이와 같이, 미결합부분을 제거한 외주부 영역을 테라스부라고 부른다
한편, 이온 주입층에서 박리해 박막화를 행하는 방법에 있어서도 연마에 의해 처진 부분의 미결합부는 박리 후 테라스부가 되며, 연삭?연마에 의한 박막화의 경우와 같이 박막의 주변부에서 파티클이 발생하거나 크랙이 발생 하는 문제가 있 었다. 그래서, 박리 후 베이스 웨이퍼 상에 형성된 박막의 주변부를 제거하는 방법이 제안되었다(국제공개 WO01/027999 참조).
하지만, 연삭?연마에 의한 박막화의 경우, 미결합부분을 제거해 형성된 테라스부에는 결합강도를 높이기 위한 열처리(결합열처리) 등으로 형성된 산화막의 찌꺼기가 남고, 이 산화막이 디바이스 제작 공정 중의 먼지 발생원이 되는 문제가 있었다. 이 문제에 대해, 테라스부의 산화막 제거 처리가 수행되고 있다. 예를 들면 미결합부분을 제거한 후 불화수소산에 접합 웨이퍼를 침지해서 산화막을 제거하는 것이다. 이 방법을 이용한 경우, 접합 웨이퍼의 표면(테라스부를 포함)만이 아니라 이면의 산화막까지 제거되게 된다.
한편, 베이스 웨이퍼 상에 산화막을 이용하여 SOI 층을 형성한 SOI 웨이퍼의 경우, 베이스 웨이퍼의 한 면에 매입 산화막이 형성되어 있고 다른 면에는 산화막이 없어 휘어짐이 발생하기도 한다. 따라서, SOI 웨이퍼의 이면에도 산화막을 형성해 휘어짐의 발생을 제거하는 경우가 있지만, 이 경우 표면의 산화막을 제거하고 이면의 산화막은 남길 필요가 있다.
이와 같이, SOI 웨이퍼 이면의 산화막을 남기고 표면의 산화막만을 제거하는 경우는, 웨이퍼 이면을 마스킹 테이프, 포토레지스트 등으로 마스킹한 상태로 불화수소산에 SOI 웨이퍼를 침지하는 방법이 채택되고 있다. 하지만, 이와 같은 방법으로는 마스킹 테이프의 점착 및 박리 또는 포토레지스트의 노광과 제거에 시간이 걸리며 또한 복잡하기 때문에 작업효율도 나쁜 문제점이 있다. 또한, 다량의 에칭액을 사용하기 때문에 비용이 높아지는 문제도 있다.
이온 주입층에서 박리해 박막화를 하는 방법의 경우, 베이스 웨이퍼에 산화막을 형성해서 접합하면, 박리 후의 테리스부에는 산화막이 잔류하지만, 본드 웨이퍼 측에만 산화막을 형성해서 접합하면 박리 후의 테리스부에 산화막이 남지 않는다. 하지만, 그 후에 접합강도를 높이기 위한 열처리를 산화성 분위기에서 행하는 경우에는 테라스부에도 산화막이 형성된다.
이와 같이 테리스부에 산화막이 형성되어 있는 SOI 웨이퍼의 SOI 층 상에 에피택셜 성장을 행하는 경우, 테라스부에 폴리실리콘이 성장하기 때문에 SOI 층의 결정성에 악영향을 미치거나 파티클의 발생원인이 된다.
한편, SOI 웨이퍼의 매입 산화막(BOX)이 되는 실리콘 산화막의 두께는 제작하는 디바이스 용도에 따라 다르나 0.1~2㎛정도의 범위가 일반적으로 이용되지만, 광집적 디바이스 등에서 광도파 경로 등과 같은 특수한 용도에 이용되는 경우에는 4㎛이상 또는 10㎛이상의 매우 두꺼운 산화막이 요구되는 경우도 있다. 이와 같이, 매우 두꺼운 매입 산화막을 가지는 SOI 웨이퍼를 상술한 바와 같은 이온 주입층에서 박리해 박막화하는 방법으로 제작하고자 하는 경우, 산화막을 통해 이온 주입을 하기 위해서는 매우 큰 이온 주입 에너지가 필요하기 때문에 현실적이지 않다. 따라서 베이스 웨이퍼 측에 두꺼운 산화막을 형성해 접합하는 방법이 채용된다. 이 경우, 박리 후의 테라스부에는 매우 두꺼운 산화막이 잔류하게 되어 상술한 것과 같은 문제를 발생시키는 원인이 되었다.
본 발명은 이와 같은 문제점에 착안해 이루어진 것으로 베이스 웨이퍼 이면의 산화막을 제거하지 않고 베이스 웨이퍼의 테라스부에 형성된 산화막을 효율적으로 에칭하는 접합 웨이퍼의 제조방법을 제안하는 것에 목적이 있다.
본 발명은 상기한 문제를 해결하기 위해서 이루어진 것으로 적어도 베이스 웨이퍼와 본드 웨이퍼를 접합해서 제작한 접합 웨이퍼 외주부의 테라스부의 산화막을 에칭하는 공정을 갖는 접합 웨이퍼를 제작하는 방법으로, 상기 테라스부의 산화막 에칭이 상기 접합 웨이퍼를 보유해 회전시키면서 스핀 에칭으로 수행되는 것을 특징으로 하는 접합 웨이퍼의 제조방법을 제공한다.
이와 같이 접합 웨이퍼를 보유해 회전시키면서 스핀 에칭으로 테라스부 산화막의 에칭을 하면, 에칭액은 원심력에 의해 바깥 쪽으로 비산해서 베이스 웨이퍼의 이면에 들어가지 않는다. 따라서 웨이퍼 이면의 산화막을 제거하지 않고 테라스부에 형성된 산화막을 효율이 좋게 하면서 균일하게 에칭할 수 있다. 더하여, 종래와 같이 마스킹 테이프 등을 이용해 웨이퍼 이면을 에칭액으로부터 보호할 필요가 없고, 공정 수를 줄여 작업효율을 높일 수 있다.
이 경우, 상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼의 제조를 적어도 상기 베이스 웨이퍼와 본드 웨이퍼를 밀착시키고 산화성 분위기 하에서 열처리를 가해 결합시킨 후, 상기 본드 웨이퍼 외주부를 소정의 두께까지 연삭해 제거하고, 그 후 에칭으로 해당 본드 웨이퍼 외주부의 미결합부를 제거하며, 그 후 상기 본드 웨이퍼를 원하는 두께까지 박막화하여, 상기 미결합부 에칭 후 또는 본드 웨이퍼의 박막화 후에 상기 테라스부의 산화막 에칭을 스핀 에칭으로 수행할 수 있다.
이와 같이, 본원은 상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼의 제조를 적어도 상기 베이스 웨이퍼와 본드 웨이퍼를 밀착시키고 산화성 분위기 하에서 열처리를 가해서 결합시킨 후, 상기 본드 웨이퍼의 외주부를 소정의 두께까지 연삭해서 제거하고, 그 후 에칭으로 해당 본드 웨이퍼 외주부의 미결합부를 제거하며, 그 후 상기 본드 웨이퍼를 원하는 두께까지 박막화하고, 상기 미결합부의 에칭 후 또는 본드 웨이퍼의 박막화 후에 상기 테라스부의 산화막 에칭을 스핀 에칭에 의해 수행하는 경우에 이용할 수 있다.
또한, 상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼 제조를 적어도 상기 본드 웨이퍼에 이온을 주입해 해당 본드 웨이퍼와 베이스 웨이퍼를 밀착시킨 후 이온 주입층에서 상기 본드 웨이퍼를 박리해 박막화 할 수 있다.
이와 같이, 본원은 상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼의 제조를 적어도 상기 본드 웨이퍼에 이온을 주입해 해당 본드 웨이퍼와 베이스 웨이퍼를 밀착시킨 후, 이온 주입층에서 상기 본드 웨이퍼를 박리해 박막화를 수행하는 경우에도 이용할 수 있다.
이 경우, 상기 스핀 에칭의 에칭액으로 HF수용액을 이용하는 것이 바람직하다.
이와 같이, HF 수용액을 이용해 효율적으로 산화막의 에칭을 수행할 수 있다.
이 경우, 상기 HF 수용액으로 HF 50% 수용액을 이용하는 것이 바람직하다.
이러한 스핀 에칭의 에칭액으로 HF 50% 수용액을 이용하면 고속의 에칭을 수행하므로 작업효율을 높일 수 있다.
이 경우, 상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급해서 수행하는 것이 바람직하다.
이와 같이, 상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급해 수행하면 접합 웨이퍼의 중앙부(예들 들어, SOI 층 표면)로 에칭액이 흐르지 않기 때문에 SOI 층에 미소결함이 있다고 하더라도 SOI 층 중의 미소결함을 통해 에칭액이 BOX를 침식할 우려가 적다
이 경우, 상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 행하는 것이 바람직하다.
이와 같이, 상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하면, 접합 웨이퍼 중앙부(예를 들어, SOI 층 표면)로 에칭액이 흐르지 않기 때문에 SOI 층에 미소결합이 있다고 하더라도 SOI 층 중의 미소결함을 통해 에칭액이 BOX를 침식할 우려가 한층 적어진다.
이 경우, 상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용할 수 있다.
이와 같이, 접합 웨이퍼 중앙부를 에칭액으로부터 보호하는 유체로 물, 공기 질소가스, 비활성기체 중 어느 하나를 이용할 수 있다.
이 경우, 상기 스핀 에칭의 처리 시간 및/또는 에칭액의 농도를 조절해서 상기 베이스 웨이퍼의 테라스부에 형성된 산화막의 잔재 두께를 제어할 수 있다.
이와 같이, 스핀 에칭의 처리시간 및/또는 에칭액의 농도를 조절해 테라스부 산화막의 두께를 필요에 따라 임의 것으로 제어할 수도 있다.
또한, 상기 접합하기 전의 베이스 웨이퍼와 본드 웨이퍼는 적어도 한쪽이 산화막이 형성된 실리콘 단결정 웨이퍼인 것이 바람직하다.
이와 같이, 본 발명의 방법은, 실리콘 단결정 웨이퍼로 된 베이스 웨이퍼와 본드 웨이퍼를 산화막으로 된 절연막을 이용해서 접합시킨 접합 SOI 웨이퍼 제조에 이용할 수 있다.
또한, 상기 스핀 에칭을 수행하기 전에 상기 본드 웨이퍼를 박막화해서 해당 본드 웨이퍼의 표면에 산화막을 형성해 두는 것이 바람직하다.
이와 같이 하면, 만일 에칭액이 본드 웨이퍼의 표면에 들어온 경우에도 확실하게 BOX의 침식을 막을 수 있다.
또한, 상기 스핀 에칭을 한 후에 상기 테라스부에 오존수를 공급하는 것이 바람직하다.
이와 같이 하면, 산화막 제거 후의 테라스부를 친수성으로 바꿀 수 있기 때문에 파티클의 부착을 억제할 수 있다.
또한, 상기 접합 웨이퍼로 SOI 웨이퍼를 제조할 수 있다.
이와 같이, 본 발명은 SOI 웨이퍼의 제조에 적합하게 이용할 수 있다.
이 경우, 상기 SOI 웨이퍼의 SOI 층 두께를 0.5㎛이하로 할 수 있다.
이와 같이, 상기 SOI 웨이퍼의 SOI 층 두께가 0.5㎛이하로 얇은 경우에, BOX를 보호하기 위해서 본 발명은 유효하다.
이 경우, 상기 SOI 웨이퍼 제조 후에, 상기 SOI 웨이퍼의 SOI 층 표면에 Si 또는 SiGe의 에피택셜층을 형성할 수 있다.
이와 같이, 테라스부 산화막을 제거한 SOI 웨이퍼라면, Si 또는 SiGe의 에피택셜층을 형성해도 폴리실리콘 형성을 막을 수 있고, SOI 층 결정성에 악영향을 미치지 않고 파티클 발생을 억제할 수 있다.
또한, 본 발명은 상기 접합 웨이퍼의 제조방법에 의해 제조된 접합 웨이퍼를 제공한다.
이와 같은 접합 웨이퍼라면, 베이스 웨이퍼 이면의 산화막을 남긴 채 베이스 웨이퍼 테라스부의 산화막이 균일하게 에칭되어 있고 테라스부의 산화막이 디바이스 제조 공정에서 먼지 발생원이 되지 않으며 웨이퍼의 휘어짐이 억제된 고품질의 접합 웨이퍼가 된다. 특히 테라스부 산화막의 잔재 두께를 정확하게 제어한 접합 웨이퍼라고 할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 접합 웨이퍼를 보유해서 스핀 에칭으로 베이스 웨이퍼의 테라스부에 형성된 산화막을 에칭하는 것으로 특히 마스킹 테이프 등으로 베이스 웨이퍼 이면을 보호하지 않아도 이면 산화막을 제거하지 않고 테라스부 산화막을 균일하게 에칭할 수 있다. 이에 따라, 웨이퍼 한 면의 테라스부 산화막 에칭을 종래보다 공정 수를 줄여 효율적으로 행할 수 있다.
도 1은 본 발명의 접합 웨이퍼 제조방법의 일 예를 설명하는 개략도이다
도 2는 본 발명의 접합 웨이퍼 제조방법으로 이용할 수 있는 매엽식 스핀 에칭 장치이다.
도 3은 접합 웨이퍼 표면의 테라스부의 산화막 구성을 개략적으로 설명하는 단면도이다.
도 4는 스핀 에칭의 처리시간별 테라스부 산화막의 부위별 잔재 두께를 나타내는 사진이다.
도 5는 본 발명 접합 웨이퍼의 제조방법의 일 예를 설명하는 개략도이다.
도 6은 본 발명 접합 웨이퍼의 제조방법으로 이용할 수 있는 매엽식 스핀 에칭 장치이다.
[발명의 실시를 위한 최선의 형태]
이하에서, 본 발명에 대해 보다 상세히 설명하지만 본 발명은 이것들에 한정되는 것이 아니다.
도 1은 본 발명 접합 웨이퍼 제조방법의 일 예를 설명하는 개략도이다.
도 1에서, 먼저 접합으로 SOI 웨이퍼를 제작하기 위한 원료 웨이퍼인 본드 웨이퍼(2) 및 베이스 웨이퍼(3)을 준비한다(도 1(a)). 본드 웨이퍼 및 베이스 웨이퍼는 특별히 한정하지는 않으나, 실리콘 단결정 웨이퍼를 사용할 수 있다.
다음으로, 준비된 실리콘 단결정 웨이퍼 중 본드 웨이퍼(2)에 열처리를 해서 본드 웨이퍼 표면에 산화막(4)를 형성한다(도 1(b)).
이어서, 이 산화막을 형성한 본드 웨이퍼(2)와 베이스 웨이퍼(3)을 청정한 분위기에서 밀착시킨다(도 1(c)). 이것에 산화성 분위기에서 열처리를 가해 본드 웨이퍼(2)와 베이스 웨이퍼(3)을 견고하게 결합시켜 접합 웨이퍼(1)가 형성된다. 열처리 조건으로는, 예를 들어, 산소 또는 수증기를 포함하는 분위기에서 200℃~1200℃의 온도로 수행하는 것이 좋다(도 1(d)). 이때 본드 웨이퍼(2)와 베이스 웨이퍼(3)가 견고하게 결합되며 접합 웨이퍼(1)의 바깥쪽 표면 전체에도 산화막(결합산화막)(5)이 형성된다.
이렇게 해서 결합된 접합 웨이퍼(1)의 외주부 약 2㎜에는 본드 웨이퍼(2)와 베이스 웨이퍼(3)의 미결합부가 존재한다. 이러한 미결합부는 디바이스를 제작하는 SOI 층으로 사용될 수 없을 뿐만 아니라, 후공정에서 벗겨지고 떨어져 많은 문제를 일으키기 때문에 제거할 필요가 있다.
미결합부를 제거하기 위해서는, 도 1(e)에 도시된 바와 같이, 먼저 미결합부가 존재하는 본드 웨이퍼(2)의 외주부를 소정의 두께(t)까지 연삭해 제거한다. 연삭을 이용하면 고속으로 제거할 수 있고 가공정도도 좋기 때문이다.
이 경우, 소정의 두께(t)로는, 예를 들어, 20~150미크론으로 할 수 있다.
계속해서, 에칭을 수행하여 도 1(f)에 도시된 바와 같이 본드 웨이퍼(2) 외주부의 미결합부를 제거한 웨이퍼를 얻는다. 이것은 산화막에 비해 실리콘 단결정의 에칭 속도가 각별히 큰 에칭액에 접합 웨이퍼(1)를 침지해 간단히 수행할 수 있다. 즉, 본드 웨이퍼(2)의 외주부는 연삭에 의해 실리콘이 노출되어 있기 때문에 에칭액으로 에칭되지만, 접합 웨이퍼의 다른 부분은 산화막(5)으로 덮여 있기 때문에 에칭되지 않는다. 이러한 에칭으로는 KOH, NaOH 등에 의한 일명 알카리 에칭을 들 수 있다.
이러한 에칭으로 테라스부(7)를 형성한다.
다음, 도 1(g)와 같이 본드 웨이퍼(2) 표면을 원하는 두께까지 박막화한다. 박막화 수단은 특별히 한정되지 않으나, 통상의 방법으로 연삭,연마에 의해 수행될수 있다.
계속해서, 베이스 웨이퍼(3)의 테라스부(7)에 형성된 산화막을 에칭하는 스핀 에칭을 수행한다. 스핀 에칭에서의 웨이퍼 유지수단은 특별히 한정되지 않으나, 베이스 웨이퍼(3)측을 흡착유지해서 행할 수 있다. 스핀 에칭을 행하는 장치도 특별히 한정되지 않으나, 도 2에 도시된 바와 같은 장치를 이용할 수 있다. 접합 웨이퍼(1)를 웨이퍼 유지수단(10)에서 흡착유지하고 노즐(8)로부터 에칭액(9)을 공급하면서 접합 웨이퍼(1)를 고속으로 회전시켜 에칭을 한다. 이렇게 웨이퍼를 회전시켜 에칭을 하기 때문에 에칭액(9)은 원심력에 의해 웨이퍼 바깥으로 비산하고, 비산한 에칭액(9)은 회수컵(11)을 통해 회수되며 웨이퍼의 이면에 들어가지 않는다. 따라서 별도로 마스킹 테이프, 포토레지스트 등으로 웨이퍼 이면을 마스크하지 않아도 웨이퍼 이면의 산화막은 에칭되지 않고 잔존한다. 그래서 본 발명에 따르면 마스킹 테이프 등으로 웨이퍼 이면을 마스크하는 공정이 불필요하게 되며, 공정 수를 줄여 보다 효율적으로 웨이퍼 한 면의 테라스부 산화막을 에칭할 수 있다.
또한, 상기와 같이 에칭액이 웨이퍼 이면에 들어가지 않기 때문에 스핀 에칭 시의 흡착유지는, 웨이퍼 이면의 일부를 흡착할 뿐이라도 웨이퍼 이면의 산화막이 에칭되지 않는다. 물론 웨이퍼의 이면 전체 또는 산화막을 남기고 싶은 영역을 덮도록 흡착해도 좋다.
상기 스핀 에칭에서 이용하는 에칭액은 산화막을 에칭할 수 있는 것이라면 특별히 한정되지 않으나, HF 수용액이 적절하다. 이 경우, HF 50% 수용액을 이용하는 것이 더욱 바람직하다. HF 50% 수용액을 이용하면 에칭 속도가 크고 작업효율을 더욱 높일 수 있다. 이와 같이, 스핀 에칭을 하면 비교적 고농도의 에칭액을 사용할 수 있어 테라스부에 두꺼운 산화막이 형성되더라도 신속하고 균일하게 에칭 제거를 할 수 있다.
또한, 베이스 웨이퍼의 테라스부에 형성된 산화막을 전부 제거하지 않고 일정한 두께로 남겨둔 접합 웨이퍼가 요구되는 경우도 있다. 이 경우는, 상기 스핀 에칭의 처리 시간 및/또는 에칭액의 농도를 조절해서 테라스부 산화막의 잔재 두께를 높은 정밀도로 제어할 수 있다. 종래와 같이, 전체를 에칭액에 침지하는 방법으로는 산화막 전체를 제거할 수는 있어도 소정의 두께로 정밀도가 양호하게 제어하는 데는 어려움이 있으나, 본 발명에서는 용이하게 목표두께로 할 수 있다. 이 경우, 에칭액의 온도도 제어하면 에칭 속도를 더욱 정확하게 컨트롤할 수 있다
상기와 같이 하여, 본 발명에 관한 SOI 층(6)을 가지며 베이스 웨이퍼 측에 산화막(5)이 있고 테리스부(7)의 산화막이 제거된 접합 웨이퍼(도 1(h))를 제조할 수 있다.
또한, 상기한 방법에서는 본드 웨이퍼(2) 표면을 박막화한 후에 스핀 에칭을 했지만, 본 발명은 이것에 한정되지 않는다. 미결합부 에칭 후에 스핀 에칭을 하고 그 후에 박막화를 해도 좋다.
또한, 상기 방법에서는 본드 웨이퍼(2)에 산화막(4)를 형성한 후 베이스 웨이퍼(3)와 밀착시켰지만, 베이스 웨이퍼(3)에 산화막을 형성한 후 밀착시켜도 좋으며, 양쪽에 산화막을 형성한 후 밀착시키는 경우도 있다. 나아가, 본드 웨이퍼와 베이스 웨이퍼를 산화막을 이용하지 않고 직접 밀착시켜도 좋다. 또한, 본 발명의 방법에 이용되는 베이스 웨이퍼와 본드 웨이퍼는, 실리콘 단결정 웨이퍼에 한정되지 않는다.
다음으로, 상기한 내용과는 다른 본 발명의 실시형태의 한 예로, 도 5를 참조하여, 수소이온 박리법(스마트컷 방법(등록상표))으로 SOI 웨이퍼를 제조하는 경우에 대해 설명한다.
우선, 도 5의 공정 (a)에서는 2장의 실리콘 경면 웨이퍼를 준비하는 것으로, 디바이스 사양에 적합한 베이스가 되는 베이스 웨이퍼(21)와 SOI 층이 되는 본드 웨이퍼(22)를 준비한다.
다음으로 공정 (b)에서는, 이 중에 적어도 한 쪽의 웨이퍼, 여기에서는 베이스 웨이퍼(21)을 열산화해서 그 표면에 약 0.1㎛~2.0㎛두께의 산화막(23)을 형성한다. 용도에 따라서는 4.0㎛이상의 산화막을 형성할 수도 있다.
공정 (c)에서는, 본드 웨이퍼(22)의 한 면에 수소이온 또는 희가스이온 중 적어도 하나, 여기에서는 수소이온을 주입해 이온의 평균 진입 깊이에서 표면에 평행한 미소기포층(봉입층)(24)을 형성시키는 것으로, 주입온도는 25~450℃가 바람직 하다.
공정 (d)는, 수소이온을 주입한 본드 웨이퍼(22)의 수소이온 주입면에 베이스 웨이퍼(21)를 산화막을 이용해 겹쳐서 접합시키는 공정으로 상온의 청정한 분위기에서 2장의 웨이퍼 표면을 접합시키므로 접착제 등을 사용하지 않아도 웨이퍼 사이가 밀착된다.
다음으로 공정 (e)는, 봉입층(24)를 경계로 박리함으로써 박리 웨이퍼(25)와, 베이스 웨이퍼(21)상에 산화막(23)을 이용해 SOI 층(27)이 형성된 SOI 웨이퍼(26)로 분리하는 박리공정으로, 비활성기체 분위기하 500℃이상의 온도에서 열처리를 가하면 결정의 재배열과 기포의 응집에 의해 박리 웨이퍼(25)와 SOI 웨이퍼(26)(SOI 층(27) + 산화막(23) + 베이스 웨이퍼(21))로 분리된다.
한편, 공정 (d)에서 두 웨이퍼의 밀착에 제공되는 면을 플라즈마 처리해서 밀착강도를 높이면 밀착 후 열처리를 할 필요없이 봉입층(24)에서 기계적으로 박리하는 것도 가능하다.
이상의 공정 (d), (e)의 접합공정 및 박리공정에서 결합시킨 웨이퍼 사이의 결합력은 그 상태로 디바이스 제작 공정에서 사용하기에는 약하기 때문에 결합 열처리로 SOI 웨이퍼(26)에 고온의 열처리를 해서 결합강도를 충분하게 한다. 이 열처리는 비활성기체 분위기 또는 산화성가스 분위기(여기에서는 산화성가스 분위기)에서 1050℃~1200℃에서 30분 내지 2시간 범위로 하는 것이 바람직하다.
이러한 결합 열처리 공정 (f)를 수행함으로써 SOI 층(27) 표면에 산화막(31)이 형성됨과 동시에 베이스 웨이퍼의 이면 및 테라스부(30)의 산화막도 두꺼워 진 다.
이와 같이 결합 열처리 공정 (f)를 한 후, 이어서 스핀 에칭 공정 (g)에서 테라스부(30)의 산화막을 제거한다.
스핀 에칭을 하는 장치는 특별히 한정되지 않으며 앞서 이용한 것을 이용할 수 있지만, 다른 예로 도 6에 도시된 것과 같은 장치를 이용할 수 있다. SOI 웨이퍼(26)를 웨이퍼 유지수단(10)으로 흡착유지하고 테라스부에 직접 에칭액(9)을 노즐(8)로부터 공급하며 에칭액(9)으로부터 SOI 웨이퍼 중앙부를 보호하는 유체(12)를 SOI 웨이퍼 중앙부에 공급하면서, SOI 웨이퍼(26)를 고속으로 회전시켜 스핀 에칭을 한다.
이와 같이 테라스부에 직접 에칭액을 공급해서 스핀 에칭을 하면, SOI 층 표면에 에칭액이 흐르지 않기 때문에, SOI 층이 0.5㎛이하의 박층이라 할지라도 SOI 층 중의 미소결함을 통해 에칭액이 BOX를 침식할 우려가 적다. 또한, 이와 같이 스핀 에칭을 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체(12)를 공급하면서 스핀 에칭을 하면, SOI 층 표면에 에칭액이 흐를 우려가 한층 적어지기 때문에 SOI 층이 0.5㎛이하의 박막이라 할지라도 SOI 층 중에 미소결함을 통해 에칭액이 BOX를 침식할 우려가 한층 적어진다. 또한, 이와 같은 유체(12)는 특별히 한정되지 않으나 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용할 수 있다.
또한, 도 6에 도시된 바와 같이, 스핀 에칭 공정 (g)를 하기 전에 본드 웨이퍼를 박막화해서 해당 본드 웨이퍼 표면(SOI 층(27) 표면)에 산화막(31)을 형성시 켜 두면, 스핀 에칭 공정 (g)에서 에칭액(9)이 SOI 층(27) 표면에 들어간 경우에도 확실하게 BOX의 침식을 방지할 수 있다.
스핀 에칭에 의해 웨이퍼를 회전시켜 에칭을 함으로써 에칭액(9)은 원심력으로 웨이퍼의 바깥 쪽으로 비산하고, 비산한 에칭액(9)은 회수컵을 통해 회수되어 웨이퍼 이면에 들어가지 않는다. 따라서, 별도로 마스킹 테이프, 포토레지스트 등으로 웨이퍼 이면을 마스크하지 않아도 웨이퍼 이면의 산화막은 에칭되지 않고 잔존한다. 그러므로 본 발명에 따르면 마스킹 테이프 등으로 웨이퍼 이면을 마스크하는 공정이 불필요하게 되고 공정 수를 줄여 더욱 효율적으로 웨이퍼 한면의 테라스부 산화막을 에칭할 수 있다.
또한, 이러한 스핀 에칭을 한 후, 테라스부(30)에 오존수를 공급하면 산화막 제거 후의 테라스부를 친수성으로 바꿀 수 있기 때문에 파티클의 부착을 억제할 수 있다.
이상의 공정 (a) ~ (g)로 테라스부에 산화막이 없는 SOI 웨이퍼를 제조할 수 있다.
아울러, 상기 방법에서는 베이스 웨이퍼에 산화막을 형성한 후 본드 웨이퍼를 밀착시켰지만 본드 웨이퍼에 산화막을 형성해서 밀착시켜도 좋고 베이스 웨이퍼와 본드 웨이퍼 양쪽에 산화막을 형성할 수도 있다.
또한, 이러한 SOI 웨이퍼를 제조한 후 SOI 웨이퍼의 SOI 층 표면에 Si 또는 SiGe의 에피택셜층을 형성할 수 있다. 상기와 같이 테라스부의 산화막을 제거한 SOI 웨이퍼라면 산화막이 노출되어 있지 않기 때문에 Si 또는 SiGe의 에피택셜층을 형성해도 폴리실리콘의 형성을 막을 수 있고, SOI 층의 결정성에 악영향이 미치지 않게 파티클의 발생을 억제할 수 있다.
또한, 상술한 대로 본 발명 접합 웨이퍼의 제조방법을 이용하면 SOI 층이 0.5㎛이하의 박층이라 할지라도 스핀 에칭에서 SOI 층 중의 미소결함를 통해 에칭액이 BOX를 침식할 우려가 적고, SOI 층의 두께가 0.5㎛이하인 고품질의 SOI 웨이퍼를 제조 할 수 있다.
또한, 이와 같은 제조방법으로 얻어진 접합 웨이퍼는 베이스 웨이퍼 이면의 산화막을 남긴 상태로 베이스 웨이퍼의 테라스부에 형성된 산화막이 에칭된 웨이퍼이다. 따라서, 테라스부 산화막이 디바이스 제조공정에서 먼지발생원이 되지 않으면서 웨이퍼의 휘어짐이 억제된 고품질 접합 웨이퍼를 만들 수 있다. 나아가 테라스부 산화막의 두께를 고정도이며 원하는 두께로 한 접합 웨이퍼로 할 수도 있다.
[실시예]
이하에서 본 발명의 실시예를 설명하지만 본 발명이 이것에 한정되는 것은 아니다.
(실시예1)
우선, 직경 200㎜, 도전형 p형, 저항율 4~6Ω.㎝의 경면연마된 CZ 웨이퍼를 준비해 각각을 베이스 웨이퍼와 본드 웨이퍼라 했다. 그리고, 이들 웨이퍼를 도 1의 (a) ~ (c) 공정에 따라 밀착시키고 1150℃ 산소 분위기에서 3시간의 결합열처리를 해 도 1(d)와 같은 접합 웨이퍼(1)를 제작했다.
다음으로, 도 1(e)와 같이 본드 웨이퍼(2)의 외주부를 연삭장치를 이용해 웨이퍼의 외주방향에서 중심을 향해 연삭했다. 두께(t)는 50㎛로 했다.
계속해서, 에칭으로 본드 웨이퍼(2) 외주부의 미결합부를 제거했다. 이 에칭의 에칭액으로는 NaOH를 이용하며, 웨이퍼 전체를 NaOH에 침지해 에칭을 했다. 에칭대는 90㎛로 하여 도 1(f)와 같은 웨이퍼를 얻었다.
다음으로 본드 웨이퍼(2) 표면을 평면연삭장치 및 편면연마장치를 이용해 연삭,연마함으로써 박막화하여 SOI 층(6)을 형성하고 도 1(g)에 도시된 바와 같은 웨이퍼를 얻었다.
이 때, 접합 웨이퍼 표면의 테라스부의 산화막 구성을 도 3에 도시한다. 영역 (a)의 산화막은 본드 웨이퍼(2)의 산화막(매입 산화막)(4)으로만 이루어진다. 영역 (b)에는 이 매입 산화막(4)과 더불어 본드 웨이퍼와 베이스 웨이퍼의 결합열처리시에 생긴 산화막(결합산화막)(5)이 있으며 전체적으로 영역 (a)보다 두꺼운 산화막을 형성하고 있다. 영역 (c)의 산화막은 결합산화막(5)만으로 이루어 진다.
이러한 접합 웨이퍼의 베이스 웨이퍼 측을 흡착유지해서 스핀 에칭을 했다. 에칭액으로는 50% HF 수용액을 이용했다. 에칭시간은 0~80초로 하고 일정 시간마다 영역 (a)~(c) 산화막의 두께를 조사했다. 이를 통해 얻은 결과가 도 4이다. 도 4는 웨이퍼의 테라스부를 촬영한 것으로 사진 하단의 SOI 층부터 상단의 면취부의 영역별 산화막의 두께를 나타낸다.
이상의 결과로 분명한 것처럼 접합 웨이퍼의 베이스 웨이퍼 측을 흡착유지해 80초간 스핀 에칭을 함으로써 베이스 웨이퍼의 테라스부에 형성된 산화막을 완전히 제거할 수 있다. 또한, 스핀 에칭 처리시간을 바꾸는 것으로 웨이퍼 테라스부 산화막의 잔재두께를 제어할 수 있게 되며, 요구되는 임의의 테라스부 산화막 두께를 가지는 접합 웨이퍼를 제조할 수 있다.
(실시예2)
우선, 직경 200㎜, 도전형 p형, 저항율 4~6Ω.㎝의 경면연마된 CZ 웨이퍼를 준비해 각각을 베이스 웨이퍼와 본드 웨이퍼라 했다 이들 웨이퍼를 도 5와 같이 베이스 웨이퍼에는 5㎛의 산화막을 형성하고, 스마트컷 방법(등록상표)에 의해 본드 웨이퍼의 Si층을 베이스 웨이퍼에 전사해 SOI 웨이퍼를 얻었다. 그 후, 안정화 열처리를 했다.
이 때, SOI 웨이퍼의 테라스부에는 5㎛의 산화막이 존재하기 때문에, 이 산화막을 도 6에 도시된 장치를 이용하여 스핀 에칭으로 제거했다. 에칭액에는 50% HF 수용액을 이용해 테라스부에 직접 에칭액을 5분간 공급해서 테라스부의 산화막을 제거했다. 또한, 스핀 에칭 중에 SOI 층을 에칭액으로부터 보호하는 유체(12)로 순수한 물을 SOI 웨이퍼의 중앙부에 공급했다. 그 후, 린스를 2분간 해서 HF수용액을 제거했다. 린스처리 후 스핀 건조를 했다.
그 후, SOI 층 산화막(31)을 제거하고 표면을 연마해 SOI 층을 평탄화함으로써SOI 웨이퍼를 얻었다.
이렇게 해서 얻은 SOI 웨이퍼는 스핀 에칭 중에 SOI 층 중의 미소결함을 통해 HF가 BOX를 침식하지 않으며 매우 고품질인 것을 확인할 수 있었다.
(실시예3)
우선, 직경 200㎜, 도전형 p형, 저항율 4~6Ω.㎝의 경면연마된 CZ 웨이퍼를 준비해 각각을 베이스 웨이퍼와 본드 웨이퍼라 했다 이들 웨이퍼를 도 5와 같이 베이스 웨이퍼에는 400㎚의 산화막을 형성해서 스마트컷 방법(등록상표)에 의해 본드 웨이퍼의 Si층을 베이스 웨이퍼에 전사해서 SOI 웨이퍼를 얻었다. 그 후, 안정화 열처리를 했다.
이 때, SOI 웨이퍼의 테라스부에는 400㎚의 산화막이 존재하기 때문에 이 산화막을 도 6에 도시된 장치를 이용하여 스핀 에칭으로 제거했다. 에칭액으로 50% HF 수용액을 이용하며, 테라스부에 직접 에칭액을 1분간 공급해서 테라스부 산화막을 제거했다. 또한, 스핀 에칭 중에 SOI 층을 에칭액으로부터 보호하는 유체(12)로 순수한 물을 SOI 웨이퍼 중앙부에 공급했다. 그 후, 린스를 30초간 해서 HF수용액을 제거했다. 린스처리 후 스핀 건조를 했다.
그 후, SOI 층 산화막(31)을 제거하고 표면을 연마해 SOI 층을 평탄화함으로써 SOI 층이 200㎚, BOX층이 400㎚인 SOI 웨이퍼를 얻었다.
그 후, Si 에피택셜 성장을 수행해 최종 SOI 층 두께가 1000㎚인 SOI 웨이퍼를 얻었다.
이와 같이 해서 얻은 SOI 웨어퍼는, 스핀 에칭 중에 SOI 층 중의 미소결함을 통해 HF가 BOX를 침식하지 않으며, 또한, 테라스부 산화막을 제거해서 에피택셜 성장을 수행하기 때문에 테라스부에 폴리Si를 형성하지 않으며 매우 고품질이며 두꺼 운 SOI 층을 가지는 SOI 웨이퍼를 얻을 수 있음을 확인할 수 있었다.
한편, 본 발명은, 상기한 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시적인 것으로, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며 동일한 작용효과를 가지는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시형태에서는 연삭,연마 또는 이온 주입 박리법에 의해 박막화를 행했지만, 에칭 또는 그 외의 방법으로 박막화를 수행하여도 좋다.

Claims (57)

  1. 적어도 베이스 웨이퍼와 본드 웨이퍼를 접합시켜 제작한, 접합 웨이퍼 외주부의 테라스부의 산화막을 에칭하는 공정을 갖는 접합 웨이퍼를 제조하는 방법에 있어서,
    상기 테라스부의 산화막의 에칭은, 상기 접합 웨이퍼를 유지하여 회전시키면서, 스핀 에칭으로 수행되는 것에 의해 상기 테라스부의 산화막을 제거하고, 상기 접합 웨이퍼로서, 상기 테라스부의 산화막이 없고, 상기 접합 웨이퍼의 이면에 상기 산화막이 잔존된 SOI 웨이퍼를 제조하고, 상기 SOI 웨이퍼의 제조 후에, 상기 SOI 웨이퍼의 SOI 층 표면에, Si 또는 SiGe의 에피택셜층을 형성하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼의 제조는 적어도 상기 베이스 웨이퍼와 본드 웨이퍼를 밀착시키고 상기 밀착된 베이스 웨이퍼 및 본드 웨이퍼를 산화성 분위기에서 열처리를 가해 결합시킨 후, 상기 본드 웨이퍼의 외주부를 소정의 두께까지 연삭하여 제거하고, 에칭으로 해당 본드 웨이퍼 외주부의 미결합부를 제거하며, 상기 미결합부의 에칭 후 상기 본드 웨이퍼를 원하는 두께까지 박막화하며, 상기 미결합부의 에칭 후 또는 상기 본드 웨이퍼의 박막화 후에 스핀 에칭으로 상기 테라스부 산화막의 에칭하여 수행되는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 테라스부의 산화막을 에칭하기 위한 접합 웨이퍼 제조는 적어도 상기 본드 웨이퍼에 이온을 주입해서 해당 본드 웨이퍼와 베이스 웨이퍼를 밀착시킨 후 이온 주입층에서 상기 본드 웨이퍼를 박리해 박막화하는 것으로 수행되는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  4. 제1항에 있어서,
    상기 스핀 에칭의 에칭액으로 HF 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  5. 제2항에 있어서,
    상기 스핀 에칭의 에칭액으로 HF 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  6. 제3항에 있어서,
    상기 스핀 에칭의 에칭액으로 HF 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  7. 제4항에 있어서,
    상기 HF 수용액으로 HF 50% 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  8. 제5항에 있어서,
    상기 HF 수용액으로 HF 50% 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  9. 제6항에 있어서,
    상기 HF 수용액으로 HF 50% 수용액을 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  10. 제1항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  11. 제2항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  12. 제3항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  13. 제4항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  14. 제5항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  15. 제6항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  16. 제7항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  17. 제8항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  18. 제9항에 있어서,
    상기 스핀 에칭을 상기 테라스부에 직접 에칭액을 공급하여 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  19. 제10항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  20. 제11항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  21. 제12항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  22. 제13항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  23. 제14항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  24. 제15항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  25. 제16항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  26. 제17항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  27. 제18항에 있어서,
    상기 스핀 에칭을 상기 접합 웨이퍼의 중앙부에 해당 중앙부를 에칭액으로부터 보호하는 유체를 공급하면서 수행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  28. 제19항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  29. 제20항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  30. 제21항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  31. 제22항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  32. 제23항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  33. 제24항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  34. 제25항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  35. 제26항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  36. 제27항에 있어서,
    상기 유체로 물, 공기, 질소가스, 비활성기체 중 어느 하나를 이용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  37. 삭제
  38. 삭제
  39. 삭제
  40. 제1항에 있어서,
    상기 접합시키기 전의 베이스 웨이퍼와 본드 웨이퍼는 적어도 한 쪽에 산화막이 형성된 실리콘 단결정 웨이퍼인 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  41. 제2항에 있어서,
    상기 접합시키기 전의 베이스 웨이퍼와 본드 웨이퍼는 적어도 한 쪽에 산화막이 형성된 실리콘 단결정 웨이퍼인 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  42. 제3항에 있어서,
    상기 접합시키기 전의 베이스 웨이퍼와 본드 웨이퍼는 적어도 한 쪽에 산화막이 형성된 실리콘 단결정 웨이퍼인 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  43. 제1항에 있어서,
    상기 스핀 에칭을 행하기 전에 상기 본드 웨이퍼를 박막화해서 해당 본드 웨이퍼의 표면에 산화막을 형성해 두는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  44. 제2항에 있어서,
    상기 스핀 에칭을 행하기 전에 상기 본드 웨이퍼를 박막화해서 해당 본드 웨이퍼의 표면에 산화막을 형성해 두는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  45. 제3항에 있어서,
    상기 스핀 에칭을 행하기 전에 상기 본드 웨이퍼를 박막화해서 해당 본드 웨이퍼의 표면에 산화막을 형성해 두는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  46. 제1항에 있어서,
    상기 스핀 에칭을 행한 후에, 상기 테라스부에 오존수를 공급하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  47. 제2항에 있어서,
    상기 스핀 에칭을 행한 후에, 상기 테라스부에 오존수를 공급하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  48. 제3항에 있어서,
    상기 스핀 에칭을 행한 후에, 상기 테라스부에 오존수를 공급하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  49. 삭제
  50. 삭제
  51. 삭제
  52. 제1항에 있어서,
    상기 SOI 웨이퍼의 SOI 층 두께를 0.5㎛이하로 하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  53. 삭제
  54. 삭제
  55. 삭제
  56. 제1항 내지 제36항, 제40항 내지 제48항 및 제52항 중 어느 한 항에 기재된 접합 웨이퍼의 제조방법에 의해 제조된 접합 웨이퍼.
  57. 삭제
KR1020077018972A 2005-02-28 2005-11-02 접합 웨이퍼의 제조방법 및 접합 웨이퍼 KR101151458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005054718 2005-02-28
JPJP-P-2005-00054718 2005-02-28

Publications (2)

Publication Number Publication Date
KR20070116224A KR20070116224A (ko) 2007-12-07
KR101151458B1 true KR101151458B1 (ko) 2012-06-01

Family

ID=36940930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018972A KR101151458B1 (ko) 2005-02-28 2005-11-02 접합 웨이퍼의 제조방법 및 접합 웨이퍼

Country Status (6)

Country Link
US (1) US20080315349A1 (ko)
EP (1) EP1855309A4 (ko)
KR (1) KR101151458B1 (ko)
CN (1) CN101124657B (ko)
TW (1) TW200631068A (ko)
WO (1) WO2006092886A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124100A (ja) * 2006-11-09 2008-05-29 Nec Electronics Corp 半導体装置の製造方法
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US7972969B2 (en) * 2008-03-06 2011-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thinning a substrate
EP2260507B1 (en) 2008-03-31 2012-09-26 MEMC Electronic Materials, Inc. Methods for etching the edge of a silicon wafer, silicon wafer, etching apparatus
EP2359390A1 (en) 2008-11-19 2011-08-24 MEMC Electronic Materials, Inc. Method and system for stripping the edge of a semiconductor wafer
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8633090B2 (en) * 2009-07-10 2014-01-21 Shanghai Simgui Technology Co., Ltd. Method for forming substrate with buried insulating layer
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
US8080464B2 (en) 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR101339580B1 (ko) * 2012-01-27 2013-12-10 주식회사 엘지실트론 소이 웨이퍼의 에피층 제조방법
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
EP2945185A1 (en) * 2013-11-06 2015-11-18 Azzurro Semiconductors AG Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP6473970B2 (ja) 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
JP7339056B2 (ja) * 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
US11282739B2 (en) 2019-12-13 2022-03-22 Globalwafers Co., Ltd. Methods for removing an oxide film from a SOI structure and methods for preparing a SOI structure
CN111048626B (zh) * 2019-12-26 2021-06-29 中国科学院微电子研究所 硅基光电探测器的制造方法
CN117241654A (zh) * 2023-11-14 2023-12-15 北京青禾晶元半导体科技有限责任公司 一种基于机械减薄技术制备复合压电衬底的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170808A (ja) * 2000-12-04 2002-06-14 Dainippon Screen Mfg Co Ltd ベベルエッチング装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185032A (ja) * 1989-01-11 1990-07-19 Nec Corp エッチング方法及びエッチング装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0719739B2 (ja) * 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3319397B2 (ja) * 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
EP1170801B1 (en) * 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Bonded wafer producing method
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Ｓｏｉ基板の加工方法
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170808A (ja) * 2000-12-04 2002-06-14 Dainippon Screen Mfg Co Ltd ベベルエッチング装置

Also Published As

Publication number Publication date
US20080315349A1 (en) 2008-12-25
EP1855309A1 (en) 2007-11-14
CN101124657B (zh) 2010-04-14
TW200631068A (en) 2006-09-01
WO2006092886A1 (ja) 2006-09-08
CN101124657A (zh) 2008-02-13
KR20070116224A (ko) 2007-12-07
EP1855309A4 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
KR101291086B1 (ko) 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP5122731B2 (ja) 貼り合わせウェーハの製造方法
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
US6110391A (en) Method of manufacturing a bonding substrate
EP0938129A1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP2001155978A (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US5918139A (en) Method of manufacturing a bonding substrate
JPH11102848A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2007317988A (ja) 貼り合わせウエーハの製造方法
JP2000331899A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP1170801B1 (en) Bonded wafer producing method
KR20110116036A (ko) Ｓｏｉ 웨이퍼의 제조 방법
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP2004022838A (ja) 貼り合わせｓｏｉ基板およびその製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JPH1079498A (ja) Ｓｏｉ基板の製造方法
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP2005347301A (ja) 基板の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 8