KR20040060990A - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20040060990A
KR20040060990A KR10-2004-7007976A KR20047007976A KR20040060990A KR 20040060990 A KR20040060990 A KR 20040060990A KR 20047007976 A KR20047007976 A KR 20047007976A KR 20040060990 A KR20040060990 A KR 20040060990A
Authority
KR
South Korea
Prior art keywords
wafer
etching
bonded
acid
base
Prior art date
Application number
KR10-2004-7007976A
Other languages
English (en)
Inventor
나카노마사타케
도미자와신이치
미타니기요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20040060990A publication Critical patent/KR20040060990A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 실리콘 단결정으로 이루어지는 본드 웨이퍼(31)와 베이스 웨이퍼(32)를 산화막(33)을 통하여 접합시킨 후, 본드 웨이퍼(31)를 두께 감소 가공하는 접합 웨이퍼(39)의 제조 방법이다. 본드 웨이퍼(31) 및 베이스 웨이퍼(32)로서, 이하의 개량 케미컬에칭 웨이퍼를 사용하면, 접합 열처리후의 미결합 영역(UA)을 삭감할 수 있다. 개량 케미컬에칭 웨이퍼: 에칭 공정에서, 알칼리 에칭후 산 에칭을 행하고, 그 때, 알칼리 에칭의 에칭값을 산 에칭의 에칭값보다도 크게 한 웨이퍼. 이것에 의해, 접합 웨이퍼의 제조에서, 본드 웨이퍼와 베이스 웨이퍼와의 미결합 영역을 감소시킨다.

Description

접합 웨이퍼의 제조 방법{METHOD FOR PRODUCING CEMENTED WAFER}
휴대전화 등의 이동체통신에서는, 수 100MHz 이상의 고주파 신호를 취급하는 것이 일반적으로 되어 있어, 고주파 특성이 양호한 반도체 디바이스가 요구되고 있다. 예를 들면 CMOS-IC나 고내압형 IC 등의 반도체 디바이스에는, 실리콘 단결정 기판(베이스 웨이퍼)상에 실리콘 산화막 절연체층을 형성하고, 그 위에 다른 실리콘 단결정층을 SOI(Si1icon on Insu1ator)층으로서 적층 형성한, 소위 SOI 웨이퍼가 사용되고 있다.
SOI 웨이퍼의 대표적인 제조 방법으로서 접합법이 있다. 이 접합법은, 베이스 웨이퍼가 되는 제 1 실리콘 단결정 기판과, 디바이스 형성 영역인 SOI층이 되는 제 2 실리콘 단결정 기판(본드 웨이퍼)의 경면 끼리를, 실리콘 산화막을 통하여 접합시킨 후, 본드 웨이퍼를 원하는 두께까지 두께를 감소하여, 박막화 함으로써 본드 웨이퍼를 SOI층으로 하는 것이다. 본드 웨이퍼의 두께 감소 방법으로서는, 접합후의 본드 웨이퍼의 이면으로부터 연삭·연마를 행하는 방법이나, 후술하는 수소 이온 등을 주입한 후에 접합하여 박리하는 방법(이온주입 박리법) 등이 있다.
접합 공정에서는, 중첩완료된 본드 웨이퍼와 베이스 웨이퍼를 접합하기 위한열처리를 행한다. 이 때, 경면연마면의 가장자리 부분에 발생하는 연마의 코너 슬로프의 영향에 의해, 웨이퍼의 가장자리 부분이 다소 결합되지 않고 미결합 영역으로서 남아버리는 것이 보통이다. 이 영역은, 제품으로서 취급되는 일이 없는 낭비로 되어버리는 부분이기 때문에, 되도록이면 적은 쪽이 좋다. 지금까지, 웨이퍼의 모따기 정밀도를 향상시키는 등 하여 미결합 영역을 감소시키는 방법은 몇가지인가 제안되어 있지만, 아직도 불충분하고, 약간이라도 감소시키는 새로운 기술이 요망되고 있다.
본 발명은 상기 요망을 감안하여 이루어진 것으로, 접합 웨이퍼의 제조시에, 본드 웨이퍼와 베이스 웨이퍼와의 미결합 영역을 감소시키는 것을 과제로 하고 있다.
본 발명은, 접합 웨이퍼의 제조 방법에 관한 것이다.
도 1은 이온주입 박리법에 의한 접합 SOI 웨이퍼의 제조 방법을 도시하는 설명도,
도 2A는 실시예의 결과를 도시하는 히스토그램,
도 2B는 도 2A와 조합이 다른 실시예의 결과를 도시하는 히스토그램.
도 2C는 도 2A 및 도 2B와 조합이 다른 실시예의 결과를 도시하는 히스토그램.
도 2D는 도 2A, 도 2B 및 도 2C와 조합이 다른 실시예의 결과를 도시하는 히스토그램이다.
상기 과제를 해결하기 위해서 본 발명은, 실리콘 단결정으로 이루어지는 본드 웨이퍼와 베이스 웨이퍼를 절연층을 통하여, 또는 직접 접합시킨 후, 본드 웨이퍼의 두께 감소 가공하는 접합 웨이퍼의 제조 방법에 있어서,
실리콘 단결정 봉을 슬라이싱 하고, 모따기, 래핑, 에칭, 경면연마 및 세정하는 각 공정을 거쳐서 제작된 웨이퍼로서, 에칭 공정에서, 알칼리 에칭 후 산 에칭을 행하고, 그 때, 알칼리 에칭의 에칭값을 산 에칭의 에칭값보다도 크게 한 웨이퍼를, 본드 웨이퍼 및 베이스 웨이퍼로서 사용하는 것을 특징으로 한다.
여기에서, 접합을 행하는 경면연마 웨이퍼를 제작하기 위해서, 실리콘 단결정 봉을 슬라이싱 하고, 모따기, 래핑, 에칭, 경면연마 및 세정하는 각 공정은, 그일부의 공정이 교체되거나, 여러번 반복되거나, 또는, 열처리, 연삭 등의 다른 공정이 부가, 치환되거나 하여 행해지는 경우도 있다.
본드 웨이퍼의 박막화에 연삭·연마를 사용하여 접합 웨이퍼를 제작하는 경우, 일반적으로, 접합용의 베이스 웨이퍼에는, 알칼리 에칭액으로 에칭한 케미컬 에칭 웨이퍼를 경면연마한 것이 사용되고 있다. 그것은, 본드 웨이퍼를 연삭·연마에 의해 박막화 하는 경우의 막두께 균일성은 베이스 웨이퍼의 평탄도에 영향을 받아, 알칼리에칭 웨이퍼는, 평탄도만을 보면 산 에칭 웨이퍼보다도 우수하기 때문이다. 그 반면, 알칼리 에칭은 에칭 속도의 이방성이 높기 때문에, 국소적으로 깊은 피트가 남기 쉬워, 표면의 요철도 예리하게 되기 쉽다. 이와 같이, 깊은 피트가 남거나, 표면이 예리하거나 하면, 파티클의 발생이나 오염을 초래한다. 또, 모따기부를 경면가공하는 경우에도, 산 에칭에 비해 장치에의 부담이 크다. 이와 같이, 알칼리에칭 웨이퍼에는 몇개의 불리한 점도 있다.
한편, 이온주입 박리법에 의해 본드 웨이퍼의 박막화를 행하는 경우에는, 그 막두께 균일성은 이온주입 깊이의 정밀도에 의존하고, 베이스 웨이퍼의 평탄도에는 거의 영향을 받지 않는다. 또, 이온주입 박리법에서는, 상기 연삭·연마에 의한 방법에서는 달성이 곤란한 0.1±0.01㎛ 레벨을 능가하는 박막화와 막두께 균일성을 얻을 수 있으므로, 차세대형 접합 웨이퍼를 제작할 수 있다. 이러한 고정밀도의 박막을 갖는 접합 웨이퍼를 사용하여 최선단의 디바이스를 제작하는 경우에는, 파티클의 발생이 문제가 되기 쉽다. 따라서, 이온주입 박리법을 사용하여 접합 웨이퍼를 제작하는 경우에는, 적어도 그 베이스 웨이퍼로서는, 파티클 발생이 적은 산에칭 웨이퍼가 사용되고, 또한, 그 모따기부를 경면연마한 것이 적합하게 사용되고 있었다.
그런데 최근, 본 출원인은, 알칼리 에칭과 산 에칭을, 어떤 조건하에서 조합시킴으로써, 알칼리에칭 웨이퍼의 고평탄도를 유지하면서, 피트의 발생을 억제한 개량 케미컬에칭 웨이퍼를 제작하는 것에 성공하고, 그 기술을 일본 특개평 11-233485호 공보에 개시했다.
그리고 이번, 그 개량 케미컬에칭 웨이퍼끼리를 접합해 본 바, 산 에칭 웨이퍼끼리를 접합시킨 것(종래품)에 비해, 미결합 영역이 현저하게 감소하고 있는 것을 발견하고, 본 발명을 완성시키기에 이른 것이다. 상기한 개량 케미컬에칭 웨이퍼는, 토대로 하는 것은, 웨이퍼의 고평탄도화를 주안으로 한 것이다. 즉, 본 발명자들에 의해, 접합 웨이퍼의 미결합 영역을 삭감할 수 있다고 하는, 새로운 지견이 얻어진 것이다. 모따기의 따내기 값을 어떻게 라든지, 연마값을 어떻게 라든가, 일일이 감안하지 않아도 간단하게 종래품에 비해서 미결합 영역이 적은 접합 웨이퍼를 만들 수 있는 것이다.
구체적으로는, 산 에칭 웨이퍼끼리를 접합시키는 경우에 비해, 직경방향에서 평균 0.5mm 정도, 미결합 영역을 삭감하는 것이 가능하다. 겨우 0.5mm라도 무시할 수 없다. 예를들면, 접합 SOI 웨이퍼에 소자를 만들어 넣어 갈 경우를 생각해 본다. 소자는, 일정한 크기의 에리어 마다 나누어서 만들어 넣어지므로, 아주 약간 SOI층으로부터 밀려 나오는 것 만으로도 그 에리어는 제품으로서 성립되지 않는다. 즉, 1장의 웨이퍼로부터 얻어지는 소자의 수가 감소한다. 그렇다고 한다면, 가령0.1mm라도 미결합 영역을 삭감하는 것에는 상당한 의의가 있고, 그것이 0.5mm나 된다면, 효과는 절대적이라고 해도 과언이 아니다.
또, 개량 케미컬에칭 웨이퍼는, 피트의 발생이나 표면의 예리성이 억제되어 있으므로, 모따기부를 경면가공하는 경우에도, 알칼리에칭 웨이퍼와 같이 장시간을 요하는 일은 없다.
그런데, 개량 케미컬에칭 웨이퍼는, 알칼리 에칭한 후에 산 에칭을 행하여 제작되는 웨이퍼이다. 그 때에, 알칼리 에칭에서의 에칭값을, 산 에칭의 그것보다도 크게 하는 것이, 개량 케미컬 에칭인 이유이다. 구체적으로, 에칭값은, 알칼리 에칭으로 10∼30㎛, 산 에칭으로 5∼20㎛ 정도로 조정하면 좋다. 또한, 본 발명에서의 에칭값의 구체적인 수치는, 모두 웨이퍼의 양 표면의 에칭값을 합해서 더한 토털의 값을 나타내는 것이다.
그런데, 본 발명에는, 본드 웨이퍼에 이온주입층을 형성하고나서 접합을 행하는 동시에, 열처리에 의해 이온주입층에서 본드 웨이퍼에 균열을 생기게 해서 두께 감소 가공을 행하는 이온주입 박리법(소위 스마트 컷 법: 등록상표)을 적합하게 채용할 수 있다. 이온주입에는, 수소뿐만 아니라, 희가스 및 알칼리금속으로부터 선택되는 경원소도 사용할 수 있다. 이 이온주입 박리법에 의하면, 막두께 균일성이 극히 높은 접합 SOI 웨이퍼가 얻어지는 것은 잘 알려져 있다. 개량 케미컬에칭 웨이퍼끼리를 접합시키는 본 발명의 방법에 더하여, 상기 이온주입 박리법을 사용하면, 미결합 영역이 극히 적은 고정밀도가 접합 SOI 웨이퍼를 제공할 수 있게 되어, 더욱 바람직하다.
또한, 본 발명에 의하면, 본드 웨이퍼와 베이스 웨이퍼와의 미결합 영역이, 직경방향에서 베이스 웨이퍼의 외주 가장자리로부터 평균하여 1.3mm 이하가 되도록 조정할 수 있다.
이하, 본 발명에 관한 접합 웨이퍼의 제조 방법에 대하여 설명한다.
우선, FZ법 또는 CZ법 등의 공지의 방법으로 실리콘 단결정 잉곳을 제조한다. 이렇게 해서 얻어지는 단결정 잉곳은, 일정한 저항율 범위의 블록으로 절단되고, 또한 외경 연삭이 시행된다. 외경 연삭후의 각 블록에는, 오리엔테이션 플랫 혹은 오리엔테이션 노치가 형성된다. 이와 같이 다듬질된 블록은, 내주 칼날 절단 등에 의해 슬라이싱 된다. 슬라이싱후의 실리콘 단결정 웨이퍼의 양면 외주 가장자리에는 베벨 가공에 의해 모따기가 시행된다.
모따기 종료후의 실리콘 단결정 웨이퍼는, 유리(遊離) 연마용 입자를 사용하여 양면이 래핑되어, 랩 웨이퍼가 된다. 다음에 그 랩 웨이퍼를 에칭액에 침지시킴으로써, 양면이 화학에칭 처리되어, 케미컬에칭 웨이퍼가 된다. 화학에칭 공정은, 기계가공 공정에서 실리콘 단결정 웨이퍼의 표면에 생긴 데미지층을 제거하기 위해서 행해진다. 이 데미지층의 화학 에칭에 의한 제거는, 예를 들면 수산화 나트륨 수용액 또는 수산화칼륨 수용액에 의한 알칼리 에칭과, 불산, 아세트산 및 아세트산을 포함하는 혼합 산 수용액에 의한 산 에칭과의 양쪽에 의해 행해진다.
래핑 공정에서, 연마용 입자가 웨이퍼 표면에 꽂힘으로써 피트가 형성된 경우, 래핑후에 연마용 입자를 제거하기 위해서 행하는 알칼리 세정에 의해 그 직경이나 깊이가 증대하여, 국소적으로 깊은 피트(예를 들면 깊이 10㎛ 정도)로 성장하는 경우가 있다. 그 문제를 해소하기 위해서, 알칼리 에칭과 산 에칭과의 양쪽을 이 순서로 행한다. 그 때에, 알칼리 에칭에서의 에칭값을, 산 에칭의 그것보다도 크게 한다. 구체적으로, 에칭값은, 알칼리 에칭에서 10∼30pm, 산 에칭에서 5∼20pm 정도로 조정하면 좋다.
또, 에칭 공정에서, 웨이퍼를 알칼리 에칭한 후, 과산화 수소수 용액에 침지시키고, 뒤이어서 산 에칭을 행하도록 하면 좋다. 이것은, 알칼리 에칭후의 웨이퍼 표면은 활성이며, 소수성이 되어서 이물이 부착되어 오염되기 쉽기 때문에, 과산화수소수 용액에 침지함으로써 표면을 산화하여 친수성으로 하면, 파티클이 부착되기 어렵게 되기 때문이다. 여기에서, 사용하는 과산화수소수의 농도는, 0.1∼30 질량%가 바람직하다. 0.1 질량% 미만에서는 표면이 충분하게 친수성으로 되지 않는 경우가 있고, 30 질량% 정도면 충분하고, 이것을 초과해도 경제상 불리하기 때문이다.
알칼리 에칭액으로서는, 예를들면 수산화 나트륨 수용액 또는 수산화칼륨 수용액을 사용할 수 있고, 산 에칭액에는, 불산, 아세트산, 아세트산 및 물로 이루어지는 혼합 산 수용액을 사용할 수 있다. 이와 같은 에칭액으로 하면, 알칼리 에칭에서도, 산 에칭에서도, 에칭처리 효과가 확실하게 발휘되어, 에칭값의 제어도 비교적 용이하게 행할 수 있어, 저코스트이다.
또, 산 에칭에 사용하는 에칭액에는, 전술의 혼합 산수용액에 실리콘을 20∼30g/liter 용해시켜서 사용하면 좋다. 실리콘을 포함하지 않는 통상의 산 에칭액인 혼합 산 수용액의 반응속도가, 확산속도율속인 것에 대해, 상기한 바와 같이 실리콘을 용해시킨 산 에칭액은, 반응속도가 율속이 되므로 반응 율속형 산 에칭액이라 부른다. 이 반응 율속형 산 에칭을 알칼리 에칭 후에 행하면, 우선, 알칼리 에칭에 의해, 래핑후의 평탄도를 유지하면서 기계적 가공 왜곡측을 제거하고, 뒤이어서 반응 율속형 산 에칭을 행함으로써, 알칼리 에칭후에 남는 국소적인 깊은 피트나, 표면의 예리한 요철을 평활한 형상으로 하여, 표면 거칠기를 개선하고, 스테인 발생율을 억제하는 동시에, 확산 율속형 산 에칭에 비해, 기복을 억제할 수 있으므로 바람직하다.
이상 기술한 본 발명의 알칼리 에칭 + 산 에칭의 2단계 화학 에칭에 의하면, 우선, 알칼리 에칭에 의해, 래핑후의 평탄도를 유지하면서 기계적 가공 왜곡층을 제거하고, 뒤이어서 산 에칭을 행함으로써, 알칼리 에칭후에 남는 국소적인 깊은피트나, 표면의 예리한 요철을 평활한 형상으로 하고, 표면 거칠기를 개선하여, 스테인 발생율을 억제할 수 있다.
그리고, 에칭 조건을 조정함으로써, 예를들면 TTV가 1㎛ 이하로서, 셀 사이즈 20×20mm에서의 LTVmax가 0.3pm 이하의 평탄도를 갖고, 또한 피트 깊이의 최대값이 6㎛ 이하인 웨이퍼를 안정하게 제조할 수 있다. 또, 이들 요건을 겸비한 웨이퍼를 개량 케미컬에칭 웨이퍼로 할 수 있다. 더욱이, 기복의 평균값이 0.04㎛ 이하라는 대면적으로 보아도 평탄성이 우수한 웨이퍼로 가공할 수 있다.
또한, TTV[Total Thickness Variation](㎛)는, 1장의 웨이퍼중에서 가장 두꺼운 개소와 가장 얇은 개소의 두께의 차이를 말하는 수치이며, 웨이퍼의 평탄도의 지표이다. 또, LTV[Local Thickness Variation](㎛)는, 1장의 웨이퍼를 셀(통상, 20×20mm 또는 25×25mm)로 분할하고, 그 셀중에서 가장 두꺼운 개소와 가장 얇은 장소의 두께의 차이를 말하는 수치이며, 각 셀의 LTV를 LTVcbc, 1장의 웨이퍼중에서의 최대값을 LTVmax로 부르고 있고, 웨이퍼의 평탄도의 지표이다. 또, 기복의 측정 방법은, 예를들면 200mm 웨이퍼의 경우라면, 우선 웨이퍼의 표면의 중앙부 60mm를 접촉 침으로 트레이싱하고, 가는 표면 거칠기 성분을 제외한 형상 성분만을 측정한다. 그리고 측정 개시 지점과 측정 종료 지점의 높이를 일치시켜서 높이의 원점으로 하고, 2mm 간격으로 원점으로부터의 변위량의 절대값을 측정하고, 그 평균값을 기복이라고 정의할 수 있다.
이상과 같이 하여 화학에칭 공정을 행한 후에, 경면연마 공정이 행해진다. 구체적으로는, 연마 헤드에 지지시킨 웨이퍼를, 연마천을 접착한 회전 연마 정반상에 소정의 압력으로 누른다. 그리고, 연마천에, 예를 들면 SiO2를 주성분으로 한 알칼리성 콜로이달 실리카 등의 연마액을 공급하면서 정반을 회전시켜, 연마를 행한다. 이 연마는, 콜로이달 실리카 등을 연마용 입자로 한 기계적 연마와, 알칼리액에 의한 화학 에칭과의 복합 작용에 의한, 소위 기계적 화학적 연마(미케노케미컬 폴리싱)이다. 또한, 경면연마는 웨이퍼 핸들링을 용이하게 하기 위해서 한쪽면만 행하는 것이 바람직하다.
또, 본 발명의 방법에서는, 화학 에칭 공정의 후, 적어도 베이스 웨이퍼(32)의 모따기부를 경면 가공하는 공정을 행해도 좋다. 즉, 화학 에칭 공정 종료후의 베이스 웨이퍼(32)에 대하여, 필요에 따라서 그 모따기부를 경면가공(경면연마) 한다. 본 발명의 화학 에칭 공정(알칼리 에칭 공정 + 산 에칭 공정)후의 베이스 웨이퍼(32)는, 그 모따기부에서도 요철 형상이 평활하므로, 모따기부를 경면화할 때의 효율을 향상시킬 수 있다.
구체적으로는, 일반적인 산 에칭만을 행한 웨이퍼의 모따기부의 경면다듬질(경면모따기 연마)에 요하는 시간을 1로 하면, 알칼리 에칭만으로는 2 이상의 시간을 요하고, 경우에 따라서는 에칭후에 모따기 부분을 재감삭하고나서 경면모따기 연마를 행할 필요가 있었던 것에 반해, 상기 알칼리 에칭 + 산 에칭이면, 1.1∼1.3 정도의 시간밖에 걸리지 않아, 그 연마값의 정확한 측정은 곤란하지만, 약 1㎛∼수㎛ 정도에서 경면화할 수 있는 것을 확인했다.
또, 모따기부의 경면가공은 베이스 웨이퍼(32)뿐만 아니라, 본드 웨이퍼(31)에도 시행할 수 있다. 더욱이, 각각의 웨이퍼의 주표면(접합면)을 경면연마하는 공정의 전후, 어느 단계에서 행해도 좋다. 베이스 웨이퍼(32)를 본드 웨이퍼(31)에 접합시키기 전에 행해도 좋고, 접합 웨이퍼를 제작하고 나서 행할 수도 있다.
계속하여, 접합 공정에 대하여 설명한다. 본 실시예에서는, 상술한 이온주입 박리법(스마트 컷 법)을 채용하고 있다. 도 1에 도시하는 바와 같이, 편면 폴리싱 완료된 개량 케미컬에칭 웨이퍼(본드 웨이퍼(31))에, 공지의 열산화법이나 CVD법에 의해 산화막(33)을 형성한다. 산화막(33)을 형성한 본드 웨이퍼(31)에, 수소 이온을 접합 주표면측으로부터 주입하고, 이온주입층(41)을 형성한다. 접합측 주표면은 경면연마된 면이다. 산화막(33)은 베이스 웨이퍼(31)에 형성할 수도 있고, 양 웨이퍼에 형성할 수도 있다.
다음에, 내부에 이온주입층(41)이 형성된 본드 웨이퍼(31)와, SOI층(40)이 형성되는 예정의 베이스 웨이퍼(32)를, 산화막(33)을 통하여 밀착시킨 상태에서 열처리를 행한다. 이 열처리에 의해, 이온주입층(41)에서 균열이 생겨 박리층(41')이 형성되고, 본드 웨이퍼(31)의 접합측 주표면 표층부를 SOI층(40)으로서 박리하는 동시에, 베이스 웨이퍼(32)에 접합함으로써 SOI 웨이퍼(39)를 얻을 수 있다. 또한, 이온주입량을 극히 높게 하거나, 접합면을 플라스마처리 함으로써, 박리를 위한 열처리를 생략할 수도 있다.
본드 웨이퍼(31)의 잔부인 잔존 웨이퍼(38)와 SOI 웨이퍼(39)와의 분리는, 진공 척을 사용하여 행할 수 있고, 잔존 웨이퍼(38) 또는 SOI 웨이퍼(39)의 이면측에서 척 하고, 이것을 회수한다. 회수후의 SOI 웨이퍼(39)를, 터치 폴리시(쳐내는값이 극히 적은 연마)나 고온 어닐링에 의해, 데미지층의 제거나 표면 거칠기를 개선하면, 고품질의 접합 SOI 웨이퍼를 얻을 수 있다.
(실시예)
우선, 전술한 방법에 의해 제작한 직경 200mm의 랩 웨이퍼(랩 연마용 입자 번수: #1200)를 사용하여, 다음의 에칭 처리를 행했다. 또한, 사용한 랩 웨이퍼는, 모따기부를 #1500의 연마용 입자로 연마 가공한 것을 사용했다. 우선, 알칼리 에칭으로서, 에칭값의 목표를 20㎛로 하고, 50 질량% 농도의 수산화 나트륨 수용액에 85℃에서 450초 침지했다. 다음에, 친수화 처리로서 0.3 질량%의 과산화 수소수를 침지한 후, 산 에칭으로서, 에칭값의 목표를 10㎛으로 하고, 시판의 50% 불산, 70% 아세트산, 99% 아세트산을 사용하여, 체적비가 1:2:1이 되도록 혼합한 혼합 산으로 에칭을 행했다. 그리고 평탄도(TTV, LTVmax), 피트 깊이를 측정하고, 전술한 범위내에 각 값이 들어가 있는 것을 확인하고, 이것을 개량 케미컬에칭 웨이퍼로 하는 동시에, 측정한 측과는 반대측의 면(접합측이 되는 면)을 경면연마하고, 접합용의 본드 웨이퍼(31) 및 베이스 웨이퍼(32)를 제작했다. 더욱이, 베이스 웨이퍼(32)의 모따기부에는 경면가공을 시행했다.
다음에, 전술한 이온주입 박리법에 의해 접합 SOI 웨이퍼(39)를 제작하기 위해서, 본드 웨이퍼(31)를 산화 분위기에서 열처리하고 약 150nm의 열산화막(33)을 형성했다. 그리고 접합의 주표면측으로부터, 가속 전압 56keV, 도즈량 5.0×1016cm-2의 조건으로 H+이온주입을 행하고, 이온주입층(41)을 형성했다. 이본드 웨이퍼(31)를, 접합용의 베이스 웨이퍼(32)와 밀착시키고, 500℃의 온도에서 30분간 열처리했다. 열처리노로부터 꺼내어, SOI 웨이퍼(39)와 잔존 웨이퍼(38)를 분리시켜서 접합 SOI 웨이퍼(39)를 얻었다.
이렇게 하여 얻은 접합 SOI 웨이퍼(39)에 대하여, 직경방향에서의 미결합 영역(UA)의 폭(Dua)을 측정했다. 결과를 도 2A에 도시한다. 접합 SOI 웨이퍼(39)의 전체 샘플수는 32장 이다(이하의 비교예에서도 동일). 도 2A∼도 2D는, 횡축이 각 샘플에서의 미결합 영역(UA)의 폭(Dua)을 나타내고, 종축이 빈도(샘플수)를 나타내는 히스토그램이다. 이 결과로부터, 미결합 영역(UA)의 폭(Dua)의 평균값을 구하면 1.26mm 이었다.
(비교예)
다음에 에칭값 30㎛의 산 에칭만을 행하여 통상의 케미컬에칭 웨이퍼(산 에칭 웨이퍼)를 제작했다. 이 산 에칭 웨이퍼와, 실시예에서 사용한 개량 케미컬에칭 웨이퍼를 사용하여, 조합이 다른 3종의 접합 SOI 웨이퍼를 제작했다. 접합의 조건 등은 실시예와 동일하다. 결과를 도 2B∼D에 도시한다. 또한, 조합은 이하와 같다.
·도 2B...산 에칭 웨이퍼(본드 웨이퍼) + 개량 케미컬에칭 웨이퍼(베이스 웨이퍼).
·도 2C...개량 케미컬에칭 웨이퍼(본드 웨이퍼) + 산 에칭 웨이퍼(베이스 웨이퍼).
·도 2D...산 에칭 웨이퍼(본드 웨이퍼) + 산 에칭 웨이퍼(베이스 웨이퍼).
또, 이들 각 조합에서의 미결합 영역(UA)의 폭(Dua)의 평균값을 구하면, 도 2B의 조합이 1.55mm, 도 2C의 조합이 1.60mm, 도 2D의 조합이 1.75mm 였다.
이와 같이, 본 발명의 방법, 즉 개량 케미컬에칭 웨이퍼끼리를 접합하여 SOI 웨이퍼를 만드는 방법에 의하면, 종래의 산 에칭 웨이퍼끼리를 접합시킨 것에 비해, 미결합 영역(UA)의 폭(Dua)을 약 0.5mm 감소시킬 수 있다. 또, 어느 쪽 한쪽에 사용하는 것만으로도 효과는 인정된다. 이상, 실시예는 200mm 웨이퍼에 대하여 행해진 것이지만, 300mm 웨이퍼에 대해서도 완전히 동일한 효과를 얻을 수 있는 것은 물론이다.

Claims (4)

  1. 실리콘 단결정으로 이루어지는 본드 웨이퍼와 베이스 웨이퍼를 절연층을 개재하여, 또는 직접 접합시킨 후, 상기 본드 웨이퍼를 두께 감소 가공하는 접합 웨이퍼의 제조 방법에 있어서,
    실리콘 단결정 봉을 슬라이싱하고, 모따기, 래핑, 에칭, 경면연마 및 세정하는 각 공정을 거쳐서 제작된 웨이퍼로서, 상기 에칭 공정에서, 알칼리 에칭후 산 에칭을 행하고, 그 때, 알칼리 에칭의 에칭값을 산 에칭의 에칭값보다도 크게 한 웨이퍼를, 상기 본드 웨이퍼 및 상기 베이스 웨이퍼로서 사용하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서, 상기 본드 웨이퍼에 이온주입층을 형성하고나서 접합을 행하는 동시에, 열처리에 의해 상기 이온주입층에서 상기 본드 웨이퍼에 균열을 생기게 하여 두께 감소 가공을 행하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 에칭 공정후, 적어도 상기 베이스 웨이퍼의 모따기부를 경면가공하는 공정을 갖는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 본드 웨이퍼와 상기 베이스 웨이퍼와의 미결합 영역이, 직경방향에서 상기 베이스 웨이퍼의 외주 가장자리로부터 평균 1.3mm 이하로 되도록 조정하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
KR10-2004-7007976A 2001-11-27 2002-11-19 접합 웨이퍼의 제조 방법 KR20040060990A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001360267A JP2003163335A (ja) 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法
JPJP-P-2001-00360267 2001-11-27
PCT/JP2002/012039 WO2003046994A1 (fr) 2001-11-27 2002-11-19 Procede de fabrication d'une tranche collee

Publications (1)

Publication Number Publication Date
KR20040060990A true KR20040060990A (ko) 2004-07-06

Family

ID=19171116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7007976A KR20040060990A (ko) 2001-11-27 2002-11-19 접합 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US7531425B2 (ko)
EP (1) EP1460691B1 (ko)
JP (1) JP2003163335A (ko)
KR (1) KR20040060990A (ko)
CN (1) CN1326247C (ko)
TW (1) TWI251875B (ko)
WO (1) WO2003046994A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2955697B1 (fr) 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN112951716A (zh) * 2021-03-22 2021-06-11 上海中欣晶圆半导体科技有限公司 一种通过混腐蚀改善平坦度与粗糙度的方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226031A (ja) 1990-05-18 1992-08-14 Fujitsu Ltd 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JP2678218B2 (ja) 1991-08-07 1997-11-17 株式会社日立製作所 貼りあわせ基体とその製造方法
JP3449492B2 (ja) 1993-02-10 2003-09-22 三菱住友シリコン株式会社 ウェーハエッチングの前処理方法
JPH1092777A (ja) * 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH1126337A (ja) 1997-07-02 1999-01-29 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3441979B2 (ja) 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
US6239039B1 (en) 1997-12-09 2001-05-29 Shin-Etsu Handotai Co., Ltd. Semiconductor wafers processing method and semiconductor wafers produced by the same
JP3491523B2 (ja) 1998-04-15 2004-01-26 信越半導体株式会社 半導体ウエーハの加工方法
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP2000349265A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2001085648A (ja) 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
JP4529036B2 (ja) 1999-09-24 2010-08-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体用薄膜ウェハの製造方法
EP1189266B1 (en) * 2000-03-29 2017-04-05 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and soi wafer, and soi wafer
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2001284559A (ja) 2000-04-03 2001-10-12 Mitsubishi Materials Silicon Corp 張り合わせ基板の製造方法

Also Published As

Publication number Publication date
WO2003046994A1 (fr) 2003-06-05
EP1460691B1 (en) 2016-04-27
CN1592970A (zh) 2005-03-09
EP1460691A1 (en) 2004-09-22
JP2003163335A (ja) 2003-06-06
CN1326247C (zh) 2007-07-11
US7531425B2 (en) 2009-05-12
US20050020030A1 (en) 2005-01-27
EP1460691A4 (en) 2005-12-14
TWI251875B (en) 2006-03-21
TW200300575A (en) 2003-06-01

Similar Documents

Publication Publication Date Title
EP1408551B1 (en) Method for producing bonding wafer
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
US6720640B2 (en) Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US6583029B2 (en) Production method for silicon wafer and SOI wafer, and SOI wafer
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
EP1710836A1 (en) Method for manufacturing soi wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
EP2402983B1 (en) Method for manufacturing soi wafer
KR100701342B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
KR20030089712A (ko) Ｓｏｉ 웨이퍼 및 그 제조방법
EP1791175A2 (en) Method of manufacturing bonded wafer
EP1936664A1 (en) Method for producing bonded wafer
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP2022167477A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JPH11340443A (ja) Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ
CN115939023A (zh) 制备带有绝缘埋层衬底的方法
JP2006253595A (ja) 貼り合わせウエーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application