TWI251875B - Manufacturing method of bonding wafer - Google Patents

Manufacturing method of bonding wafer Download PDF

Info

Publication number
TWI251875B
TWI251875B TW091133694A TW91133694A TWI251875B TW I251875 B TWI251875 B TW I251875B TW 091133694 A TW091133694 A TW 091133694A TW 91133694 A TW91133694 A TW 91133694A TW I251875 B TWI251875 B TW I251875B
Authority
TW
Taiwan
Prior art keywords
wafer
etching
bonded
bonding
acid
Prior art date
Application number
TW091133694A
Other languages
English (en)
Other versions
TW200300575A (en
Inventor
Masatake Nakano
Shinichi Tomizawa
Koyoshi Mitani
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200300575A publication Critical patent/TW200300575A/zh
Application granted granted Critical
Publication of TWI251875B publication Critical patent/TWI251875B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Description

1251875 玖、發明說明 【發明所屬之技術領域】 本發明係關於貼合晶圓之製造方法。 【先前技術】 行動電話等的移動體通訊中,使用數百MHz以上的高 頻訊號變得普及起來,而要求高頻特性良好的半導體元件 。例如,CMOS - 1C或高耐壓型1C等的半導體元件方面係 採用,在矽單結晶基板(基底晶圓)上形成矽氧化膜絕緣體層 ,在其上方積層S〇I(Silocon on Insulator)層之另一石夕單結晶 層而構成之所謂SOI晶圓。 S〇I晶圓之代表性的製造方法爲貼合法。該貼合法,係 將基底晶圓之第一矽單結晶基板、與構成元件形成區域SOI 膜之第二矽單結晶基板(接合晶圓)兩者的鏡面,透過矽氧化 膜進行貼合後,將接合晶圓減厚、薄膜化到所要的厚度, 而將接合晶圓當SOI層。將接合晶圓減厚之方法有:對貼 合後的接合晶圓背面進行磨削、硏磨之方法,或後述之注 入氫離子等後貼合、剝離之方法(離子注入剝離法)等等。 貼合製程中,須進行熱處理,以使疊後後之接合晶圓 與基底晶圓接合。這時,因鏡面硏磨面的周緣部所產生之 硏磨凹陷的影響,一般會有好幾個晶圓周緣部無法結合而 產生未結合區域。該區域,由於無法當作製品來處理而構 成浪費掉的部分,故越少越好。目前爲止,雖有人提案藉 由提高晶圓之去角精度等來減少未結合區域之方法,但尙 嫌不足,而期盼能有進一步減少的新技術。 1251875 本發明係鑑於該期盼所誕生者,其課題係減少貼合晶 圓製造時接合晶圓與基底晶圓之未結合區域。 【發明內容】 爲解決上述課題之本發明之貼合晶圓製造方法,係將 矽單結晶所構成之接合晶圓與基底晶圓透過絕緣層或直接 貼合後,將接合晶圓實施減厚加工者;其特徵在於: 將矽單結晶棒經切片、去角、硏磨、蝕刻、鏡面硏磨 及洗淨這些製程所製得之晶圓當作接合晶圓與基底晶圓來 使用,且在蝕刻製程中係在鹼蝕刻後進行酸蝕刻,這時, 使鹼蝕刻之蝕刻量比酸蝕刻之蝕刻量爲大。 在此,爲製作貼合用的鏡面硏磨晶圓,將矽單結晶棒 實施切片、去角、硏磨、蝕刻、鏡面硏磨及洗淨這些製程 ,其局部製程可替換或重複數次,或附加熱處理、磨削等 製程或以這些製程來取代。 使用磨削、硏磨來實施接合晶圓之薄膜化而製作貼合 晶圓時,一般而言,貼合用之基底晶圓,係使用經鹼蝕刻 液蝕刻後之化學蝕刻晶圓施以鏡面硏磨而成者。此乃基於 ,將接合晶圓藉磨削、硏磨實施薄膜化時之膜厚均一性, 將受基底晶圓平坦度的影響,而鹼蝕刻晶圓之平坦度比酸 蝕刻晶圓爲佳。另一方面,鹼蝕刻由於飩刻速度的異向性 局,易在局部殘留深坑,且表面的凹凸易變銳利。如此般 ,若殘留深坑或表面變銳利,易導致粒子的產生或污染。 又,在將去角部實施鏡面加工時,其對裝置的負荷會比酸 蝕刻來得大。如此般,鹼蝕刻晶圓仍存在有諸多不利點。 1251875 另一方面,藉離子注入剝離法來進行接合晶圓之薄膜 化時,其膜厚均一性取決於離子注入深度的精度,完全不 受基底晶圓平坦度的影響。又,離子注入剝離法,由於能 獲得磨削、硏磨法難以達成之超過0.1±0.01//m水準之薄 膜化與膜厚均一性,因此能製作出下一世代用的貼合晶圓 。使用種具有高精度薄膜之貼合晶圓來製作最先端元件時 ,粒子的產生易造成問題。因此,使用離子注入剝離法來 製作貼合晶圓時,至少其基底晶圓係使用粒子產生少的酸 蝕刻晶圓,且較佳爲其去角部實施鏡面硏磨者。 然而近年來,本申請人將鹼蝕刻和酸蝕刻以一定條件 來組合,成功地製作出可保持鹼蝕刻之高平坦度、且抑制 凹坑產生之改良化學蝕刻晶圓,其技術揭示於日本專利特 開平1 1 - 233485號公報。 此次,嘗試將該改良化學蝕刻晶圓彼此貼合時發現到 ,相較於將酸蝕刻晶圓彼此貼合而成者(習知品),可顯著減 少未結合區域,而到達本發明之完成。上述改良化學蝕刻 晶圓,其原先是著眼於晶圓之高平坦度化者。亦即,本發 明人等認知到可削減貼合晶圓之未結合區域。就算不逐一 考慮去角量、硏磨量的多寡,也能簡單製作出未結合區域 比習知品少之貼合晶圓。 具體而言,相較於將酸蝕刻晶圓彼此貼合而成的情形 ,在徑向可削減平均〇.5mm左右之未結合區域。雖只有 0.5mm但並不可輕視。例如,考慮在貼合S〇I上製作元件 的情形。由於係區分成一定大小的各區域來製作元件,就 1251875 算僅稍突出SOI層該區域仍無法構成製品。就算是能削減 0.1mm的未結合區域仍具有相當的意義,故肖丨J減〇.5mm之 效果可說極大。 又,改良化學蝕刻晶圓由於能抑制凹坑產生及表面之 銳利性,在將去角部實施鏡面加工時’將不需要鹼蝕刻晶 圓般之長時間。 改良化學蝕刻晶圓,係在鹼蝕刻後進行酸蝕刻所製作 出的晶圓。這時,改良化學蝕刻之要點在於,使鹼蝕刻之 蝕刻量比酸蝕刻來得大。具體而言調整成,鹼蝕刻量爲 10〜30// m,酸蝕刻量爲5〜20// m左右。本發明之蝕刻量的 具體數値,係指晶圓兩表面的蝕刻量加起來之總數値。 然而,本發明中適於採用離子注入剝離法(所謂Smart Cut法:註冊商標),係在接合晶圓形成離子注入層後進行 貼合,並藉由熱處理使接合晶圓在離子注入層產生裂開而 進行減厚加工。離子注入時,不僅可使用氫,也能使用擇 自稀有氣體及鹼金屬所構成的輕元素。依據該離子注入剝 離法,可獲得膜厚均一性極高的貼合SOI晶圓雖是已知的 。在使改良化學蝕刻晶圓彼此貼合之本發明的方法中,若 配合使用上述離子注入剝離法,則可提供出未結合區域極 少之局精度的貼合S 01晶圓,故更佳。 又,依據本發明,接合晶圓與基底晶圓之未結合區域 ,在徑向可調整成從基底晶圓之外周緣算起平均爲1.3mm 以下。 1251875 【實施方式】 以下,說明本發明的貼合晶圓之製造方法。 首先,以FZ法或CZ法等公知方法製造出矽單結晶棒 。將所得矽單結晶棒切斷成一定電阻率範圍之錠塊,再實 施外徑切削。在外徑切削後之各錠塊上形成定向平面或定 向缺口。將加工完成的錠塊藉由內周刃切斷等予以切片。 切片後之矽單結晶晶圓之兩面外周緣,係藉由斜角加工來 實施去角。 去角完成後之矽單結晶晶圓,用游離磨粒實施雙面硏 磨,製得硏磨晶圓。接著將該矽磨晶圓浸漬於蝕刻液,實 施雙面化學蝕刻處理而製得化學蝕刻晶圓。化學蝕刻製程 ,係用來除去因機械加工製程而產生於矽單結晶晶圓表面 之損傷層。該損傷層之化學蝕刻除去,例如係利用氫氧化 鈉水溶液或氫氧化鉀水溶液中的鹼蝕刻、及含氫氟酸、硝 酸及醋酸的混酸水溶液中之酸蝕刻這兩者來進行。 硏磨製程中,因磨粒扎進晶圓表面而形成凹坑時,爲 除去硏磨後的磨粒所實施之鹼洗淨會使凹坑之直徑、深度 變大,有時在局部會成長成深坑(例如深度l〇#m)左右。爲 解決該不理想的情形,係依序進行鹼蝕刻及酸蝕刻。這時 ,將鹼蝕刻之蝕刻量設定成比酸蝕刻時爲大。具體而言’ 將蝕刻量調整成,鹼蝕刻量爲10〜30// m,酸蝕刻量爲5〜20 // m 〇 蝕刻製程中,可將晶圓實施鹼蝕刻後,浸漬於過氧化 氫水溶液中,接著進行酸飩刻。此乃基於,鹼蝕刻後之晶 1251875 圓表面呈活性,其爲疏水性而容易附著異物並弄髒,藉由 浸漬於過氧化氫水溶液來將其表面氧化而呈親水性,可使 粒子變得不易附著。在此,所使用之過氧化氫水溶液的濃 度,較佳爲0.1〜30質量%,未達0.1質量%時表面無法呈現 足夠的親水性,只要到30質量%即有充分的效果,超過則 會造成成本上的不利。 作爲鹼蝕刻液,例如可使用氫氧化鈉水溶液或氫氧化 鉀水溶液;作爲酸蝕刻液,可使用氫氟酸、硝酸及水所組 成之混酸水溶液。採用這種蝕刻液時,不管是鹼蝕刻中或 酸蝕刻中,均能確實發揮蝕刻處理效果,且容易進行蝕刻 量之控制,又成本較低。 酸蝕刻所用的蝕刻液,可將矽以20〜30g/l的濃度溶解 於前述混酸水溶液中來使用。不含矽之通常酸蝕刻液之混 酸水溶液的反應速度爲擴散速度控制型,相對於此,上述 溶解有矽之酸鈾刻液則成爲反應速度控制型,故稱作反應 速度控制型酸蝕刻液。若在鹼蝕刻後進行該反應速度控制 型酸蝕刻,首先,藉由鹼蝕刻能維持硏磨後的平坦度並除 去機械加工變形層,接著藉由進行反應速度控制型酸蝕刻 ,可使鹼蝕刻後所殘留的局部深坑、表面銳利的凹凸變爲 平滑狀,以改善表面粗糙並抑制污點產生率,相較於擴散 速度控制型酸蝕刻能更加抑制起伏情形,故較佳。 藉由調整蝕刻條件,可安定地製造出平坦度良好(TTV 爲1/zm以下、單元尺寸2〇X20mm中LTVmax爲0.3// m以 下),且深坑最大値6//m以下之晶圓。可將兼備這些要件 11 1251875 之晶圓當作改良化學蝕刻晶圓。又能加工成起伏平均値 0.04//m以下之以大面積來看仍具有優異平坦性之晶圓。 又,TTV〔Total Thickness Variation〕(//m)代表,1 片 晶圓中最厚處與最薄處之厚度差値,晶圓平坦度的指標。 又,LTV〔 Local Thickness Variation〕(// m)代表,將 1 片晶 圓分割成單元(通常爲20 X 20mm或25 X 25mm),該單元中 最厚處與最薄處之厚度差値,將各單元之LTV稱爲LTVcbc ,將1片晶圓中之最大値稱爲LTVmax,也是晶圓平坦度的 指標。又,起伏之測定方法,例如200mm晶圓的情形,首 先以觸針順著晶圓表面中央部60mm描過,而測定除去微 細表面粗糙成分外之形狀成分。夂,使測定開始地點與測 定終了地點之高度爲一致,定其爲高度之原點,以2mm的 間隔測定從原點起之移位量的絕緣値,取其平均値定義爲 起伏。 如以上般進行化學蝕刻製程後,再進行鏡面硏磨製程 。具體而言,將被硏磨頭支撐之晶圓,以既定壓力壓在接 著有硏磨布之旋轉硏磨盤上。接著,在硏磨布上,邊供給 例如以Si02爲主成分之鹼性矽膠,邊使硏磨盤轉動,藉此 進行硏磨。該硏磨,係利用以矽膠等爲磨粒之機械硏磨、 及使用鹼液之化學蝕刻而產生複合作用,即所謂機械化學 硏磨。又’爲了容易操作晶圓起見,鏡面硏磨較佳爲只針 對單面進行。 又’本發明之方法中,在化學蝕刻製程後,可進行至 少對基底晶圓32之去角部實施鏡面加工之製程。亦即,對 12 1251875 化學蝕刻製程結束後之基底晶圓32,視需要將其去角部實 施鏡面加工(鏡面硏磨)。本發明之化學蝕刻製程後(鹼蝕刻 製程+酸蝕刻製程)後之基底晶圓32,由於其去角部之凹凸 形狀也變平滑,故能提昇將去角部實施鏡面化時之效率。 具體而言,若僅實施通常酸蝕刻之晶圓去角部的鏡面 精加工(鏡面去角硏磨)所需時間爲1,僅實施鹼蝕刻所需時 間爲2,且視情形必須將蝕刻後之去角部分再磨削後才進行 鏡面去角硏磨,相對於此,當採用上述鹼蝕刻+酸蝕刻的情 形,僅需1.1〜1.3左右的時間,雖要正確測定其硏磨量會有 困難,但可確認出能達成約1 // m〜數// m程度的鏡面化。 又,去角部之鏡面加工不僅針對基底晶圓32,也能對 接合晶圓31來實施。又,可在各晶圓主表面(貼合面)實施 鏡面硏磨製程前後之任一階段進行。可在基底晶圓32貼合 於接合晶圓31前進行,也能在製作貼合晶圓後才進行。 接著,說明貼合製程。本實施形態中,係採用前述離 子注入剝離法(Smart Cut法)。如圖1所示,在單面拋光後 的改良化學蝕刻晶圓(接合晶圓31),以公知的熱氧化法或 CVD法來形成氧化膜33。在形成氧化膜33後之接合晶圓 31上,從貼合用的主表面側注入氫離子,以形成離子注入 層41。貼合側主表面爲經鏡面硏磨後的面。氧化膜31可形 成於基底晶圓31,也能在兩晶圓上都形成。 其次,將內部形成離子注入層41後的接合晶圓31、與 預定形成SOI層之基底晶圓32,以夾著氧化膜33呈密合狀 態進行熱處理。藉由該熱處理,使離子注入層41產生裂開 13 1251875 而形成剝離層4Γ,將接合晶圓31之貼合側主表面表層部 當作SOI層40而實施剝離,並接合於基底晶圓32,藉此即 獲得SOI晶圓39。又,藉由將離子注入量增爲極高,或對 貼合面實施電漿處理,藉此省略剝離用的熱處理亦可。 接合晶圓31的殘部之殘存晶圓38與SOI晶圓39之分 離,可使用真空夾頭來進行,從殘存晶圓38或SOI晶圓39 的背面側夾取而進行回收。回收後的SOI晶圓39,只要藉 由實施輕觸拋光(硏磨量極少的硏磨)或高溫退火來除去損傷 層或改善表面粗糙,即可獲得高品質的貼合SOI晶圓。 (實施例) 首先,使用前述方法所製作出之直徑200mm的硏磨晶 圓(磨粒號數:#1200),進行以下的蝕刻處理。又,硏磨晶 圓,係使用以#1500的磨粒對去角部實施硏磨加工而成者。 首先,進行鹼蝕刻,將蝕刻量目標定爲20//m,而在50質 量%濃度之氫氧化鈉水溶液中以85°C浸漬450秒。接著, 浸漬於0.3質量%過氧化氫水溶液以進行親水化處理後,實 施酸蝕刻,將蝕刻量目標値定爲10//m,使用市售之50% 氫氟酸、70%硝酸、99%醋酸,混合成體積比1 : 2 : 1的混 酸而進行蝕刻。然後測定平坦度(TTV、LTVmax)、凹坑深 度,確認各値均落在前述範圍內後,將其當作改良化學蝕 刻晶圓,並將測定面的相反面(貼合側面)實施鏡面硏磨,製 作出貼合用的接合晶圓31及基底晶圓32。又對基底晶圓 32之去角部實施鏡面加工。 其次,爲了藉由前述離子注入法來製作貼合SOI晶圓 14 1251875 39,將接合晶圓31在氧化環境氣氛下實施熱處理而形成約 150nm的氧化膜33。又,從貼合主表面側,以加速電壓 56keV、劑量5.0Xl016cm_2的條件進行H+離子注入,而形 成離子注入層41。將該接合晶圓31密合於貼合用的基底晶 圓32,以500°C的溫度進行30分鐘熱處理。從熱處理爐取 出,將SOI晶圓39與殘存晶圓38分離而製得貼合SOI晶 圓39。 對所得的貼合SOI晶圓39,測定徑向之未結合區UA 寬度Dua。結果顯示於圖2A。貼合SOI晶圓39之全樣本數 爲32片(以下之比較例也相同)。圖2A〜圖2D之直方圖,其 橫軸代表各樣本之未結合區UA寬度Dua,縱軸代表頻率( 樣本數)。依其結果所求出之未結合區UA寬度Dua的平均 値爲 1.26mm。 (比較例) 其次,製作出僅進行蝕刻量30//m的酸蝕刻之通常的 化學蝕刻晶圓(酸蝕刻晶圓)。使用該酸蝕刻晶圓與實施例之 改良化學蝕刻晶圓,製作出3種不同組合的貼合SOI晶圓 。貼合條件和實施例相同。結果顯示於圖2B〜D。組合如下 所示。 •圖2B :酸蝕刻晶圓(接合晶圓)+改良化學蝕刻晶圓( 基底晶圓) •圖2C :改良化學蝕刻晶圓(接合晶圓)+酸蝕刻晶圓( 基底晶圓) •圖2D :酸蝕刻晶圓(接合晶圓)+酸蝕刻晶圓(基底晶 圓)。 15 1251875 求取這些組合中未結合區UA之寬度Dua的平均値, 圖2B的組合爲1.55mm,圖2C的組合爲1.60mm,圖2D的 組合爲1.75mm。 如此般,依據本發明的方法,亦即將改良化學蝕刻晶 圓彼此貼合以製作SOI晶圓之方法,相較於以往之酸蝕刻 晶圓彼此貼合械成者,未結合區UA的寬度Dua可減少約 0.5mm 〇 又,僅任一方的晶圓使用亦可發揮效果。以上,實施 例雖是針對200mm的晶圓來進行者,當然針對300mm晶圓 也能獲得完全相同的結果。 【圖式簡單說明】 (一) 圖式部分 圖1係顯示利用離子注入法之貼合SOI晶圓的製造方 法之說明圖。 圖2A係顯示實施例結果之直方圖。 圖2B係顯示和圖2A不同組合的比較例結果之直方圖。 圖2C係顯示和圖2A、圖2B不同組合的比較例結果之 直方圖。 圖2D顯示和圖2A、圖2B、圖2C不同組合的比較例 結果之直方圖。 (二) 元件代表符號 31…接合晶圓 32…基底晶圓 33…氧化膜 16 1251875 38…殘存晶圓 39…SOI晶圓 40…SOI層 41…離子注入層 4Γ…剝離層 UA…未結合區
Dua…未結合區之寬度
17

Claims (1)

1251875 拾、申請專利範圍 1、 一種貼合晶圓之製造方法,係將矽單結晶所構成之 接合晶圓與基底晶圓透過絕緣層或直接貼合後,將接合晶 圓實施減厚加工者;其特徵在於: 將石夕單結晶棒經切片、去角、硏磨、餓刻、鏡面硏磨 及洗淨這些製程所製得之晶圓當作接合晶圓與基底晶圓來 使用,且在蝕刻製程中係在鹼蝕刻後進行酸蝕刻,這時, 使鹼蝕刻之蝕刻量比酸蝕刻之蝕刻量爲大。 2、 如申請專利範圍第1項之貼合晶圓之製造方法,其 中,係在該接合晶圓形成離子注入層後進行貼合,並藉由 熱處理使接合晶圓在離子注入層產生裂開而進行減厚加工。 3、 如申請專利範圍第1項之貼合晶圓之製造方法,其 中,係在該蝕刻製程後,具有至少將基底晶圓的去角部實 施鏡面加工之製程。 4、 如申請專利範圍第2項之貼合晶圓之製造方法,其 中’係在該蝕刻製程後,具有至少將基底晶圓的去角部實 施鏡面加工之製程。 5、 如申請專利範圍第1〜4項中任一項之貼合晶圓之製 造方法,其中,係將該接合晶圓與基底晶圓之未結合區域 整成,在徑向從基底晶圓之外周緣算起平均爲1.3mm以 下。 拾壹、圖式 如次頁。 18
TW091133694A 2001-11-27 2002-11-19 Manufacturing method of bonding wafer TWI251875B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360267A JP2003163335A (ja) 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW200300575A TW200300575A (en) 2003-06-01
TWI251875B true TWI251875B (en) 2006-03-21

Family

ID=19171116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091133694A TWI251875B (en) 2001-11-27 2002-11-19 Manufacturing method of bonding wafer

Country Status (7)

Country Link
US (1) US7531425B2 (zh)
EP (1) EP1460691B1 (zh)
JP (1) JP2003163335A (zh)
KR (1) KR20040060990A (zh)
CN (1) CN1326247C (zh)
TW (1) TWI251875B (zh)
WO (1) WO2003046994A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN112951716A (zh) * 2021-03-22 2021-06-11 上海中欣晶圆半导体科技有限公司 一种通过混腐蚀改善平坦度与粗糙度的方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226031A (ja) 1990-05-18 1992-08-14 Fujitsu Ltd 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JP2678218B2 (ja) 1991-08-07 1997-11-17 株式会社日立製作所 貼りあわせ基体とその製造方法
JP3449492B2 (ja) 1993-02-10 2003-09-22 三菱住友シリコン株式会社 ウェーハエッチングの前処理方法
JPH1092777A (ja) 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH1126337A (ja) 1997-07-02 1999-01-29 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3441979B2 (ja) 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
MY120464A (en) 1997-12-09 2005-10-31 Shinetsu Handotai Kk Semiconductor wafer processing method and semiconductor wafers produced by the same
JP3491523B2 (ja) 1998-04-15 2004-01-26 信越半導体株式会社 半導体ウエーハの加工方法
JP3496508B2 (ja) 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP2000349265A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
JP2001085648A (ja) 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP4529036B2 (ja) 1999-09-24 2010-08-25 Sumco Techxiv株式会社 半導体用薄膜ウェハの製造方法
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2001073831A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2001284559A (ja) 2000-04-03 2001-10-12 Mitsubishi Materials Silicon Corp 張り合わせ基板の製造方法

Also Published As

Publication number Publication date
CN1592970A (zh) 2005-03-09
TW200300575A (en) 2003-06-01
EP1460691B1 (en) 2016-04-27
EP1460691A1 (en) 2004-09-22
JP2003163335A (ja) 2003-06-06
CN1326247C (zh) 2007-07-11
KR20040060990A (ko) 2004-07-06
EP1460691A4 (en) 2005-12-14
US7531425B2 (en) 2009-05-12
WO2003046994A1 (fr) 2003-06-05
US20050020030A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
EP1408551B1 (en) Method for producing bonding wafer
JP4934966B2 (ja) Soi基板の製造方法
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP4828230B2 (ja) Soiウェーハの製造方法
EP1855309A1 (en) Method for manufacturing bonded wafer and bonded wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
KR100701342B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
JP2009032972A (ja) 貼り合わせウエーハの製造方法
KR20030089712A (ko) Soi 웨이퍼 및 그 제조방법
EP2770524A1 (en) Method for reclaiming peeled-off wafer
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
TWI251875B (en) Manufacturing method of bonding wafer
EP1981079B1 (en) Method for manufacturing an SOI substrate
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2003068996A (ja) 張り合わせシリコン基板の製造方法
JP2005302967A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent