JP5028845B2 - 貼り合わせウェーハ及びその製造方法 - Google Patents

貼り合わせウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5028845B2
JP5028845B2 JP2006112460A JP2006112460A JP5028845B2 JP 5028845 B2 JP5028845 B2 JP 5028845B2 JP 2006112460 A JP2006112460 A JP 2006112460A JP 2006112460 A JP2006112460 A JP 2006112460A JP 5028845 B2 JP5028845 B2 JP 5028845B2
Authority
JP
Japan
Prior art keywords
polishing
wafer
active layer
outer peripheral
bonded wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006112460A
Other languages
English (en)
Other versions
JP2007287879A (ja
Inventor
悦郎 森田
和男 藤江
五十六 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006112460A priority Critical patent/JP5028845B2/ja
Priority to US11/716,341 priority patent/US7718507B2/en
Priority to EP07004957.2A priority patent/EP1845557B1/en
Priority to SG200702450-8A priority patent/SG136874A1/en
Publication of JP2007287879A publication Critical patent/JP2007287879A/ja
Application granted granted Critical
Publication of JP5028845B2 publication Critical patent/JP5028845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

本発明は、水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させて、この剥離により支持基板用ウェーハの外周部上に、活性層の外周部のダレによりテラス部が不可避的に形成され、その後、この剥離した活性層の外周部に研磨を施す工程を有する貼り合わせウェーハの製造方法に関するものである。
貼り合わせウェーハの製造方法としては、例えば、水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理により、イオン注入した部分を剥離させる、いわゆるスマートカット法がある。このスマートカット法は、従来の貼り合わせ技術とは異なり、貼り合わせた後の剥離により、その剥離した残部がウェーハとして再利用できる。この再利用により、貼り合わせウェーハでありながら、そのうちの1枚のウェーハを複数回使用することが可能となり、材料コスト削減の道を開いた。また、スマートカット法により製造したウェーハは、膜厚均一性に優れているという利点もあり、将来性のある製造方法として注目されている。
ただし、スマートカット法は、活性層用ウェーハを熱処理により剥離させた際、支持基板用ウェーハの外周部上には、テラス部(活性層の外周に位置する支持基板用ウェーハの外周部)及び、剥離の際に活性層用ウェーハの一部が固着・残存して、いわゆるSOI島と称される島状の固着物が不可避的に発生する。このSOI島が残存したままだと、デバイスプロセス中にパーティクルとなって、パターン欠陥を引き起こす原因となりやすく、デバイス特性や性能に悪影響を及ぼすことが懸念される。つまり、当該貼り合わせウェーハの品質向上のためには、外周部を研磨することにより、SOI島を除去し、テラス部をSOI島等の固着物のないクリーンな状態にすることが必要である。
テラス部に残存するSOI島をなくすための第1の方法としては、SOI島の発生を抑制する方法が挙げられる。例えば、特許文献1に記載されているように、アニーリング開始温度の次に緩速勾配で温度処理し、転移温度に達した後に、急速勾配で加熱するように剥離熱処理条件を改善し、SOI島の発生を減少させる方法が開示されている。
特開2003−347526号公報
また、テラス部に残存するSOI島をなくすための第2の方法としては、テラス部の発生を抑制する方法が挙げられる。例えば、特許文献2に記載されているように、支持基板、酸化膜、活性層を階段状に積み重ねることで、活性層外周部と支持基板との接着面積を小さくし、これにより、SOI島の発生を減少させる方法が開示されている。
特開2000−243942号公報
テラス部に残存するSOI島をなくすための第3の方法としては、テラス部を除去する方法が挙げられる。例えば、特許文献3に記載されているように、熱処理により活性層を剥離させた後、貼り合わせウェーハ端部にベベリング処理を施すことでテラス部を除去する方法が開示されている。
特開2001−144274号公報
しかしながら、特許文献1記載の方法では、SOI島を完全に除去することは不可能であり、加えて、活性層外周部のSOI島の存在範囲である、活性層外周面のスムースさが20μm以上と大きく、これが後のデバイスプロセス中に剥がれ落ちることでパーティクルとなる恐れもある。
さらにまた、特許文献2記載の方法では、貼り合わせウェーハの端部が階段状になっているため、支持基板ウェーハの端部は無駄になってしまい、特許文献3記載の方法では、貼り合わせウェーハ端部をベベリング処理により除去するため、薄い活性層にべべリング処理における汚染及びダメージの心配が有り、本来有効な活性層までも削り取ることとなる。その結果、半導体基板として使用できるウェーハの有効面積が小さくなるという点で問題がある。
本発明の目的は、特に、所定の固定砥粒研磨布を用いて活性層の外周部を研磨することにより、テラス部に残存してなる島状の固着物を、少ないテラス部表面の研磨量で、有効に除去することができる貼り合わせウェーハの製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させて、この剥離により支持基板用ウェーハの外周部上に、活性層の外周部のダレによりテラス部が不可避的に形成され、その後、この剥離した活性層の外周部に研磨を施す工程を有する貼り合わせウェーハの製造方法であって、
前記活性層の外周部の研磨工程は、多官能イソシアネートをもつハードセグメント、及び多官能ポリオールをもつソフトセグメントからなり、かつ発泡倍率が1.1〜4倍であるウレタン結合材と、平均粒径が0.2〜10μmの範囲で且つ水酸基をもつシリカとを有し、該ハードセグメントのウレタン結合材中に占める割合が分子量比で40〜55%であり、該シリカの固定砥粒研磨布全体に占める割合が20〜60体積%の範囲であり、ショアD硬度が40〜80である固定砥粒研磨布でテラス部表面の研磨量を0.1μm以下に維持して研磨することで、テラス幅のばらつき、及び活性層の外周面のスムースさ抑制しつつ、前記剥離時に活性層の一部がテラス部上に残存してなる島状の固着物を除去することを特徴とする貼り合わせウェーハの製造方法。
)前記研磨は、pH10〜13のアルカリ性溶液を研磨液として用いる上記(1)記載の貼り合わせウェーハの製造方法。
)前記テラス幅ばらつきは、ノッチ又はオリエンテーションフラット部を除くウェーハの全周で100μm以内である上記(1)又は(2)に記載の貼り合わせウェーハの製造方法。
)前記活性層の外周面のスムースさは5μm以内である上記(1)〜()のいずれか1項記載の貼り合わせウェーハの製造方法。
)前記研磨後の活性層の厚さが0.3μm以下である上記(1)〜()のいずれか1項記載の貼り合わせウェーハの製造方法。
)前記研磨は、枚葉研磨機で行う上記(1)〜()のいずれか1項記載の貼り合わせウェーハの製造方法。
)前記研磨は、位置制御機能付き研磨機で行う上記(1)〜()のいずれか1項記載の貼り合わせウェーハの製造方法。
)上記(1)〜()のいずれか1項記載の方法により製造された貼り合せウェーハ。
本発明の目的は、特に、所定の固定砥粒研磨布を用いて活性層の外周部を研磨することにより、テラス部に残存してなる島状の固着物を、少ないテラス部表面の研磨量で、有効に除去することができる貼り合わせウェーハの製造方法の提供が可能になった。
以下、この発明に従う貼り合わせウェーハの製造方法を説明する。
この発明は、水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させて、この剥離により支持基板用ウェーハの外周部上に、活性層の外周部のダレによりテラス部が不可避的に形成され、その後、この剥離した活性層の外周部に研磨を施す工程を有する貼り合わせウェーハの製造方法である。
図1及び図2は、この発明に従う貼り合わせウェーハの製造方法における、剥離した活性層の外周部の研磨工程を実施するのに好適な研磨機の要部構成を、研磨する貼り合わせウェーハとともに示した図であって、図1は研磨直前の状態、図2は研磨時の状態を示したものである。なお、図中の符号1は枚葉研磨機、2は固定砥粒研磨布、3は研磨用ヘッド、4は吸着パッド、5は研磨用テーブル、6は貼り合わせウェーハ、7は研磨液導入管、8は活性層、9は支持基板用ウェーハ、10は島状の固着物であるSOI島である。
図示の研磨機1(図1、図2では枚葉研磨機)は、多数の固定砥粒2aが埋め込まれた固定砥粒研磨布2を表面に取り付けた剛体の研磨用ヘッド3と、吸着パッド4を表面に取り付けた研磨用テーブル5で主として構成され、貼り合わせウェーハ6が吸着パッド4を介して研磨用テーブル5上に固定載置され、固定砥粒研磨布2を、載置された貼り合わせウェーハ6の上方から下方の所定位置まで下降移動させるとともに、必要に応じて研磨液を研磨用ヘッド3の中心位置に設けた研磨液導入管7から供給しながら貼り合わせウェーハ6を構成する活性層の表面及び外周部を研磨する。
この発明の製造方法は、いわゆるスマートカット法により、活性層用ウェーハと支持基板用ウェーハを用いて貼り合わせウェーハを製造する方法であり、より具体的には、水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、熱処理によりイオン注入した部分を剥離させた後、この剥離した活性層用ウェーハ表面を熱酸化と、Arアニールにより、活性層厚さとラフネスをコントロールする製造方法である。
ところで、この貼り合わせウェーハでは、剥離により、支持基板用ウェーハの外周部上にテラス部が不可避的に形成されることが知られている。図3(a)〜(d)は、剥離直後の貼り合わせウェーハを概念的に示したものであり、図3(a)は平面図、図3(b)は同図(a)のI領域、図3(c)は同図(b)のII領域、そして図3(d)は同図(b)のIII−III線上断面図である。図3(a)〜(d)に示すように、剥離直後の貼り合わせウェーハは、活性層の外周面がリアス式海岸のように波打っていて、テラス幅に大きなばらつきがあること、及び前記剥離時に活性層の一部がテラス部上に固着してSOI島と称する島状の固着物が残存する傾向があり、これらは前述したような問題点があるため、その後の工程により、この剥離した活性層の外周部を研磨して、テラス幅のばらつきを小さくするとともに、島状の固着物を除去して、活性層の外周面のスムースさも小さくすることが必要である。
ここで、「テラス幅のばらつき」とは、ウェーハ全周における、テラス幅の最大値と最小値の差をいう。テラス幅のばらつきの範囲は、全周100μm以内に収めることが好ましい。ただし、ノッチ部又はオリエンテーションフラット部(図示せず)のテラス幅は考慮に入れない。
また、「活性層の外周面のスムースさ」とは、図3(c)に示すように、所定の視野範囲(幅:2mm)で、活性層の外周面をウェーハ上方から眺めたときの、活性層の外周面からSOI島の残存している範囲をいう。活性層外周面のスムースさの範囲は、5μm以下にすることが好ましい。
さらに、この発明の製造方法による活性層の厚さは、スマートカット法を用いることから、水素インプラによるエネルギーの関係で0.3μm以下となる。
そして、この発明の構成上の主な特徴は、剥離した活性層の外周部を研磨する手段として、特定の固定砥粒研磨布を用いることにあり、より具体的には、固定砥粒研磨布が、多官能イソシアネートをもつハードセグメント、および多官能ポリオールをもつソフトセグメントからなり、かつ発泡倍率が1.1〜4倍であるウレタン結合材と、平均粒径が0.2〜10μmの範囲で且つ水酸基をもつシリカとを有し、ハードセグメントの、ウレタン結合材中に占める割合が、分子量比で40〜55%であり、シリカの、固定砥粒研磨布全体に占める体積割合が20〜60%の範囲であり、固定砥粒研磨布のショアD硬度が40〜80であることにある。
そして、この発明は、図1及び図2で示すように、上記構成の固定砥粒研磨布を用いてウェーハ活性層の外周部、特に活性層外周部(活性層とテラス部との境界部分)を研磨することにより、活性層の剥離に起因して発生するSOI島を、テラス幅のばらつき、及び活性層の外周面のスムースさを抑制しつつ、有効に除去することができる。
ここで、ウレタン結合材の発泡倍率を1.1〜4倍とした理由は、1.1倍よりも小さいと、硬くなりすぎてウェーハに傷が生じやすくなり、また、4倍よりも大きいと、軟らかすぎてテラス部に残存するSOI島を十分に除去できなくなるおそれがあるからである。
ハードセグメントの、ウレタン結合材中に占める割合は、分子量比で40〜55%であることが好ましい。40%未満では、十分な硬度が得られず、研磨がダレて、急峻なテラスが得られない、一方、55%超えでは、硬度が高すぎて、ウェーハの研磨面にスクラッチ等の傷が発生するおそれがあるからである。なお、この傷のレベルは、その後、仕上げ研磨を行う場合には、傷を取ることができるレベルであるが、本発明では、この仕上げ研磨を省略する観点から、ハードセグメントの、ウレタン結合材中に占める割合の上限値を55%に限定した。
固定砥粒研磨布を構成するシリカの平均粒径を0.2〜10μmの範囲に限定したのは、0.2μm未満の場合には、活性層の外周部に固着するSOI島を十分に除去できなくなるからであり、10μm超えでは、ウェーハ裏面に傷が発生しやすくなるからである。なお、この傷のレベルは、その後、仕上げ研磨を行う場合には、傷を取ることができるレベルであるが、本発明では、この仕上げ研磨を省略する観点から、シリカの平均粒径の上限値を10μmに限定した。
また、シリカとして、水酸基をもつシリカに限定したのは、ウレタン結合材との親和性が良好のためである。
さらに、固定砥粒としてのシリカの、固定砥粒研磨布全体に占める体積割合を、20〜60%の範囲としたのは、20%未満だと、研磨のスピードが極端に下がるためであり、60%を超えると、ウェーハの研磨面に傷が発生しやすくなるからである。
加えて、固定砥粒研磨布のショアD硬度を40〜80としたのは、40未満だと、研磨がダレて、急峻なテラスが得られず、80を超えると、硬くなりすぎてウェーハの研磨面に傷がつきやすくなるからである。なお、この傷のレベルは、その後、仕上げ研磨を行う場合には、傷を取ることができるレベルであるが、本発明では、この仕上げ研磨を省略する観点から、前記ショアD硬度の上限値を80に限定した。
ここで、ショアD硬度は、JISK6253−1997またはIS07619で規定する方法に従って測定した。
この発明では、上記構成要素を採用することにより、上述した効果を奏することができる。
特に、この発明では、SOI島が存在する支持基板用ウェーハのテラス部を、上記構成の固定砥粒研磨布を用いて研磨することにより、少ない総研磨量で除去することができる。例えば、1100℃以上で熱処理した300mmの直径をもつ貼り合わせウェーハの支持基板用ウェーハのテラス部を研磨して、テラス幅のばらつき100μm以内で且つ活性層の外周面のスムースさ5μm以内とする場合、この発明法だと、テラス部表面を0.1μm以下と少ない研磨量で研磨するだけで済み、この結果、活性層と支持基板用ウェーハとの段差を維持することができる。
また、この発明の研磨工程は、固定砥粒研磨布上に研磨液を供給しながら機械化学研磨で行うのが好ましい。かかる研磨液としては、pHが10〜13のアルカリ性溶液であることが好ましい。pHが前記範囲外だと、研磨レートが低下して処理時間が長くなってしまう傾向があるからである。前記アルカリ性溶液としては、具体的には、水酸化ナトリウム(NaOH)溶液、水酸化カリウム(KOH)溶液等が挙げられる。
また、研磨は枚葉研磨機にて行うのが好ましい。
なお、前記研磨機は、位置制御機能付きであることが、わずかな総研磨量で、ウェーハのテラス部に存在するSOI島だけを有効に除去できる点で好適である。
このように上記の発明の方法によって、テラス幅のばらつき、及び活性層の外周のスムースさを抑制しつつ、テラス部上に残存するSOI島を除去した、貼り合わせウェーハを得ることができる。
上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。なお、ここでいう貼り合わせウェーハは、支持基板用ウェーハと活性層の間に酸化膜(絶縁膜)が存在する場合の他、酸化膜が存在しない場合も含まれる。
(実施例1)
実施例1は、サイズが300mmの活性層用シリコンウェーハに1500Åサイズの酸化膜を形成した後、水素ガスのイオン注入(加速電圧:50keV、ドーズ量:1×1017/cm2)を行い、支持基板用ウェーハ上に貼り合わせた。貼り合わせウェーハを窒素雰囲気で500℃、30分間の熱処理を施して、水素イオンを注入した部分を剥離させた後、活性層の表面及び外周部の研磨を行った。活性層の外周部の研磨は、図1及び図2に示すように、ウェーハを1枚ずつ研磨する方式である、枚葉研磨装置を使用し、多官能イソシアネートのハードセグメント、および多官能ポリオールのソフトセグメントからなり、かつ発泡倍率が2倍であるウレタン結合材と、平均粒径が2μmの水酸基をもつシリカとを有し、ハードセグメントの存在割合が、分子量比で全結合剤の50%であり、シリカの全体に占める体積割合が40%の範囲であり、ショアD硬度が55である固定砥粒研磨布に、pH11のKOHからなるアルカリ性溶液を研磨液として供給しながら、図2のように貼り合わせウェーハの活性層の外周部に対し、固定砥粒研磨布を位置決めした状態で研磨した。
(比較例1)
比較例1は、活性層の外周部の研磨を行わないこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
(比較例2)
比較例2は、研磨布として、従来の遊離砥粒研磨布を用いること以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
(評価方法)
上記で作製した各ウェーハについて、SOI島の観察及び残存割合、テラス幅のばらつきの計測、及び活性層の外周面のスムースさの計測について、光学顕微鏡を用いて行った。SOI島の観察結果を図4に示し、SOI島の残存割合、テラス幅のばらつき、活性層の外周面のスムースさ、及びテラス部表面の研磨量の計測結果を表1に示す。
表1の結果から、実施例1はSOI島の残存割合、テラス幅のばらつき、及びスムースさのいずれについても、比較例1及び2に比べ良好な数値を得ていることがわかる。また、テラス部の総研磨量については、実施例1と比較例1の結果の結果は同程度で、比較例2については実施例1に比べ研磨量が多かった。
この発明によれば、特に、所定の固定砥粒研磨布を用いて活性層の外周部を研磨することにより、テラス部に残存してなる島状の固着物を、少ないテラス部表面の研磨量で、有効に除去することができる貼り合わせウェーハの製造方法を提供することが可能になった。
この発明の製造方法に用いるのに適した枚葉研磨機の要部構成の概略断面図であって、貼り合わせウェーハを研磨する直前の状態で示す。 この発明の製造方法に用いるのに適した枚葉研磨機の要部構成の概略断面図であって、貼り合わせウェーハを研磨している状態を示す。 貼り合わせウェーハの概念図であって、(a)は平面図、(b)は (a)のI領域、(c)は(b)のII領域、(d)は (b)のIII−III線上断面図である。 (a)及び(b)は実施例1の貼り合わせウェーハの外周部を、それぞれ30倍及び120倍で光学顕微鏡により観察したときの写真であって、(c)及び(d)は、比較例1の貼り合わせウェーハの外周部を、それぞれ30倍及び120倍で光学顕微鏡により観察したときの写真である。
符号の説明
1 枚葉研磨機
2 固定砥粒研磨布
3 研磨用ヘッド
4 吸着パッド
5 研磨用テーブル
6 貼り合わせウェーハ
7 研磨液導入管
8 活性層
9 支持基板
10 SOI島

Claims (8)

  1. 水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させて、この剥離により支持基板用ウェーハの外周部上に、活性層の外周部のダレによりテラス部が不可避的に形成され、その後、この剥離した活性層の外周部に研磨を施す工程を有する貼り合わせウェーハの製造方法であって、
    前記活性層の外周部の研磨工程は、多官能イソシアネートをもつハードセグメント、及び多官能ポリオールをもつソフトセグメントからなり、かつ発泡倍率が1.1〜4倍であるウレタン結合材と、平均粒径が0.2〜10μmの範囲で且つ水酸基をもつシリカとを有し、該ハードセグメントのウレタン結合材中に占める割合が分子量比で40〜55%であり、該シリカの固定砥粒研磨布全体に占める割合が20〜60体積%の範囲であり、ショアD硬度が40〜80である固定砥粒研磨布でテラス部表面の研磨量を0.1μm以下に維持して研磨することで、テラス幅のばらつき、及び活性層の外周面のスムースさ抑制しつつ、前記剥離時に活性層の一部がテラス部上に残存してなる島状の固着物を除去することを特徴とする貼り合わせウェーハの製造方法。
  2. 前記研磨は、pH10〜13のアルカリ性溶液を研磨液として用いる請求項1記載の貼り合せウェーハの製造方法。
  3. 前記テラス幅ばらつきは、ノッチ部又はオリエンテーションフラット部を除くウェーハの全周で100μm以内である請求項1又は2に記載の貼り合わせウェーハの製造方法。
  4. 前記活性層の外周面のスムースさは5μm以内である請求項1〜のいずれか1項記載の貼り合せウェーハの製造方法。
  5. 前記研磨後の活性層の厚さが0.3μm以下である請求項1〜のいずれか1項記載の貼り合せウェーハの製造方法
  6. 前記研磨は、枚葉研磨機で行う請求項1〜のいずれか1項記載の貼り合せウェーハの製造方法
  7. 前記研磨は、位置制御機能付き研磨機で行う請求項1〜のいずれか1項記載の貼り合せウェーハの製造方法
  8. 請求項1〜のいずれか1項記載の方法により製造された貼り合せウェーハ。
JP2006112460A 2006-04-14 2006-04-14 貼り合わせウェーハ及びその製造方法 Active JP5028845B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006112460A JP5028845B2 (ja) 2006-04-14 2006-04-14 貼り合わせウェーハ及びその製造方法
US11/716,341 US7718507B2 (en) 2006-04-14 2007-03-08 Bonded wafer and method of producing the same
EP07004957.2A EP1845557B1 (en) 2006-04-14 2007-03-09 Bonded wafer and method of producing the same
SG200702450-8A SG136874A1 (en) 2006-04-14 2007-04-02 Bonded wafer and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006112460A JP5028845B2 (ja) 2006-04-14 2006-04-14 貼り合わせウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007287879A JP2007287879A (ja) 2007-11-01
JP5028845B2 true JP5028845B2 (ja) 2012-09-19

Family

ID=38266732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006112460A Active JP5028845B2 (ja) 2006-04-14 2006-04-14 貼り合わせウェーハ及びその製造方法

Country Status (4)

Country Link
US (1) US7718507B2 (ja)
EP (1) EP1845557B1 (ja)
JP (1) JP5028845B2 (ja)
SG (1) SG136874A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853042B2 (ja) * 2006-02-17 2012-01-11 株式会社Sumco ウェーハおよびその製造方法
US8748288B2 (en) * 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957716B1 (fr) 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
EP2372755B1 (de) * 2010-03-31 2013-03-20 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
JP7089905B2 (ja) * 2018-03-02 2022-06-23 富士紡ホールディングス株式会社 研磨パッド

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427999A (en) * 1987-07-23 1989-01-30 Nobuko Nishida Divination judgment telephone card and divination judgment system using said card
JP2598703B2 (ja) * 1989-07-14 1997-04-09 わかもと製薬株式会社 ブチル3′―(1h―テトラゾール―5―イル)オキサニレートの製造法
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
JP3352896B2 (ja) 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
US6022268A (en) * 1998-04-03 2000-02-08 Rodel Holdings Inc. Polishing pads and methods relating thereto
JP3496925B2 (ja) 1998-02-04 2004-02-16 キヤノン株式会社 半導体基板とその製造方法
US6217427B1 (en) * 1999-04-06 2001-04-17 Agere Systems Inc. Mobius strip belt for linear CMP tools
WO2001027999A1 (fr) 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de production de tranches collees et tranche collee
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
JP2002299290A (ja) * 2001-03-30 2002-10-11 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Sumco 貼り合わせsoi基板の製造方法および半導体装置
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
JP2004337992A (ja) * 2003-05-13 2004-12-02 Disco Abrasive Syst Ltd 固定砥粒研磨パッド,及び固定砥粒研磨パッドを使用したシリコンウェハの研磨方法
JP2005038978A (ja) * 2003-07-18 2005-02-10 Speedfam Co Ltd 半導体ウェハの平坦面外周部研磨装置
JP2006093655A (ja) * 2004-08-24 2006-04-06 Disco Abrasive Syst Ltd 研磨液,及び研磨装置
DE102005039896A1 (de) * 2004-08-24 2006-03-02 Disco Corporation Polierflüssigkeit

Also Published As

Publication number Publication date
EP1845557B1 (en) 2016-07-27
EP1845557A3 (en) 2008-12-24
SG136874A1 (en) 2007-11-29
US7718507B2 (en) 2010-05-18
JP2007287879A (ja) 2007-11-01
EP1845557A2 (en) 2007-10-17
US20070243694A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
EP1962325B1 (en) Method for manufacturing bonded substrate
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
TWI627658B (zh) 貼合式soi晶圓的製造方法
JP4853042B2 (ja) ウェーハおよびその製造方法
WO2003094215A1 (fr) Procede de fabrication de plaquettes semi-conductrices et plaquette
JPH11219873A (ja) 単結晶シリコンウェーハの機械抵抗の改善
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2015153939A (ja) 半導体ウェーハの製造方法
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
TWI251875B (en) Manufacturing method of bonding wafer
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP2004072025A (ja) ウエーハの研磨方法及び装置
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP3775681B2 (ja) 半導体ウェーハの製造方法
JP2006100406A (ja) Soiウェーハの製造方法
JP2004235251A (ja) 貼り合わせ基板およびその製造方法
JP2005072072A (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2003133273A (ja) 研磨用原材料ウエーハ及びその製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP4153810B2 (ja) Soiウェーハの製造方法
JP2011009582A (ja) Soiウェーハの製造方法
KR20050008516A (ko) 자기 기록 매체용 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5028845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250