JP2015153939A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2015153939A
JP2015153939A JP2014027473A JP2014027473A JP2015153939A JP 2015153939 A JP2015153939 A JP 2015153939A JP 2014027473 A JP2014027473 A JP 2014027473A JP 2014027473 A JP2014027473 A JP 2014027473A JP 2015153939 A JP2015153939 A JP 2015153939A
Authority
JP
Japan
Prior art keywords
polishing
mirror
semiconductor wafer
chamfering
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014027473A
Other languages
English (en)
Other versions
JP6244962B2 (ja
Inventor
和明 小佐々
Kazuaki Kosasa
和明 小佐々
俊也 小淵
Shunya Kobuchi
俊也 小淵
勝久 杉森
Katsuhisa Sugimori
勝久 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014027473A priority Critical patent/JP6244962B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to KR1020167024555A priority patent/KR101862139B1/ko
Priority to DE112014006377.0T priority patent/DE112014006377B4/de
Priority to CN201480075646.4A priority patent/CN106170847B/zh
Priority to US15/119,260 priority patent/US9991110B2/en
Priority to PCT/JP2014/080634 priority patent/WO2015122072A1/ja
Priority to TW103145417A priority patent/TWI585840B/zh
Publication of JP2015153939A publication Critical patent/JP2015153939A/ja
Application granted granted Critical
Publication of JP6244962B2 publication Critical patent/JP6244962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/02Lapping machines or devices; Accessories designed for working surfaces of revolution
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

【課題】鏡面面取り研磨工程において、半導体ウェーハ外周部の平坦度の向上と、面取り部における粗さの平滑化とを両立し得る、半導体ウェーハの製造方法を提供する。【解決手段】表面12又は表裏両面に酸化膜12Aが存在し、面取り部11には酸化膜が存在しない半導体ウェーハ10の前記面取り部11に対して、無砥粒研磨液を使用して鏡面仕上面取り研磨工程を実施する。また、前記鏡面仕上面取り研磨工程の前に、前記表面12又は前記表裏両面、並びに前記面取り部11に酸化膜11A,12Aが存在する半導体ウェーハ10の前記面取り部11に対して、有砥粒研磨液を使用して仕上前鏡面面取り研磨工程を実施する。【選択図】図1

Description

本発明は、半導体ウェーハの製造方法に関する。
通常、半導体ウェーハの表裏両面に行われる鏡面研磨は、複数段に分けて実施される。具体的には、半導体ウェーハの高平坦度化を目的とした粗研磨と、表面粗さ低減を目的とした仕上研磨とに大別される。
また、半導体ウェーハの表裏両面のみならず、面取り部からの発塵を防止する目的で、面取り部にも鏡面研磨が実施される。
粗研磨は、キャリア内に半導体ウェーハを収納して半導体ウェーハの表裏両面を同時に研磨する両面同時研磨により行われる。この両面同時研磨では、半導体ウェーハとキャリア内周面との接触により、面取り部に傷や圧痕が発生する。したがって、面取り部の鏡面研磨は、発生する傷や圧痕の除去を兼ねて、粗研磨後に実施されるのが一般的である。
従来、面取り部の鏡面研磨は、不織布を使用した研磨パッドと有砥粒研磨液とを用いて研磨する第1ステップと、スウェードを使用した研磨パッドと有砥粒研磨液とを用いて最終仕上げする第2ステップとの、2段階加工を採用している。第1ステップでは、面取り部に発生する傷や圧痕を高効率で除去することを目的として行われ、第2ステップでは、面取り部の微小な面粗さを平滑化することを目的として行われる。
しかし、面取り部の鏡面研磨に用いられる研磨パッドには軟質の研磨布を使用しているため、この軟質の研磨布が面取り部だけでなく、ウェーハ表面側や裏面側にまで回り込んだ状態で研磨が進行してしまう問題があった(以後、オーバーポリッシュともいう。)。
具体的には、図5(A)に示すように、第1ステップでは、先ず、半導体ウェーハ100の面取り部101に存在する酸化膜101Aを除去する。しかし、図5(B)に示すように、面取り部101に存在する酸化膜101Aだけでなく、ウェーハ表面102に存在する酸化膜102Aのうち、研磨パッドの研磨布(不織布)111が回り込んだ領域における酸化膜102Bも除去される。更に、酸化膜102Bが除去されて露出したウェーハ表面102と面取り部101との境界部分103に対して局所的に応力が集中して、この境界部分103における領域を中心として研磨が進行する。
続いて、図5(C)に示すように、第2ステップでは、第1ステップに引き続いて、研磨パッドの研磨布(スウェード)112が回り込んだ領域におけるウェーハ表面102に存在する酸化膜102Bが更に除去される。そして、露出したウェーハ表面102と面取り部101との境界部分103に対して局所的に応力が集中して、この境界部分103における領域を中心として研磨がより進行する。
このようなオーバーポリッシュが生じると、半導体ウェーハ外周部の厚みが薄くなってしまう不具合を生じる(以後、エッジロールオフともいう。)。
上記オーバーポリッシュを起因とするエッジロールオフを防止する方法として、研磨パッドを研磨布層と、この研磨布層より硬度の低いスポンジ層の少なくとも2層を貼り合せた構造とし、研磨布層の硬度をアスカーC硬度で65以上かつスポンジ層の硬度をアスカーC硬度40以下とすることが開示されている(例えば、特許文献1参照。)。特許文献1では、上記構成の研磨パッドを用いることで、オーバーポリッシュ幅を400μm以下にまで抑制できる。
また、両面研磨工程の後に、半導体ウェーハ表裏両面に樹脂製の保護膜を形成し、鏡面面取り工程を行い、その後に樹脂製の保護膜を除去する半導体ウェーハの製造方法が開示されている(例えば、特許文献2参照。)。特許文献2では、半導体ウェーハの表裏両面に形成する樹脂製の保護膜によって鏡面面取り工程時のオーバーポリッシュを抑制することで、エッジロールオフを防止する。
国際公開第2002/005337号 特開2006−237055号公報
しかしながら、上記特許文献1では、ウェーハと接触する研磨布層の硬度を高くすることで、ウェーハへの研磨パッドの沈み込みが抑制されるため、オーバーポリッシュは抑制できるが、一方で、面取り部におけるマイクロラフネスは悪化してしまう問題があった。
上記特許文献2に示される方法では、樹脂による保護膜形成及び樹脂製保護膜を除去するための洗浄がそれぞれ必要になるため、コストアップに繋がる問題があった。
また、保護膜を形成するための樹脂が、表裏両面だけでなく、面取り部にまで及んでしまうと、面取り部の鏡面研磨工程での研磨が部分的あるいは全体的に抑制されてしまう。そのため、面取り部には樹脂が及ばないように、ウェーハ表裏両面のみに保護膜を正確に形成する必要があるが、技術的に困難であった。
更に、樹脂製保護膜の除去のための洗浄では、一旦除去した樹脂が再付着する、樹脂製保護膜が完全に除去されないなどの問題があった。
本発明の目的は、鏡面面取り研磨工程において、半導体ウェーハ外周部の平坦度の向上と、面取り部における粗さの平滑化とを両立し得る、半導体ウェーハの製造方法を提供することにある。
本発明の半導体ウェーハの製造方法は、表面又は表裏両面に酸化膜が存在し、面取り部には酸化膜が存在しない半導体ウェーハの前記面取り部に対して、無砥粒研磨液を使用して鏡面仕上面取り研磨工程を実施することを特徴とする。
本発明によれば、表面又は表裏両面に酸化膜が存在し、面取り部には酸化膜が存在しない半導体ウェーハに、無砥粒研磨液を使用して鏡面仕上面取り研磨工程を実施する。無砥粒研磨液による研磨では酸化膜は除去されないので、酸化膜が存在する領域、即ち、半導体ウェーハの表面又は表裏両面は研磨が進行せず、酸化膜が存在しない面取り部のみの研磨が進行する。このため、研磨パッドが面取り部だけでなく、ウェーハ表面側、又は表裏両面側にまで回り込んだ状態で研磨しても、表面又は表裏両面に存在する酸化膜がストッパーとして作用するためオーバーポリッシュを生じることがない。結果として、半導体ウェーハ外周部の平坦度の向上と、面取り部における粗さの平滑化とを両立することができる。
本発明の半導体ウェーハの製造方法では、前記鏡面仕上面取り研磨工程の前に、前記表面又は前記表裏両面、並びに前記面取り部に酸化膜が存在する半導体ウェーハの前記面取り部に対して、有砥粒研磨液を使用して仕上前鏡面面取り研磨工程を実施することが好ましい。
この発明によれば、鏡面仕上面取り研磨工程の前に、仕上前鏡面面取り研磨工程として、有砥粒研磨液による研磨を実施する。有砥粒研磨液による研磨では、酸化膜の除去が可能である。このため、表面又は表裏両面だけでなく、面取り部にも酸化膜が存在する半導体ウェーハの面取り部に対して、この仕上前鏡面面取り研磨工程を実施することで、面取り部に存在する酸化膜が除去される。結果として、この仕上前鏡面面取り研磨工程を実施することで、表面又は表裏両面に酸化膜が存在し、面取り部には酸化膜が存在しない半導体ウェーハを形成できる。また、有砥粒研磨液による研磨は、無砥粒研磨液による研磨に比べて、面取り部に発生する傷や圧痕を効率良く除去することが可能である。このため、仕上前鏡面面取り研磨工程を実施することで、後工程である鏡面仕上面取り研磨工程の作業効率を向上できる。
本発明の半導体ウェーハの製造方法では、前記仕上前鏡面面取り研磨工程で使用する研磨パッドには、圧縮率が7%未満の不織布を使用し、前記鏡面仕上面取り研磨工程で使用する研磨パッドには、圧縮率が6%以上のスウェードを使用することが好ましい。
この発明によれば、仕上前鏡面面取り研磨工程の研磨パッドには、圧縮率が7%未満の不織布を使用し、鏡面仕上面取り研磨工程の研磨パッドには、圧縮率が6%以上のスウェードを使用する。上記各工程の研磨パッドの圧縮率を特定の組合せにすることで、仕上前鏡面面取り研磨工程ではオーバーポリッシュをより抑制でき、鏡面仕上面取り研磨工程では、面取り部の粗さをより低減できる。
本発明の半導体ウェーハの製造方法では、前記鏡面仕上面取り研磨工程で使用する前記無砥粒研磨液には、ポリマーが添加されていることが好ましい。
この発明によれば、鏡面仕上面取り研磨工程の無砥粒研磨液には、ポリマーが添加されている。無砥粒研磨液にポリマーが添加されていることで、鏡面仕上面取り研磨工程時における半導体ウェーハの研磨面の濡れ性を向上させることができる。
本実施形態の仕上前鏡面面取り研磨工程及び鏡面仕上面取り研磨工程における半導体ウェーハの部分拡大断面図であり、(A)は仕上前鏡面面取り研磨工程における酸化膜除去前の研磨状態を示す図、(B)は仕上前鏡面面取り研磨工程における酸化膜除去後の研磨状態を示す図、(C)は鏡面仕上面取り研磨工程における研磨状態を示す図である。 本実施形態における面取り研磨装置を示す概略図であり、(A)は部分拡大概略図であり、(B)は平面図である。 実施例及び比較例における半導体ウェーハのエッジ除外領域1mmのFZDDを示す図である。 実施例及び比較例における半導体ウェーハの面取り部のマイクロラフネスを示す図である。 従来の鏡面面取り研磨工程における半導体ウェーハの部分拡大断面図であり、(A)は第1ステップにおける酸化膜除去前の研磨状態を示す図、(B)は第1ステップにおける酸化膜除去後の研磨状態を示す図、(C)は第2ステップにおける研磨状態を示す図である。
以下、本発明の実施形態を図面を参照して説明する。
本発明の半導体ウェーハの製造方法では、先ず、CZ法等により引き上げられた単結晶インゴットを、マルチワイヤソー等によってスライス切断する。次いで、スライスしたウェーハの欠けや割れを防止するために、ウェーハの角隅部等に面取りを行う。
次に、面取りしたウェーハの表面を平坦化するために、ラッピングや平面研削を行う。そして、ウェーハに残留する面取り時及びラッピング時に発生した加工変質層を除去するために、エッチングによる化学的表層除去処理を行う。
次に、エッチングされたウェーハの表裏両面を粗研磨する。
粗研磨工程は、所望とする厚みまでウェーハを研磨することを目的に行われる。具体的には、両面研磨装置を使用し、ウレタン樹脂などを固めた硬質素材の研磨布を用い、研磨速度が比較的速い条件で、研磨後のウェーハの厚さのバラツキを小さく、平坦化するように研磨が行われる。
次に、粗研磨工程で使用した砥粒や研磨液などの残存物を除去するためにウェーハを洗浄する。
ここでの洗浄では、アンモニア水及び過酸化水素水を含む洗浄液(SC−1)などを使用することが好適である。例えば、アンモニア水と過酸化水素水を1:1で混合し、これを5〜30倍に純水希釈して調製された、50〜80℃に加温したSC−1液によるウェットベンチ洗浄により行うことが特に好ましい。
上記SC−1液による洗浄後は、ウェーハを純水でリンスする。洗浄を終えたウェーハの全面には、不可避的に、膜厚が約1nm以上約1.1nm以下(約10Å以上約11Å以下)の自然酸化膜が形成される。
〔仕上前鏡面面取り研磨工程〕
次に、図1(A)に示すように、ウェーハ表面12に酸化膜12Aが、面取り部11に酸化膜11Aがそれぞれ形成されている半導体ウェーハ10(以後、単に「ウェーハ」ともいう。)の面取り部11に対して、仕上前鏡面面取り研磨工程を実施する。
<面取り研磨装置の構成>
本実施形態の仕上前鏡面面取り研磨工程に用いる面取り研磨装置について説明する。図2(A)は面取り研磨装置の部分拡大概略図であり、図2(B)は面取り研磨装置の平面図である。
図2(A)に示すように、面取り研磨装置20は、ウェーハ10の下面を吸着するウェーハ吸着部21と、このウェーハ吸着部21で吸着されたウェーハ10を鏡面研磨する研磨部22と、研磨部22の上部には研磨液を供給するための配管23を備える。
ウェーハ吸着部21は、ウェーハ10の下面を吸着により保持する、保持手段としての吸着ステージ211と、この吸着ステージ211を回転させる回転手段212とを備える。
研磨部22は、ウェーハ10の面取り部11を鏡面研磨する研磨ホイール221と、研磨ホイール221を回転させたり、上下方向に昇降させたり、ウェーハ10に押し付ける駆動手段(図示省略)とを備える。研磨ホイール221は、上方傾斜面研磨パッド222、垂直面研磨パッド223及び下方傾斜面研磨パッド224から構成される。
なお、図2(A)では、ウェーハ10の面取り部11に対する位置関係を説明するために、各研磨パッド222,223,224を図の右側に並べて示している。実際には、図2(B)に示すように、各研磨パッド222,223,224がそれぞれ同じ長さの円弧状に形成され、所定の間隔をあけてウェーハ10の周りに配置する構成となっている。
また、各研磨パッド222,223,224には研磨布がそれぞれ貼付けられる。面取り研磨装置20の各研磨パッドとして貼設される研磨布は、仕上前鏡面面取り研磨工程と、後述する鏡面面取り研磨工程とでそれぞれ異なるものを使用することが好ましい。仕上前鏡面面取り研磨工程で使用する研磨パッドは、できるだけ高硬度のものを使用することが好ましい。具体的には、仕上前鏡面面取り研磨工程で使用する研磨パッドには、研磨布として圧縮率が7%未満の不織布を使用することが好ましい。例えば、不織布としてニッタ・ハース社製のSUBA800やSUBA600などを使用することが特に好ましい。
仕上前鏡面面取り研磨工程で使用される研磨液としては、砥粒が含有されたアルカリ水溶液を使用することが好ましい。このうち、砥粒としては平均粒径50nmのコロイダルシリカ、アルカリ水溶液としてはpH10〜11のKOH水溶液を使用することが特に好ましい。
<面取り研磨装置による仕上前鏡面面取り研磨工程の作用>
次に、前述した面取り研磨装置20による仕上前鏡面面取り研磨工程の作用について説明する。
先ず、ウェーハ10の下面をウェーハ吸着部21に吸着してウェーハ10を保持させる。そして、研磨ホイール221の各研磨パッド222,223,224を所定の圧力で面取り部の対応する箇所にそれぞれ押し付けて、押し付けた状態を維持する。
次に、配管23から研磨液を研磨パッドに供給しながら、図2(B)に示すように、回転手段212を回転させてウェーハ10を回転させるとともに、駆動手段により研磨ホイール221を回転させて各研磨パッド222,223,224を回転させる。
これにより、ウェーハ10の面取り部11の上方が上方傾斜面研磨パッド222によって、面取り部11の中央部が垂直面研磨パッド223によって、及び面取り部11の下方が下方傾斜面研磨パッド224によってそれぞれ研磨される。
図1(A),(B)に示すように、仕上前鏡面面取り研磨では、研磨パッドとして、硬度が高い研磨布(不織布)222Aを使用しているので、研磨時におけるウェーハ10への研磨パッドの沈み込みが低減される。このため、研磨パッドの研磨布(不織布)222Aが面取り部11だけでなく、ウェーハ表面12側にまで回り込むことを抑制できる。結果として、この仕上前鏡面面取り研磨では、オーバーポリッシュが生じることなく、面取り部11に存在する酸化膜11Aのみが除去される。これにより、表裏両面に酸化膜12Aが存在し、面取り部11には酸化膜が存在しないウェーハ10が形成される。また、この仕上前鏡面面取り研磨によって、粗研磨工程で生じた傷や圧痕も除去される。
〔鏡面仕上面取り研磨工程〕
仕上前鏡面面取り研磨工程に続いて、表裏両面に酸化膜が存在し、面取り部11には酸化膜が存在しないウェーハ10の面取り部11に対して、鏡面仕上面取り研磨工程を実施する。
<面取り研磨装置の構成>
本実施形態の鏡面仕上面取り研磨工程では、前述した仕上前鏡面面取り研磨工程で使用した面取り研磨装置と同様の構成を有する面取り研磨装置20を使用できる。
鏡面仕上面取り研磨工程で使用する研磨パッドには、できるだけ低硬度のものを使用することが好ましい。具体的には、鏡面仕上面取り研磨工程で使用する研磨パッドには、研磨布として圧縮率が6%以上のスウェードを使用することが好ましい。上記性質を有するスウェードとして、例えば、ニッタ・ハース社製のSUPREME−RNなどを使用することが特に好ましい。
鏡面仕上面取り研磨工程で使用する研磨液としては、砥粒が含有されないアルカリ水溶液を使用することが好ましい。アルカリ水溶液としてはpH10〜11のKOH水溶液を使用することが特に好ましい。鏡面面取り研磨工程で使用する無砥粒研磨液には、ポリマーが添加されていることが好ましい。
<面取り研磨装置による鏡面仕上面取り研磨工程の作用>
次に、前述した面取り研磨装置20による鏡面仕上面取り研磨工程の作用について説明する。面取り研磨装置20の駆動については、上記仕上げ前鏡面面取り研磨と同様であるので記載を省略する。
この鏡面仕上面取り研磨では、無砥粒研磨液を使用しているので、図1(C)に示すように、酸化膜が存在しない面取り部11のみの研磨が進行する。即ち、研磨パッドの研磨布(スウェード)222Bがウェーハ表面12側や裏面側にまで回り込んだ状態で研磨しても、無砥粒研磨液では酸化膜を研磨できないため、オーバーポリッシュを生じることがなく、面取り部11のみの粗さが平滑化される。
鏡面仕上面取り研磨工程を終えた後は、片面研磨装置により、ウェーハ表面12上に存在する酸化膜12Aが除去され、ウェーハ10の表面又は表裏両面が鏡面研磨される。
〔実施形態の作用効果〕
上述したように、上記実施形態では、以下のような作用効果を奏することができる。
(1)ウェーハ表面12又は表裏両面に酸化膜12Aが存在し、面取り部には酸化膜が存在しないウェーハ10の面取り部11に対して、無砥粒研磨液を使用して鏡面仕上面取り研磨工程を実施する。
本発明によれば、無砥粒研磨液による研磨では酸化膜は除去されないので、酸化膜が存在する領域、即ち、ウェーハ表面12又は表裏両面は研磨が進行せず、酸化膜が存在しない面取り部11のみの研磨が進行する。このため、研磨パッドの研磨布(スウェード)222Bが面取り部11だけでなく、ウェーハ表面12側、又は表裏両面側にまで回り込んだ状態で研磨しても、ウェーハ表面12又は表裏両面に存在する酸化膜12Aがストッパーとして作用するためオーバーポリッシュを生じることがない。結果として、ウェーハ10外周部の平坦度の向上と、面取り部11における粗さの平滑化とを両立することができる。
(2)鏡面仕上面取り研磨工程の前に、ウェーハ表面12又は表裏両面、並びに面取り部11に酸化膜11A,12Aが存在するウェーハ10の面取り部11に対して、有砥粒研磨液を使用して仕上前鏡面面取り研磨工程を実施する。
この発明によれば、有砥粒研磨液による研磨では、酸化膜の除去が可能である。このため、ウェーハ表面12又は表裏両面だけでなく、面取り部11にも酸化膜11A,12Aが存在するウェーハ10の面取り部11に対して、この仕上前鏡面面取り研磨工程を実施することで、面取り部11に存在する酸化膜11Aが除去される。結果として、この仕上前鏡面面取り研磨工程を実施することで、ウェーハ表面12又は表裏両面に酸化膜12Aが存在し、面取り部11には酸化膜が存在しないウェーハ10を形成できる。また、有砥粒研磨液による研磨は、無砥粒研磨液による研磨に比べて、面取り部11に発生する傷や圧痕を効率良く除去することが可能である。このため、仕上前鏡面面取り研磨工程を実施することで、後工程である鏡面面取り研磨工程の作業効率を向上できる。
(3)仕上前鏡面面取り研磨工程で使用する研磨パッドには、圧縮率が7%未満の不織布を使用し、鏡面仕上面取り研磨工程で使用する研磨パッドには、圧縮率が6%以上のスウェードを使用する。
この発明によれば、上記各工程の研磨パッドの圧縮率などを特定の組合せにすることで、仕上前鏡面面取り研磨工程ではオーバーポリッシュをより抑制でき、鏡面仕上面取り研磨工程では、面取り部の粗さをより低減できる。
(4)鏡面仕上面取り研磨工程で使用する無砥粒研磨液に、ポリマーが添加されている。
この発明によれば、無砥粒研磨液にポリマーが添加されていることで、鏡面仕上面取り研磨工程時における半導体ウェーハの研磨面の濡れ性を向上させることができる。
〔他の実施形態〕
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
上記実施形態では、鏡面仕上面取り研磨工程の無砥粒研磨液にポリマーを添加する構成としたが、仕上前鏡面面取り研磨工程の有砥粒研磨液にもポリマーを添加してもよい。
また、本実施形態では、面取り部に酸化膜が存在しない半導体ウェーハを形成するために、仕上前鏡面面取り研磨工程を実施する例を示したが、これに限られるものではない。例えば、面取り部をマスクした状態で酸化膜を形成した後に、マスクを除去することで、面取り部に酸化膜が存在しない半導体ウェーハを形成してもよい。また、例えば、エッチングなどにより、全面に酸化膜が形成された半導体ウェーハの面取り部のみの酸化膜を除去することで、面取り部に酸化膜が存在しない半導体ウェーハを形成してもよい。
また、半導体ウェーハ全面に形成される酸化膜を、洗浄工程で生じる酸化膜によるものとしたが、薬液を用いて半導体ウェーハ全面に酸化膜を形成してもよい。この場合、自然酸化膜とは異なり、酸化膜の膜厚を適宜調整することが可能となる。
また、仕上前鏡面面取り研磨工程で使用する研磨パッドは、できるだけ高硬度としてもよい。仕上前鏡面面取り研磨工程の研磨パッドの硬度を高くすることで、研磨時におけるウェーハへの研磨パッドの沈み込みが低減される。このため、研磨パッドが面取り部だけでなく、ウェーハ表面側、又は表裏両面側にまで回り込んだ状態が抑制されるため、結果として、仕上前鏡面面取り研磨工程時におけるオーバーポリッシュを抑制できる。
その他、本発明の実施の際の具体的な手順、及び構造等は本発明の目的を達成できる範囲で他の構造等としてもよい。
次に、本発明を実施例及び比較例により更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
〔実施例1〕
先ず、半導体ウェーハ10として、スライス、面取り、ラッピング、エッチング、両面研磨、及び洗浄の各処理を順次行って得た、直径300mm、結晶方位(100)であり、全面に膜厚0.9nmの自然酸化膜が形成されたシリコンウェーハを用意した。
次に、図2(A)に示す面取り研磨装置20を用い、洗浄後のシリコンウェーハの面取り部を鏡面面取り研磨した。この鏡面面取り研磨は、第1ステップ(仕上前鏡面面取り研磨)及び第2ステップ(鏡面仕上面取り研磨)の2段階で行った。
・第1ステップ(仕上前鏡面面取り研磨)
研磨パッド:研磨布として圧縮率が4.1%の不織布を使用
研磨液:有砥粒研磨液(平均粒径50nmのコロイダルシリカ砥粒が含有されたpH10〜11のKOH水溶液)を使用
・第2ステップ(鏡面仕上面取り研磨)
研磨パッド:研磨布として圧縮率が6.7%のスウェードを使用
研磨液:無砥粒研磨液(pH10〜11のKOH水溶液)を使用
〔比較例1〕
鏡面面取り研磨条件を以下のように変更した以外は実施例1と同様にしてシリコンウェーハを得た。
・第1ステップ(仕上前鏡面面取り研磨)
研磨パッド:研磨布として圧縮率が6.9%の不織布を使用
研磨液:有砥粒研磨液(平均粒径50nmのコロイダルシリカ砥粒が含有されたpH10〜11のKOH水溶液)を使用
・第2ステップ(鏡面仕上面取り研磨)
研磨パッド:研磨布として圧縮率が6.7%のスウェードを使用
研磨液:有砥粒研磨液(平均粒径50nmのコロイダルシリカ砥粒が含有されたpH10〜11のKOH水溶液)を使用
〔比較例2〕
鏡面面取り研磨条件を以下のように変更した以外は実施例1と同様にしてシリコンウェーハを得た。この比較例2は、上記実施例1,比較例1とは異なり、1段階による鏡面面取り研磨である。
研磨パッド:研磨布として圧縮率が6.9%の不織布を使用
研磨液:有砥粒研磨液(平均粒径50nmのコロイダルシリカ砥粒が含有されたpH10〜11のKOH水溶液)を使用
〔比較例3〕
鏡面面取り研磨条件を以下のように変更した以外は実施例1と同様にしてシリコンウェーハを得た。この比較例3は、上記比較例2と同様、1段階による鏡面面取り研磨である。
研磨パッド:研磨布として圧縮率が4.1%の不織布を使用
研磨液:有砥粒研磨液(平均粒径50nmのコロイダルシリカ砥粒が含有されたpH10〜11のKOH水溶液)を使用
〔評価〕
実施例1及び比較例1〜3で得られた鏡面面取り研磨後のシリコンウェーハを複数枚用意し、これらのシリコンウェーハについて、フラットネス測定装置(KLAテンコール社製Wafer−Sight2)を用いてFZDD(Frontside_ZDD)(表面プロファイルの2回微分値)を算出した。FZDDは、エッジロールオフ大小を表す尺度である。その結果を図3に示す。
また、これらのシリコンウェーハについて、レーザー干渉計装置(Chapman社製)を用いて面取り部におけるマイクロラフネスを測定した。その結果を図4に示す。
図3の比較例1と比較例2から明らかなように、仕上げに相当する研磨に有砥粒研磨液を使用した場合には、エッジロールオフを大幅に悪化させる。一方、比較例3と実施例1から明らかなように、仕上げに相当する研磨に無砥粒研磨液を使用した場合には、エッジロールオフを悪化させないことが分かる。また、比較例2と比較例3より、有砥粒研磨液を使用した研磨の場合、研磨パッドに研磨布として、より圧縮率の低い高硬度の不織布を使用したほうが、エッジロールオフが小さくなることが分かる。
図4の比較例2と比較例3から明らかなように、1段階の鏡面面取研磨で、有砥粒研磨液を使用し、研磨パッドの研磨布として不織布を使用する条件では、マイクロラフネスは大きくなる。一方、比較例1と実施例1から明らかなように、2段階での鏡面面取研磨を実施し、第2ステップの研磨の研磨パッドに研磨布としてスウェードを使用した場合、第1ステップの研磨で大きかった面取部のマイクロラフネスを、大幅に小さくできることが分かる。
上記図3、図4に示す結果から、本発明の実施例1は、エッジロールオフが抑制でき、また、面取り部における粗さの平滑化とを両立できることが確認された。
10…半導体ウェーハ
11…面取り部
11A…酸化膜
12…表面
12A…酸化膜

Claims (4)

  1. 表面又は表裏両面に酸化膜が存在し、面取り部には酸化膜が存在しない半導体ウェーハの前記面取り部に対して、無砥粒研磨液を使用して鏡面仕上面取り研磨工程を実施することを特徴とする半導体ウェーハの製造方法。
  2. 請求項1に記載の半導体ウェーハの製造方法において、
    前記鏡面仕上面取り研磨工程の前に、前記表面又は前記表裏両面、並びに前記面取り部に酸化膜が存在する半導体ウェーハの前記面取り部に対して、有砥粒研磨液を使用して仕上前鏡面面取り研磨工程を実施することを特徴とする半導体ウェーハの製造方法。
  3. 請求項2に記載の半導体ウェーハの製造方法において、
    前記仕上前鏡面面取り研磨工程で使用する研磨パッドには、圧縮率が7%未満の不織布を使用し、前記鏡面仕上面取り研磨工程で使用する研磨パッドには、圧縮率が6%以上のスウェードを使用することを特徴とする半導体ウェーハの製造方法。
  4. 請求項1に記載の半導体ウェーハの製造方法において、
    前記鏡面仕上面取り研磨工程で使用する前記無砥粒研磨液には、ポリマーが添加されていることを特徴とする半導体ウェーハの製造方法。
JP2014027473A 2014-02-17 2014-02-17 半導体ウェーハの製造方法 Active JP6244962B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014027473A JP6244962B2 (ja) 2014-02-17 2014-02-17 半導体ウェーハの製造方法
DE112014006377.0T DE112014006377B4 (de) 2014-02-17 2014-11-19 Verfahren zur Herstellung eines Halbleiterwafers
CN201480075646.4A CN106170847B (zh) 2014-02-17 2014-11-19 半导体晶片的制造方法
US15/119,260 US9991110B2 (en) 2014-02-17 2014-11-19 Method for manufacturing semiconductor wafer
KR1020167024555A KR101862139B1 (ko) 2014-02-17 2014-11-19 반도체 웨이퍼의 제조 방법
PCT/JP2014/080634 WO2015122072A1 (ja) 2014-02-17 2014-11-19 半導体ウェーハの製造方法
TW103145417A TWI585840B (zh) 2014-02-17 2014-12-25 Manufacturing method of semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027473A JP6244962B2 (ja) 2014-02-17 2014-02-17 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015153939A true JP2015153939A (ja) 2015-08-24
JP6244962B2 JP6244962B2 (ja) 2017-12-13

Family

ID=53799827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027473A Active JP6244962B2 (ja) 2014-02-17 2014-02-17 半導体ウェーハの製造方法

Country Status (7)

Country Link
US (1) US9991110B2 (ja)
JP (1) JP6244962B2 (ja)
KR (1) KR101862139B1 (ja)
CN (1) CN106170847B (ja)
DE (1) DE112014006377B4 (ja)
TW (1) TWI585840B (ja)
WO (1) WO2015122072A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106914802A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善背封硅片边缘质量的方法
JP2017189851A (ja) * 2016-04-14 2017-10-19 株式会社Sumco ウェーハ端面研磨パッド、ウェーハ端面研磨装置、及びウェーハ端面研磨方法
CN107297680A (zh) * 2016-04-14 2017-10-27 胜高股份有限公司 晶片端面研磨垫、晶片端面研磨装置及晶片端面研磨方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
JP6424809B2 (ja) * 2015-12-11 2018-11-21 信越半導体株式会社 ウェーハの両面研磨方法
JP6418174B2 (ja) 2016-02-03 2018-11-07 株式会社Sumco シリコンウェーハの片面研磨方法
CN107953225A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 半导体晶圆的抛光方法
JP6304349B1 (ja) 2016-11-15 2018-04-04 株式会社Sumco ウェーハのエッジ研磨装置及び方法
CN106896005A (zh) * 2017-02-13 2017-06-27 北京工业大学 用于观测IGBT芯片Al金属化层剖面微结构的试样制备方法
CN111316399B (zh) * 2017-08-31 2023-12-26 胜高股份有限公司 半导体晶片的制造方法
CN108015663A (zh) * 2017-10-30 2018-05-11 湘潭大学 一种对蓝宝石薄片边缘进行抛光倒角的装置
CN108054107B (zh) * 2017-12-01 2019-07-02 武汉新芯集成电路制造有限公司 一种基于预修整工艺的晶圆键合方法
CN108544325A (zh) * 2018-06-25 2018-09-18 芜湖万辰电光源科技股份有限公司 一种用于玻璃杯端口打磨的打磨设备及其使用方法
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
CN110802502A (zh) * 2019-11-12 2020-02-18 西安奕斯伟硅片技术有限公司 一种边缘研磨设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263027A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 基板処理方法
JP2009238818A (ja) * 2008-03-26 2009-10-15 Sony Corp 研磨方法および研磨用組成物
JP2010162624A (ja) * 2009-01-13 2010-07-29 Ebara Corp 研磨装置および研磨方法
WO2012141145A1 (ja) * 2011-04-13 2012-10-18 株式会社 フジミインコーポレーテッド 基板のエッジ研磨用組成物及びそれを用いた基板のエッジ研磨方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094037A (en) * 1989-10-03 1992-03-10 Speedfam Company, Ltd. Edge polisher
US6685539B1 (en) * 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
KR100818683B1 (ko) 2000-07-10 2008-04-01 신에츠 한도타이 가부시키가이샤 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
US6482749B1 (en) 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
WO2005093720A1 (ja) * 2004-03-25 2005-10-06 Hoya Corporation 磁気ディスク用ガラス基板
JP4815801B2 (ja) 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
US8241423B2 (en) * 2006-09-29 2012-08-14 Sumco Techxiv Corporation Silicon single crystal substrate and manufacture thereof
US8454852B2 (en) * 2007-01-31 2013-06-04 Shin-Etsu Handotai Co., Ltd. Chamfering apparatus for silicon wafer, method for producing silicon wafer, and etched silicon wafer
JP2009035461A (ja) * 2007-08-03 2009-02-19 Asahi Glass Co Ltd 磁気ディスク用ガラス基板の製造方法
JP2009289877A (ja) * 2008-05-28 2009-12-10 Sumco Corp 半導体ウェーハ
JP5293074B2 (ja) * 2008-10-20 2013-09-18 日立電線株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
TWI498954B (zh) * 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
JP5303491B2 (ja) * 2010-02-19 2013-10-02 信越半導体株式会社 研磨ヘッド及び研磨装置
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
JP6312976B2 (ja) 2012-06-12 2018-04-18 Sumco Techxiv株式会社 半導体ウェーハの製造方法
JP6027346B2 (ja) * 2012-06-12 2016-11-16 Sumco Techxiv株式会社 半導体ウェーハの製造方法
DE102013212850A1 (de) 2013-07-02 2013-09-12 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263027A (ja) * 2007-04-11 2008-10-30 Toshiba Corp 基板処理方法
JP2009238818A (ja) * 2008-03-26 2009-10-15 Sony Corp 研磨方法および研磨用組成物
JP2010162624A (ja) * 2009-01-13 2010-07-29 Ebara Corp 研磨装置および研磨方法
WO2012141145A1 (ja) * 2011-04-13 2012-10-18 株式会社 フジミインコーポレーテッド 基板のエッジ研磨用組成物及びそれを用いた基板のエッジ研磨方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106914802A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善背封硅片边缘质量的方法
JP2017189851A (ja) * 2016-04-14 2017-10-19 株式会社Sumco ウェーハ端面研磨パッド、ウェーハ端面研磨装置、及びウェーハ端面研磨方法
CN107297679A (zh) * 2016-04-14 2017-10-27 胜高股份有限公司 晶片端面研磨垫、晶片端面研磨装置及晶片端面研磨方法
CN107297680A (zh) * 2016-04-14 2017-10-27 胜高股份有限公司 晶片端面研磨垫、晶片端面研磨装置及晶片端面研磨方法

Also Published As

Publication number Publication date
TW201539564A (zh) 2015-10-16
DE112014006377T5 (de) 2016-11-24
WO2015122072A1 (ja) 2015-08-20
US9991110B2 (en) 2018-06-05
CN106170847A (zh) 2016-11-30
CN106170847B (zh) 2019-03-29
JP6244962B2 (ja) 2017-12-13
KR101862139B1 (ko) 2018-05-29
KR20160113723A (ko) 2016-09-30
DE112014006377B4 (de) 2021-01-14
TWI585840B (zh) 2017-06-01
US20170011903A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
JP6244962B2 (ja) 半導体ウェーハの製造方法
JP6312976B2 (ja) 半導体ウェーハの製造方法
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2006237055A (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
WO2012002525A1 (ja) シリコンウェーハの研磨方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP4853042B2 (ja) ウェーハおよびその製造方法
TWI727490B (zh) 晶圓製造方法以及晶圓
JP2009302408A (ja) 半導体ウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
TW201940759A (zh) 矽晶圓的製造方法
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2002025950A (ja) 半導体ウェーハの製造方法
JP4110801B2 (ja) 半導体ウェーハの研磨方法
JP6717706B2 (ja) ウェハの表面処理装置
JP2002059356A (ja) 半導体ウェーハの研磨方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2003045836A (ja) 半導体ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2004281917A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250