JP2009135180A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2009135180A
JP2009135180A JP2007308520A JP2007308520A JP2009135180A JP 2009135180 A JP2009135180 A JP 2009135180A JP 2007308520 A JP2007308520 A JP 2007308520A JP 2007308520 A JP2007308520 A JP 2007308520A JP 2009135180 A JP2009135180 A JP 2009135180A
Authority
JP
Japan
Prior art keywords
wafer
polishing
polished
back surface
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007308520A
Other languages
English (en)
Inventor
Keiji Hatano
桂司 畑野
Kazunari Takaishi
和成 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007308520A priority Critical patent/JP2009135180A/ja
Publication of JP2009135180A publication Critical patent/JP2009135180A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】ウェーハをより平坦に高品質に仕上げながら製造コストを低減することができる研磨工程を有するウェーハの製造方法を提供する。
【解決手段】裏面研磨工程において、ウェーハの裏面とともにウェーハの表面も研磨する。従って、表面を研磨する際の取り代(研磨量、研磨する厚み)が少なくてすみ、表面の鏡面研磨を短時間で効率よく行うことができる。また、最初に両面研磨機で表裏両面の研磨を行うことにより、ウェーハの平坦度やナノトポグラフィーを向上させることができる。また、ウェーハを反転させる必要がないので、処理を簡単に効率よく行うことができ、その点でもコストの削減が可能である。
【選択図】 図2

Description

本発明は、平坦度が高くナノトポグラフィーの小さい高品質なウェーハを低コストに製造するための半導体ウェーハの製造方法に関する。
従来、シリコンウェーハ等の半導体ウェーハは、単結晶インゴットをスライスしてシリコンウェーハを作製し、そのシリコンウェーハに面取り、ラッピング、エッチング及び研磨等の各工程を順次施して製造される。このようなウェーハは、通常、片面(表面)のみが鏡面研磨されてミラー面として仕上げられた片面ミラーウェーハとして商品化される場合が多い。ミラー面となる表面の反対面(裏面)は、研磨を全く行わなければ化学処理後の粗さが残った面となり、ウェーハ表面との識別及びウェーハ加工装置でのスライディング対策等のためにある程度の粗さも求められるものであるが、粗さが大きすぎると、パーティクルが付着しやすい、あるいはステッパでのチャッキング時にウェーハ平坦度を悪化させる等の不具合が生じる可能性があり好ましくない。そこで通常は、ウェーハの裏面も研磨され、その粗さが調整されている。
すなわち、ウェーハの製造工程においては、まず、図5(A)に示すように、ウェーハの裏面側を片面研磨機で研磨し、次にウェーハを反転させ、図5(B)に示すように再度片面研磨機を用いて今度はウェーハの表面を鏡面研磨している。これにより、ウェーハの裏面の粗さは、例えば粗さRa(算術平均粗さ。平均線からの絶対値偏差の平均値)が、10×10−10〜6000×10−10m(1〜600nm)の範囲でユーザーの指定の所定の値となるように調整される。
このようなウェーハの製造に関しては、ウェーハの表面を一層高精度に平坦にし、またウェーハの裏面も適度に平坦にするべく、種々の方法が提案されている。例えば、ラッピングにより得られた平坦度を損なうことなくウェーハ表裏両面を各々所望の平坦度に加工するために、裏面研磨の前工程において酸エッチングを行い、裏面研磨の後工程においてアルカリエッチングを行う方法等が提案されている(例えば、特許文献1参照)。
特開2003−282509号公報
ところで、半導体集積回路(半導体チップ)における回路の集積度は年々高くなっており、半導体ウェーハ上に形成される回路パターンは年々高精細になっている。そのため、半導体ウェーハについても、高精細な回路を形成可能なように、一層高精度に平坦に形成されたウェーハが求められている。すなわち、平坦度が高く、ウェーハ表面のうねり(ナノトポグラフィー )の値も小さいウェーハが求められている。
一方で、近年、半導体の価格の抑制が強く求められており、シリコン等の半導体ウェーハについてもその製造コストの低減が強く要求されている。
このような状況から、シリコンウェーハの製造工程中における前述したような研磨工程についても、ウェーハの品質向上、及び、コスト低減の点からも改善が要望されている。すなわち、ウェーハの研磨工程において、平坦度を向上させナノトポグラフィーを小さくする等ウェーハの品質を向上させながら、一方で、より簡単な手順で短時間に研磨を行うことによりコストを低減することが望まれている。
本発明は、このような課題に鑑みてなされたものであって、その目的は、ウェーハの研磨工程においてウェーハをより平坦に高品質に仕上げながら製造コストを低減することができるようなウェーハの製造方法を提供することにある。
前記課題を解決するために、本発明に係る半導体ウェーハの製造方法は、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と、前記スライス工程によって得られたウェーハを平面化するラッピング工程と、前記ラッピングされたウェーハの加工歪みを除去するエッチング工程と、前記エッチングされたウェーハの裏面を研磨する裏面研磨工程と、前記裏面の研磨されたウェーハの表面を鏡面研磨する表面研磨工程とを有する半導体ウェーハの製造方法であって、前記裏面研磨工程においては、両面研磨手段により前記ウェーハの表面も同時に研磨し、前記表面研磨工程においては、前記裏面研磨工程において前記ウェーハの裏面とともに研磨された当該ウェーハの表面に対して、さらに鏡面研磨を行う。
このようなウェーハの製造方法によれば、裏面研磨工程において、ウェーハの裏面とともにウェーハの表面も研磨する。従って、表面を研磨する際の取り代(研磨量、研磨する厚み)が少なくてすみ、表面の鏡面研磨を短時間で効率よく行うことができる。また、最初に両面研磨機で表裏両面の研磨を行うことにより、ウェーハの平坦度やナノトポグラフィーを向上させることができる。また、ウェーハを反転させる必要がないので、処理を簡単に効率よく行うことができ、その点でもコストの削減が可能である。
本発明によれば、ウェーハの研磨工程においてウェーハをより平坦に高品質に仕上げながら製造コストを低減することができるようなウェーハの製造方法を提供することができる。
本発明の一実施形態の半導体ウェーハの製造方法について、図1〜図4を参照して説明する。
図1は、本実施形態に係るシリコンウェーハの製造方法を示すフローチャートである。
図1に示すように、シリコンウェーハは、スライス、ラッピング、エッチング、裏面研磨及びミラー面研磨の各工程を経て製造される。
以下、各工程について説明する。
例えばCZ法により引き上げられた単結晶シリコンインゴットは、スライス工程11において、例えば口径8インチ、厚さ860μm程度の多数枚のシリコンウェーハにスライスされ、さらに外周部の面取りが行われ、ほぼ円形状のウェーハに成形される。この時のスライス加工によって、シリコンウェーハには、ウェーハ毎の厚さのばらつき、ウェーハ面内での厚さのばらつき、あるいは、加工ダメージ等が生じる。
1枚ずつのウェーハに切り出されたら、次に、ラッピング工程12において、互いに平行なラップ定盤の間にウェーハを配置し、遊離砥粒と分散剤と水の混合物であるラップ液をラップ定盤とウェーハとの間に流し込み、加圧下で回転・すり合わせを行うことによりウェーハの表裏両面をラッピングする。これにより、スライス工程において発生したウェーハ毎の厚さのばらつき、ウェーハ面内での厚さのばらつき及び加工ダメージ層の除去を行うことができる。ただし、一方で、ウェーハの表裏両面に、このラッピング工程12による加工ダメージ層も生成される。
次に、エッチング工程S13において、ラッピングの行われたウェーハをエッチング液によりエッチング処理し、ラッピング工程において生じた加工ダメージ層を除去する。
このエッチング工程S13では、酸性エッチング液を用いる酸エッチングと、アルカリ性エッチング液を用いるアルカリエッチングとがある。酸エッチングにおいては、例えばフッ酸と硝酸との混合酸をエッチング液として用いる。また、アルカリエッチングにおいては、例えばKOH又はNaOHなどのアルカリ性エッチング液を用いる。
次に、裏面研磨工程S14において、エッチングの行われたウェーハの裏面を所定の粗さに研磨すると同時に、ウェーハの表面も同様に研磨する。すなわち、裏面研磨工程S14においては、ウェーハの裏面を所定の粗さに研磨することを主目的としながら、両面研磨装置により、ウェーハWの表裏両面を同時に研磨する。
この時用いる両面研磨装置としては、例えば、中心部にサンギヤが配置され、外周部にインターナルギヤが配置された遊星歯車構造の両面研磨装置等が好適である。この両面研磨装置は、図2(A)に示すように、キャリアプレートに複数形成されたウェーハ保持孔の内部にシリコンウェーハを挿入して保持し、研磨砥粒を含むスラリーを供給しながら、それぞれの対向面に研磨布が貼着された上定盤21及び下定盤22を各ウェーハの表裏両面に押し付け、キャリアプレートをサンギヤとインターナルギヤとの間で自転公転させ、各ウェーハWの表裏両面を同時に研磨する。
次に、ミラー面研磨工程S15において、表裏両面が所定の粗さで研磨されたウェーハの表面を鏡面研磨する。ミラー面研磨工程S16においては、図2(B)に示すように、バッチ式の片面研磨装置を用いて、例えば研磨定盤31を40rpmで高速回転させ、研磨ヘッドを所定の回転速度で回転させる。そしてその状態を保ちながら、研磨剤(スラリー)を所定の流量(例えば、1リットル/分程度)で研磨布上に供給し、シリコンウェーハWの表面を研磨布に押し付けて研磨する。なお、ミラー面研磨工程S15で用いる片面研磨装置は、枚葉式の装置であってもよい。
そして、図示せぬ洗浄工程において、鏡面研磨の終了したウェーハを仕上げ洗浄し、所望のウェーハが得られる。
このように、本実施形態のウェーハの製造方法においては、裏面研磨工程S14において、ウェーハの裏面側の研磨と同時に表面(ミラー面)側の研磨も行っている。従って、ミラー面(表面)研磨工程におけるミラー面の研磨量(取り代)が少なくなり、ミラー面研磨工程を効率よく短時間で行うことができ、ウェーハの製造コストを削減することができる。
具体的には、通常、表面をミラー面に仕上げるためには、ミラー面研磨工程においてウェーハの表面を8μm程度研磨する必要があるが、このような場合、本実施形態のウェーハの製造方法では、裏面研磨工程S14においてウェーハの裏面を両面研磨装置により5μm研磨する。これにより、裏面が研磨されるのと同時に表面も5μm研磨されることになり、次工程のミラー面研磨工程S15におけるウェーハの表面の研磨は、残りの3μmのみ研磨すればよいことになる。その結果、ミラー面研磨工程S15の処理時間を大幅に短縮できる。
また、本実施形態のウェーハの製造方法においては、裏面研磨工程S14において両面研磨機でウェーハの研磨を行っており、例えば片面研磨機の定盤の凹凸がウェーハに転写されてしまう等の事態を避けることができる。その結果、ウェーハの平坦度やナノトポグラフィーを向上させることができ、ウェーハの品質も従来と比較して向上させることができる。
また、本実施形態のウェーハの製造方法においては、図2に示すように、ミラー面研磨工程S15における研磨面がウェーハの表面となるように、裏面研磨工程S14において両面研磨機にウェーハを投入することにより、裏面研磨工程S14からミラー面研磨工程に至るウェーハ搬送中にウェーハの表裏を反転する必要がない。その結果、この点においても、製造ラインの構成を簡単にすることができ、処理を簡単に効率よく行うことができ、コストの削減ができる。
なお、裏面研磨工程S14における両面研磨機での取り代は、0.1〜10μm程度が好ましい。0.1μm以下だと、粗さに変化がなく研磨の効果が十分ではない。また、10μmより大きくなると、裏面もミラー面になってしまい表裏の区別がつかなくなる可能性が高くなるからである。
ここで、従来の方法により実際に研磨を行ったウェーハと本実施形態の方法により実際に研磨を行ったウェーハとの、ウェーハ表面の平坦度及びナノトポグラフィーの比較結果を図3及び図4に示す。
従来の方法による研磨とは、裏面研磨工程S14として片面研磨機でウェーハの裏面を10μm研磨した後、ミラー面研磨工程S15として片面研磨機でウェーハの表面を12μm研磨したものである。また、本実施形態の方法による研磨とは、画像表示装置14として両面研磨機でウェーハの表裏両面を10μm研磨した後、ミラー面研磨工程S15として片面研磨機でウェーハの表面を2μm研磨したものである。
図3は、それら各ウェーハの表面平坦度を比較するための図であって、(A)は、従来方法により研磨したウェーハの表面の状態を模式的に示す図及びその平坦度を示すGBIR値及びSBIR値を示す図であり、(B)は、本発明により研磨したウェーハの表面の状態を模式的に示す図及びその平坦度を示すGBIR値及びSBIR値を示す図であり、(C)は、それらGBIR値及びSBIR値を比較したグラフである。
なお、GBIR(Global Back-side Ideal Range)は全ウェーハ表面についてのウェーハ裏面と所定の理想基準面との正及び負の偏差の幅を示す値である。また、SBIR(Site Back Ideal Range)は、ウェーハ裏面を基準面とし、所定の長さの四角領域(サイトと称する。本実施形態では22mm角の領域。)において、そのサイト中心点を含む基準面と平行な平面を焦点平面とした時の、この焦点平面からの正負各々の最大変位量の絶対値の和であり、各サイトに一つのデータを持つものである。
図3(A)〜(C)から明らかなように、GBIR及びSBIRのいずれの計測値についても、本実施形態の方法により研磨したウェーハの方が、従来方法により研磨したウェーハよりも小さな値となっている。すなわち、ウェーハ表面の高低差のばらつきが少なく平坦なウェーハとなっている。
また、図4は、それら各ウェーハのナノトポグラフィーを比較するための図であって、(A)は、従来方法により研磨したウェーハの表面の状態を観察した図、及び0.2mm角及び10mm角の角領域におけるナノトポグラフィーの値を示す図であり、(B)は、本発明により研磨したウェーハの表面の状態を観察した図、及び0.2mm角及び10mm角の角領域におけるナノトポグラフィーの値を示す図であり、(C)は、それらナノトポグラフィーの値を比較したグラフである。
図4(A)〜(C)から明らかなように、0.2mm角の領域及び10mm角の領域のいずれについても、本実施形態の方法により研磨したウェーハの方が、従来方法により研磨したウェーハよりも小さな値となっている。すなわち、ウェーハ表面のナノトポグラフィーも小さくなっており、より平坦なウェーハとなっている。
以上より、本発明に係る研磨方法が、ウェーハの品質向上の点でも有効であることがわかる。
なお、本実施形態は、本発明の理解を容易にするために記載されたものであって本発明を何ら限定するものではない。本実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含み、また任意好適な種々の改変が可能である。
例えば、前述した実施形態においては、シリコンウェーハの製造工程について説明したが、シリコン以外の任意の半導体ウェーハの製造工程に対して本発明は適用化能である。
図1は、本発明の一実施形態の半導体ウェーハの製造方法を示す流れ図である。 図2は、図1に示した半導体ウェーハの製造方法の裏面研磨工程及びミラー面研磨工程を説明するための図である。 図3は、従来の方法により研磨されたウェーハと本実施形態の方法により研磨したウェーハとの平坦度の比較結果を示す図である。 図4は、従来の方法により研磨されたウェーハと本実施形態の方法により研磨したウェーハとのナノトポグラフィーの比較結果を示す図である。 図5は、従来の半導体ウェーハの製造方法の裏面研磨工程及びミラー面研磨工程を説明するための図である。
符号の説明
21,22,31…定盤
W…ウェーハ

Claims (1)

  1. 単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と、前記スライス工程によって得られたウェーハを平面化するラッピング工程と、前記ラッピングされたウェーハの加工歪みを除去するエッチング工程と、前記エッチングされたウェーハの裏面を研磨する裏面研磨工程と、前記裏面の研磨されたウェーハの表面を鏡面研磨する表面研磨工程とを有する半導体ウェーハの製造方法であって、
    前記裏面研磨工程においては、両面研磨手段により前記ウェーハの表面も同時に研磨し、
    前記表面研磨工程においては、前記裏面研磨工程において前記ウェーハの裏面とともに研磨された当該ウェーハの表面に対して、さらに鏡面研磨を行う
    ことを特徴とする半導体ウェーハの製造方法。
JP2007308520A 2007-11-29 2007-11-29 半導体ウェーハの製造方法 Pending JP2009135180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007308520A JP2009135180A (ja) 2007-11-29 2007-11-29 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007308520A JP2009135180A (ja) 2007-11-29 2007-11-29 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2009135180A true JP2009135180A (ja) 2009-06-18

Family

ID=40866830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007308520A Pending JP2009135180A (ja) 2007-11-29 2007-11-29 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2009135180A (ja)

Similar Documents

Publication Publication Date Title
JP6312976B2 (ja) 半導体ウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
EP1808887B1 (en) Production method of semiconductor wafer
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
JP5622124B2 (ja) シリコンウェーハの研磨方法
JP2015153939A (ja) 半導体ウェーハの製造方法
KR20000035712A (ko) 반도체 웨이퍼 및 그 제조방법
JP6027346B2 (ja) 半導体ウェーハの製造方法
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
JPH1154463A (ja) 半導体鏡面ウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2009302408A (ja) 半導体ウェーハの製造方法
JPH10180624A (ja) ラッピング装置及び方法
WO2019043895A1 (ja) シリコンウェーハの両面研磨方法
JP5716612B2 (ja) シリコンウェーハの研磨方法及び研磨装置
JP2004087521A (ja) 片面鏡面ウェーハおよびその製造方法
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2004319717A (ja) 半導体ウェーハの製造方法
JP3596405B2 (ja) 半導体ウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法