JP2009289877A - 半導体ウェーハ - Google Patents
半導体ウェーハ Download PDFInfo
- Publication number
- JP2009289877A JP2009289877A JP2008139264A JP2008139264A JP2009289877A JP 2009289877 A JP2009289877 A JP 2009289877A JP 2008139264 A JP2008139264 A JP 2008139264A JP 2008139264 A JP2008139264 A JP 2008139264A JP 2009289877 A JP2009289877 A JP 2009289877A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- deflection
- amount
- thickness
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000003860 storage Methods 0.000 abstract description 16
- 238000012545 processing Methods 0.000 abstract description 14
- 235000012431 wafers Nutrition 0.000 description 171
- 238000000034 method Methods 0.000 description 24
- 238000005498 polishing Methods 0.000 description 23
- 238000005259 measurement Methods 0.000 description 22
- 238000000691 measurement method Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000931462 Homo sapiens Protein FosB Proteins 0.000 description 1
- 102100020847 Protein FosB Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/10—Etching in solutions or melts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】ウェーハの収納容器への装填及び収納容器からの取り出しや、加工装置や製造装置等におけるウェーハの搬送が可能となる半導体ウェーハを提供すること。
【解決手段】本発明の半導体ウェーハ1は、直径が450mmで、厚みが725μm以上900μm以下であることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体ウェーハ1は、直径が450mmで、厚みが725μm以上900μm以下であることを特徴とする。
【選択図】図1
Description
本発明は、半導体ウェーハに関する。
近年、半導体装置の高集積化、高機能化などに伴うチップサイズの増加により、半導体装置の製造に使用される半導体ウェーハ(以下単に「ウェーハ」ともいう)には、より大口径化が求められている。
しかしながら、大口径のウェーハにおいては、製造時に様々な問題が生じるおそれがある。例えば、特許文献1では、装填するウェーハの直径と厚みからたわみ量を計算し、これによりバッチ搬送でのウェーハカセットの溝巾を決定する技術が提案されている。
特開2004−95942号公報
上述した特許文献1には、ウェーハの裏面研削後の厚さが薄くなったウェーハについて開示されているが、大口径の半導体ウェーハにおいても、ウェーハの自重によるたわみ量の増加により、収納容器へのウェーハの装填及びウェーハの収納容器からの取り出しや、加工装置や製造装置等におけるウェーハの搬送の可否が問題となる。
したがって、本発明は、ウェーハの収納容器への装填及び収納容器からの取り出しや、加工装置や製造装置等におけるウェーハの搬送が可能となる半導体ウェーハを提供することを目的とする。
(1)本発明の半導体ウェーハは、直径が450mmで厚みが725μm以上900μm以下であることを特徴とする。
本発明によれば、ウェーハの収納容器への装填及び収納容器からの取り出しや、加工装置や製造装置等におけるウェーハの搬送が可能となる半導体ウェーハを提供することができる。
以下、本発明の半導体ウェーハの一実施形態について図面を参照しながら説明する。図1は、本発明の半導体ウェーハ1の一実施形態を示す図であり、(a)は斜視図であり、(b)は、半導体ウェーハ1の厚み方向から視た図であり、(c)は、半導体ウェーハ1の径方向から視た図である。
本実施形態の半導体ウェーハ1(以下単に「ウェーハ」ともいう)は、直径が450mmで、厚みが725μm以上900μm以下である。
また、本実施形態のウェーハ1は、例えばシリコンウェーハ、ガリウム砒素ウェーハからなる。
図1(a)及び(b)に示すように、本実施形態のウェーハ1は、直径φが450mmである。ここで、ウェーハ1の直径φは、製造時の目標値としての数値であり、製造時の許容誤差等を含むものである。例えば、ウェーハ1の直径φは、±0.2mmの許容誤差を含むものとする。
図1(a)及び(b)に示すように、本実施形態のウェーハ1は、直径φが450mmである。ここで、ウェーハ1の直径φは、製造時の目標値としての数値であり、製造時の許容誤差等を含むものである。例えば、ウェーハ1の直径φは、±0.2mmの許容誤差を含むものとする。
本実施形態のウェーハ1は、図1(c)に示す厚みtが725μm以上である。その意義は、直径φが450mmのウェーハで、厚みtが725μm以上であれば、ウェーハ1のたわみ量が、従来の半導体ウェーハのたわみ量と同等となるので、収納容器や製造装置等の設計・製造時に従来の半導体ウェーハのたわみ量を適用することができる点にある。厚みtは、好ましくは800μm以上である。
ウェーハ1のたわみ量が従来の半導体ウェーハのたわみ量と同等となることを示す評価例については、後記〔実施例〕欄において詳述する。
ウェーハ1のたわみ量が従来の半導体ウェーハのたわみ量と同等となることを示す評価例については、後記〔実施例〕欄において詳述する。
また、本実施形態のウェーハ1は、厚みtが900μm以下である。その意義は、ウェーハ1のコストアップを防止することができる点にある。厚みtが900μmを超えると、ウェーハの重量が増加し、これに伴い素材使用量も増加するため、ウェーハ1のコストがアップする。厚みtは、好ましくは850μm以下である。
次に、本実施形態の半導体ウェーハ1の製造方法について説明する。図2は、本実施形態の半導体ウェーハ1の一製造方法を示すフローチャートである。図2に示すように、本実施形態の半導体ウェーハ1の製造方法は、下記工程S1〜S11を備える。
(S1)単結晶インゴット成長工程
まず、チョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)等により単結晶の半導体インゴットを成長させる。
(S1)単結晶インゴット成長工程
まず、チョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)等により単結晶の半導体インゴットを成長させる。
(S2)外形研削工程
単結晶インゴット成長工程S1を経て成長した半導体インゴットは、先端部及び終端部が切断され、外周形状がいびつであるため、外形研削工程において、直径を均一にするために半導体インゴットの外周を円筒研削盤等により研削してブロック体とし、外周形状が整えられる。
単結晶インゴット成長工程S1を経て成長した半導体インゴットは、先端部及び終端部が切断され、外周形状がいびつであるため、外形研削工程において、直径を均一にするために半導体インゴットの外周を円筒研削盤等により研削してブロック体とし、外周形状が整えられる。
(S3)スライス加工工程
外形研削工程S2を経たブロック体は、特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチが施される。このプロセスの後、ブロック体は棒軸方向に対して所定角度をもってワイヤソー等によりスライスされ、ウェーハとなる。
外形研削工程S2を経たブロック体は、特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチが施される。このプロセスの後、ブロック体は棒軸方向に対して所定角度をもってワイヤソー等によりスライスされ、ウェーハとなる。
(S4)面取り工程
スライス加工工程S3を経てスライスされたウェーハは、ウェーハの周辺部の欠けやチッピングを防止するためにウェーハ周辺に面取り加工が行われる。すなわち、ウェーハの外周部が面取り用砥石により、所定の形状に面取りされる。これにより、ウェーハの外周部は、所定の丸みを帯びた形状に成形される。
スライス加工工程S3を経てスライスされたウェーハは、ウェーハの周辺部の欠けやチッピングを防止するためにウェーハ周辺に面取り加工が行われる。すなわち、ウェーハの外周部が面取り用砥石により、所定の形状に面取りされる。これにより、ウェーハの外周部は、所定の丸みを帯びた形状に成形される。
(S5)ラッピング工程
面取り工程S4を経たウェーハは、スライス等の工程で生じた薄円板状のウェーハ表裏面の凹凸層がラッピングにより平坦化される。ラッピング工程では、ウェーハを、互いに平行なラッピング定盤の間に配置し、ラッピング定盤とウェーハとの間に、アルミナ砥粒、分散剤、水の混合物であるラッピング液を流し込む。そして、加圧下で回転・すり合わせを行ない、ウェーハ表裏両面がラッピングされる。これにより、ウェーハ表裏面の平坦度とウェーハの平行度が高まる。
面取り工程S4を経たウェーハは、スライス等の工程で生じた薄円板状のウェーハ表裏面の凹凸層がラッピングにより平坦化される。ラッピング工程では、ウェーハを、互いに平行なラッピング定盤の間に配置し、ラッピング定盤とウェーハとの間に、アルミナ砥粒、分散剤、水の混合物であるラッピング液を流し込む。そして、加圧下で回転・すり合わせを行ない、ウェーハ表裏両面がラッピングされる。これにより、ウェーハ表裏面の平坦度とウェーハの平行度が高まる。
(S6)エッチング工程
ラッピング工程S5を経たウェーハは、エッチング液にディップされてエッチングされる。エッチング工程では、ウェーハをスピンしながらウェーハの表面にエッチング液を供給して、供給したエッチング液をスピンによる遠心力によりウェーハ表面全体に拡げてウェーハ表面全体をエッチングし、ウェーハ表面の表面粗さRaを所定の表面粗さに制御する。このエッチング工程では、面取り工程S4やラッピング工程S5のような機械加工プロセスによって導入された加工変質層をエッチングによって完全に除去する。
ラッピング工程S5を経たウェーハは、エッチング液にディップされてエッチングされる。エッチング工程では、ウェーハをスピンしながらウェーハの表面にエッチング液を供給して、供給したエッチング液をスピンによる遠心力によりウェーハ表面全体に拡げてウェーハ表面全体をエッチングし、ウェーハ表面の表面粗さRaを所定の表面粗さに制御する。このエッチング工程では、面取り工程S4やラッピング工程S5のような機械加工プロセスによって導入された加工変質層をエッチングによって完全に除去する。
(S7)外周研磨工程
エッチング工程S6を経たウェーハは、外周部が外周研磨される。これにより、ウェーハの面取り面が鏡面仕上げされる。外周研磨工程では、ウェーハの面取り面を、研磨液を供給しながら、軸線回りに回転している研磨布の外周面に押し付けて、鏡面に研磨する。
エッチング工程S6を経たウェーハは、外周部が外周研磨される。これにより、ウェーハの面取り面が鏡面仕上げされる。外周研磨工程では、ウェーハの面取り面を、研磨液を供給しながら、軸線回りに回転している研磨布の外周面に押し付けて、鏡面に研磨する。
(S8)一次研磨工程
外周研磨工程S7を経たウェーハは、表裏面を同時に研磨する両面同時研磨装置を用いて、表面の粗研磨としての一次研磨を行う。
外周研磨工程S7を経たウェーハは、表裏面を同時に研磨する両面同時研磨装置を用いて、表面の粗研磨としての一次研磨を行う。
(S9)二次研磨(鏡面研磨)工程
一次研磨工程S8を経たウェーハは、表裏面を同時に研磨する両面同時研磨装置を用いて、鏡面研磨としての二次研磨を行う。なお、本実施形態の一次研磨工程S8及び二次研磨工程S9では、両面同時研磨によってウェーハの表裏面を同時に研磨したが、この両面同時研磨の代わりに、ウェーハの表裏面を片面ずつ研磨する片面研磨によってウェーハを研磨してもよい。
一次研磨工程S8を経たウェーハは、表裏面を同時に研磨する両面同時研磨装置を用いて、鏡面研磨としての二次研磨を行う。なお、本実施形態の一次研磨工程S8及び二次研磨工程S9では、両面同時研磨によってウェーハの表裏面を同時に研磨したが、この両面同時研磨の代わりに、ウェーハの表裏面を片面ずつ研磨する片面研磨によってウェーハを研磨してもよい。
(S10)仕上げ洗浄工程
二次研磨(鏡面研磨)工程S9を経たウェーハは、仕上げ洗浄される。具体的には、RCA洗浄液により洗浄される。
二次研磨(鏡面研磨)工程S9を経たウェーハは、仕上げ洗浄される。具体的には、RCA洗浄液により洗浄される。
(S11)平坦度測定
仕上げ洗浄工程S10を経たウェーハは、研磨の仕上がり具合を平坦度として測定される。
仕上げ洗浄工程S10を経たウェーハは、研磨の仕上がり具合を平坦度として測定される。
以上S1〜S11において説明した製造工程により、直径φが450mmで厚みtが725μm以上900μm以下のウェーハ1を得ることができる。
本実施形態のウェーハ1によれば、ウェーハ1の厚みtが725μm以上であるため、ウェーハ1のたわみ量が収納容器や加工装置等の設計・製造時に従来のウェーハのたわみ量と同等となる。したがって、収納容器や加工装置等の設計・製造が容易になる。例えば、収納容器へのウェーハ1の装填やウェーハ1の取り出し、加工装置等によるウェーハ1の各種のハンドリングが可能になる。また、収納容器や加工装置等においてウェーハ同士の接触や本来接触すべきでない部材へウェーハの接触を防ぎ、ウェーハの傷、割れ、欠け等を防ぐことができる。
また、本実施形態のウェーハ1によれば、ウェーハ1の厚みtが900μm以下であるため、ウェーハ1の重量の増加、及びこれに伴う素材使用量の増加を防ぎ、ウェーハ1のコストアップを防止することができる。
次に、本発明について、実施例を用いて更に詳細に説明する。なお、この実施例は、本発明の範囲を限定するものではない。
〔評価例1〕
まず、ウェーハ1のたわみ量の評価例1について説明する。図3は、ウェーハ1のたわみ量の一測定方法を示す平面図である。
まず、ウェーハ1のたわみ量の評価例1について説明する。図3は、ウェーハ1のたわみ量の一測定方法を示す平面図である。
図3に示すように、水平な台座2上の所定位置に4個の保持部材P1〜P4が配置される。4個の保持部材P1〜P4に、直径φが450mmのウェーハ1(図3において二点鎖線で示す)のエッジ部が掛かるように、ウェーハ1が載置される。保持部材P1及びP4は、ウェーハ1の中心Cを挟んで180度ずれた位置に配置されている。保持部材P2及びP3は、200mm間隔をあけてエッジ部aを挟んで対称に配置されている。エッジ部aは、ウェーハ1のエッジ部であり、保持部材P1と保持部材P4とからそれぞれ90度ずれた位置である。
このような保持部材P1〜P4の配置は、ウェーハ1が収納容器(FOSB仕様)に装填されたときにおける、収納容器内でウェーハの裏面が保持される位置をモデル化したものである。また、ウェーハ1として、厚みの異なる5個の水準(水準1:0.779mm、水準2:0.826mm、水準3:0.900mm、水準4:1.012mm、水準5:2.338mm)を用意した。ここで、水準1〜3は本発明の実施例であり、水準4及び5は本発明の比較例である。
そして、水準1〜5のウェーハ1はそれぞれ保持部材P1〜P4上に載置される。このとき、ウェーハ1と保持部材P1及びP4とは、ウェーハ1のエッジ部と保持部材P1又はP4との接触幅が最も長い部分が、それぞれウェーハ1のエッジ部からウェーハ1の中心Cの方向へ7.5mmの幅で接触している。
ここで、ウェーハ1の所定のエッジ部aからウェーハ中心方向へ10mmの位置を位置Aとする。ウェーハ1の所定のエッジ部bからウェーハ中心方向へ10mmの位置を位置Bとする。エッジ部bは、エッジ部aからウェーハ1の中心Cを挟んで180度ずれた位置である。ウェーハ1の中心Cとエッジ部aとの中点(ウェーハの中心Cからφ/4の地点)を位置Dとする。中心Cとエッジ部bとの中点(ウェーハの中心Cからφ/4の位置)を位置Eとする。
そして、位置Aから位置Bへ向かって、位置A、位置D、ウェーハの中心C、位置E及び位置Bのそれぞれの位置において光学的にウェーハのたわみ量の測定を行った。また、たわみ量の基準は、保持部材P1〜P4上のウェーハのエッジ部のたわみ量を基準値(たわみ量0)とした。
図4は、図3に示す測定方法により測定されたウェーハの厚みと位置Bのたわみ量との関係を示す図である。ここで、以下の説明では、ウェーハ1の鉛直下向き方向のたわみ量を−(マイナス)のたわみ量といい、ウェーハ1の鉛直上向き方向のたわみ量を+(プラス)のたわみ量という。
図4に示すように、ウェーハの厚みが薄くなると単純にたわみ量が大きくなるわけではなく、水準3(厚み:0.900mm)においてたわみ量がピーク値となった。
図4に示すように、ウェーハの厚みが薄くなると単純にたわみ量が大きくなるわけではなく、水準3(厚み:0.900mm)においてたわみ量がピーク値となった。
図5は、図3に示す測定方法により測定されたウェーハのそれぞれの測定位置とたわみ量との関係を示すグラフである。
図5に示すように、ウェーハのたわみ量は、保持部材P2及びP3により保持されている位置に近い位置Aから、保持部材P2及びP3から離れる位置Bにかけて大きくなる傾向にあり、特に水準1から水準4ではその傾向が顕著である。
図5に示すように、ウェーハのたわみ量は、保持部材P2及びP3により保持されている位置に近い位置Aから、保持部材P2及びP3から離れる位置Bにかけて大きくなる傾向にあり、特に水準1から水準4ではその傾向が顕著である。
〔評価例2〕
次に、ウェーハ1のたわみ量の評価例2について説明する。図6は、ウェーハ1のたわみ量の他の測定方法を示す平面図である。
次に、ウェーハ1のたわみ量の評価例2について説明する。図6は、ウェーハ1のたわみ量の他の測定方法を示す平面図である。
図6に示すように、水平な台座3上の所定位置に2個の保持部材P5及びP6を配置する。2個の保持部材P5及びP6に、直径φが450mmのウェーハ1(図6において二点鎖線で示す)のエッジ部が掛かるように、ウェーハ1を載置する。保持部材P5及びP6は、ウェーハ1の中心Cを挟んで180度ずれた位置に配置されている。このような保持部材P5及びP6の配置は、ウェーハ1が加工装置等により保持されたときにおける、加工装置等によりウェーハの裏面が保持される位置をモデル化したものである。
ここで、保持部材P5及びP6の長手方向の長さは550mmとし、保持部材P5と保持部材P6の距離は400mmとする。エッジ部gは、ウェーハ1のエッジであり、保持部材P5と保持部材P6とからそれぞれ90度ずれた位置である。エッジ部hは、エッジ部gから90度ずれた位置であり、エッジ部hは保持部材P6と重なっている。また、ウェーハ1は、上述した評価例1と同様に厚みの異なる5個の水準(水準1:0.779mm、水準2:0.826mm、水準3:0.900mm、水準4:1.012mm、水準5:2.338mm)を用意した。ここで、水準1〜3は本発明の実施例であり、水準4及び5は本発明の比較例である。
そして、水準1〜5のウェーハ1は、それぞれ保持部材P5及びP6上に載置される。このとき、ウェーハ1と保持部材P5及びP6とは、ウェーハ1のエッジ部と保持部材P5又はP6との接触幅が最も長い部分が、それぞれウェーハのエッジ部からウェーハの中心Fの方向へ25mmの幅で接触している。
ここで、ウェーハ1の所定のエッジ部gからウェーハ1の中心Fの方向へ10mmの位置を位置Gとする。ウェーハの所定のエッジ部hから、ウェーハ1の中心Fの方向へ10mmの位置を位置Hとする。中心Fから位置Gの方向にそれぞれ50mm、100mm、150mm及び200mm離れた位置を、それぞれ位置I、位置J、位置K、位置Lとする。中心Fから位置Hの方向にそれぞれ50mm、100mm、150mm及び200mm離れた位置を、それぞれ位置M、位置N、位置O、位置Qとする。
そして、中心F、位置I、位置J、位置K及び位置Lにおいて光学的にウェーハ1のたわみ量の測定を行った。また、中心F、位置M、位置N、位置O及び位置Qにおいて光学的にウェーハのたわみ量の測定を行った。また、たわみ量の基準は、保持部材P6により保持される位置Qのたわみ量を基準値(たわみ量0)とした。
図7は、図6に示す測定方法により測定されたウェーハのそれぞれの測定位置とたわみ量との関係を示すグラフであり、(a)は中心Fから位置Gにおいて測定されたウェーハのそれぞれの測定位置とたわみ量との関係を示すグラフであり、(b)は、中心Fから位置Hにおいて測定されたウェーハのそれぞれの測定位置とたわみ量との関係を示すグラフである。
図7(a)に示すように、測定位置が中心Fから、保持部材P5及びP6により保持されていないウェーハ1のエッジ部gに近づくにしたがって、たわみ量が大きくなる傾向にある。
また、図7(b)に示すように、測定位置が、保持部材P6により保持されている位置Hから、保持部材P5及びP6により保持されていない中心Fに近づくにしたがって、たわみ量が大きくなる傾向にある。
また、図7(b)に示すように、測定位置が、保持部材P6により保持されている位置Hから、保持部材P5及びP6により保持されていない中心Fに近づくにしたがって、たわみ量が大きくなる傾向にある。
図8は、図6に示す測定方法により測定されたそれぞれのウェーハにおける厚みとたわみ量の関係を示すグラフであり、(a)は、中心Fにおける厚みとたわみ量の関係を示すグラフであり、(b)は、位置Gにおける厚みとたわみ量の関係を示すグラフである。
図8(a)に示すように、中心Fでは、ウェーハの厚みが薄くなるとウェーハのたわみ量が大きくなる傾向にある。また、図8(b)に示すように、位置Gでも同様の傾向があるが、たわみ量は中心Fよりも大きい。また、単純にウェーハの厚みが薄くなるとたわみ量が大きくなるわけではなく、位置Gでは、水準3(厚み:0.900mm)におけるたわみ量がピーク値となった。
図8(a)に示すように、中心Fでは、ウェーハの厚みが薄くなるとウェーハのたわみ量が大きくなる傾向にある。また、図8(b)に示すように、位置Gでも同様の傾向があるが、たわみ量は中心Fよりも大きい。また、単純にウェーハの厚みが薄くなるとたわみ量が大きくなるわけではなく、位置Gでは、水準3(厚み:0.900mm)におけるたわみ量がピーク値となった。
図9は、図3乃至図8の結果に基づき、ウェーハの厚みとたわみ量の関係を示すグラフである。
図9に示すように、測定結果R(三角)は、上述した図6に示す測定方法において中心Fでの測定結果を示す。測定結果T(丸)は、上述した図6の測定方法において位置Gでの測定結果を示す。測定結果U(四角)は、上述した図3の測定方法において中心Cでの測定結果を示す。測定結果V(菱形)は、上述した図3の測定方法において位置Bでの測定結果を示す。
図9に示すように、測定結果R(三角)は、上述した図6に示す測定方法において中心Fでの測定結果を示す。測定結果T(丸)は、上述した図6の測定方法において位置Gでの測定結果を示す。測定結果U(四角)は、上述した図3の測定方法において中心Cでの測定結果を示す。測定結果V(菱形)は、上述した図3の測定方法において位置Bでの測定結果を示す。
また、グラフX(二点鎖線)は、上述した図3に示す測定方法において位置Bでの測定結果から算出したウェーハの厚みとたわみ量の関係を示すグラフである。グラフW(一点鎖線)は、上述した図6に示す測定方法において位置Gでの測定結果から算出したウェーハの厚みとたわみ量の関係を示すグラフである。更に、グラフY(実線)は、従来のウェーハのたわみ量を適用した収納容器及び加工装置等を用いた場合に、収納容器から加工装置等によってウェーハの装填・取出しをする際のマージンを考慮したウェーハの厚みとたわみ量の許容値を示すグラフである。
図9に示すように、グラフXとグラフYとの交点は、ウェーハの厚みが725μmのときである。したがって、ウェーハの厚みが725μm以上であれば、収納容器から加工装置等によるウェーハの装填・取り出しが充分に可能である。また、測定結果VとグラフYとの交点は、ウェーハの厚みが900μmのときである。したがって、ウェーハの厚みが900μm以下であれば、収納容器から加工装置等によるウェーハの装填・取り出しが充分に可能である。
1 半導体ウェーハ
φ 直径
t 厚み
φ 直径
t 厚み
Claims (1)
- 直径が450mmで厚みが725μm以上900μm以下であることを特徴とする半導体ウェーハ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139264A JP2009289877A (ja) | 2008-05-28 | 2008-05-28 | 半導体ウェーハ |
US12/471,855 US20090297755A1 (en) | 2008-05-28 | 2009-05-26 | Semiconductor wafer |
EP09161252A EP2128895A3 (en) | 2008-05-28 | 2009-05-27 | Semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139264A JP2009289877A (ja) | 2008-05-28 | 2008-05-28 | 半導体ウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289877A true JP2009289877A (ja) | 2009-12-10 |
Family
ID=40909997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139264A Pending JP2009289877A (ja) | 2008-05-28 | 2008-05-28 | 半導体ウェーハ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090297755A1 (ja) |
EP (1) | EP2128895A3 (ja) |
JP (1) | JP2009289877A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6244962B2 (ja) * | 2014-02-17 | 2017-12-13 | 株式会社Sumco | 半導体ウェーハの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095942A (ja) | 2002-09-02 | 2004-03-25 | Kokusai Electric Semiconductor Service Inc | ウェーハカセット |
JP4424039B2 (ja) * | 2004-04-02 | 2010-03-03 | 株式会社Sumco | 半導体ウェーハの製造方法 |
JP5087855B2 (ja) * | 2006-04-05 | 2012-12-05 | 株式会社Sumco | 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法 |
JP2009141081A (ja) * | 2007-12-05 | 2009-06-25 | Sumco Corp | 半導体ウェーハ表面検査装置 |
-
2008
- 2008-05-28 JP JP2008139264A patent/JP2009289877A/ja active Pending
-
2009
- 2009-05-26 US US12/471,855 patent/US20090297755A1/en not_active Abandoned
- 2009-05-27 EP EP09161252A patent/EP2128895A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20090297755A1 (en) | 2009-12-03 |
EP2128895A2 (en) | 2009-12-02 |
EP2128895A3 (en) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1808887B1 (en) | Production method of semiconductor wafer | |
US9033764B2 (en) | Method of polishing object to be polished | |
US6852012B2 (en) | Cluster tool systems and methods for in fab wafer processing | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP2003282491A (ja) | シリコンウェーハの製造方法 | |
JP7047924B2 (ja) | ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ | |
JP2014151418A (ja) | オリエンテーションフラット等切り欠き部を有する、結晶材料から成るウエハの周縁を、研磨テープを使用して研磨することにより円形ウエハを製造する方法 | |
US8092278B2 (en) | Reclamation method of semiconductor wafer | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JP5074845B2 (ja) | 半導体ウェハの研削方法、及び半導体ウェハの加工方法 | |
JP2009289877A (ja) | 半導体ウェーハ | |
JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
JP2009298680A (ja) | 半導体ウェーハ | |
JP6471686B2 (ja) | シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
JP3516203B2 (ja) | 化合物半導体ウェハ | |
JP5343400B2 (ja) | 半導体ウェーハの製造方法 | |
JP2009289875A (ja) | 半導体ウェーハ | |
JP2009283720A (ja) | 半導体ウェーハ | |
JP4075426B2 (ja) | シリコンウェーハの製造方法 | |
JP2000091282A (ja) | 高平坦度ウェーハの製造方法 | |
JP2007013012A (ja) | 太陽電池用シリコンウェーハの端面の面取り加工方法 | |
JP3550644B2 (ja) | 高平坦度ウェーハの再加工方法 | |
JP2004087523A (ja) | 半導体ウェーハの製造方法 | |
JPS6381934A (ja) | ウエハおよびその製造方法 | |
JP2010040950A (ja) | 半導体ウェーハの製造方法 |