JP2000091282A - 高平坦度ウェーハの製造方法 - Google Patents

高平坦度ウェーハの製造方法

Info

Publication number
JP2000091282A
JP2000091282A JP10256506A JP25650698A JP2000091282A JP 2000091282 A JP2000091282 A JP 2000091282A JP 10256506 A JP10256506 A JP 10256506A JP 25650698 A JP25650698 A JP 25650698A JP 2000091282 A JP2000091282 A JP 2000091282A
Authority
JP
Japan
Prior art keywords
wafer
grinding
semiconductor wafer
polishing
chamfering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10256506A
Other languages
English (en)
Other versions
JP3528166B2 (ja
Inventor
義浩 ▲高崎▼
Yoshihiro Takasaki
Shuichi Fujino
修一 藤野
Toshiro Kawamoto
敏郎 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP25650698A priority Critical patent/JP3528166B2/ja
Publication of JP2000091282A publication Critical patent/JP2000091282A/ja
Application granted granted Critical
Publication of JP3528166B2 publication Critical patent/JP3528166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ外周部のダレが小さくて平坦度が高
いウェーハを得るとともに、研磨時間も短縮する半導体
ウェーハの製造方法を提供する。 【解決手段】 面取りされた半導体ウェーハの表裏両面
をラッピングし、エッチングして、それ以前にウェーハ
表面に発生した欠陥を除去する。その後、エッチングさ
れたウェーハ表面を、レジノイドボンド研削砥石により
低ダメージ研削し、次にこの高平坦度の研削面を研磨す
る。結果、ウェーハ外周部のダレが小さい高品質の半導
体ウェーハが得られる。このように、研磨前にウェーハ
表面を研削するので、研磨時間が短くなる。かつ研磨量
も少なく平坦度が高まる。これは、レジノイドボンド研
削砥石での研削により、高平坦度のウェーハ表面が得ら
れることから、少ない研磨量でも従来と同品質の研磨面
になることを意味する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は高平坦度ウェーハ
の製造方法、詳しくは半導体ウェーハにラッピング、エ
ッチングを施した後、そのウェーハ表面を研削し、さら
に研磨することで、高い平坦度の半導体ウェーハを得る
高平坦度ウェーハの製造方法に関する。
【0002】
【従来の技術】従来のシリコンウェーハの製造方法を図
7のフローチャートを参照して説明する。まず、スライ
ス工程(S701)では、インゴットからシリコンウェ
ーハをスライスする。次の面取り工程(S702)で
は、このシリコンウェーハの外周部に面取り加工を施
す。続くラッピング工程(S703)においては、ラッ
プ盤によりそのシリコンウェーハの表裏両面にラップ加
工を施す。そして、次のエッチング工程(S704)で
は、ラップドウェーハを所定のエッチング液(混酸また
はアルカリ+混酸)に浸漬し、そのラップ加工での歪
み、面取り工程での歪みなどを除去する。この場合、通
常、片面で20μm、両面で40μm程度をエッチング
する。その後、シリコンウェーハにドナーキラー熱処理
工程(S705)を施す。続いて、このシリコンウェー
ハをワックスを用いて研磨盤に接着し、ウェーハ表面に
鏡面研磨を施す(S706)。そして、シリコンウェー
ハの裏面に付着したワックスなどを除去した後、最終の
仕上げ洗浄工程(S707)を経る。なお、上記鏡面研
磨はワックスレスで行うこともある。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のシリコンウェーハの製造方法にあっては、前
述したように、シリコンウェーハのラッピング後、混酸
を使って酸エッチングを行っていた。この結果、そのエ
ッチング速度が比較的速く、しかも酸エッチング時に、
シリコンウェーハと酸性溶液とが強く反応して、比較的
多量の気泡が発生していた。これらの影響などにより、
ウェーハ表面にうねりが生じやすくなり、また、その外
周部にダレが生じてその平坦度が低下するという問題点
があった。また、ラッピングで発生したテーパがエッチ
ングにより更に強調されてしまうという問題点もあっ
た。しかも、この表面平坦度の問題は、後の研磨工程で
もそれほど改善されなかった。このダレの影響は、出荷
後、ユーザ側におけるデバイス工程において、露光装置
を用いて、シリコンウェーハの表面に回路パターンなど
を露光する際に、顕著に現れる。すなわち、日進月歩で
高密度高集積化される微細な回路パターンの露光時にお
いて、このウェーハのダレた外周部には、正確なパター
ンを露光することができないという問題点があった。こ
の結果、1枚のシリコンウェーハから得られるデバイス
の歩留りが低下していた。
【0004】
【発明の目的】この発明は、ウェーハ外周部のダレが小
さくて平坦度が高いウェーハを得るとともに、研磨時間
も短縮することができる半導体ウェーハの製造方法を提
供することを、その目的としている。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、面取り加工が施された半導体ウェーハをラッピング
する工程と、このラップドウェーハをエッチングする工
程と、エッチング後、半導体ウェーハの表面にレジノイ
ドボンド研削砥石を用いて低ダメージの研削を施す工程
と、研削後の半導体ウェーハの表面を研磨する工程とを
備えた高平坦度ウェーハの製造方法である。半導体ウェ
ーハの表面が高平坦度であるということは、サイト平坦
度、例えば25mm×25mmの面積をもつサイトで裏
面基準の高さの差(SBIR)において0.4μm以下
であることを意味する。また、上記レジノイドボンド研
削砥石は、良質の合成樹脂を結合剤としてダイヤモンド
砥粒を結合したものである。
【0006】上記レジノイドボンド研削砥石による低ダ
メージ研削は、ウェーハ表面があれにくく、非ダメージ
面であるシリコン表面を研削することが可能な高番手の
研削砥石によることが好ましい。例えば、#1500〜
#3000のレジノイドボンド研削砥石が好ましい。ま
た、研磨前に低ダメージ研削を行うため、この研削後の
ウェーハ表面では高平坦度を得ることができる。さらに
は、研磨量を少なくできることから、高スループットを
得ることができる。この場合の低ダメージ研削での研削
ダメージは例えば2μm以下とする。ダメージが大きい
と、後の表面研磨工程での研磨量が増大する。この研磨
量が10μmを超えると、比較的高平坦度の半導体ウェ
ーハでも、ウェーハ表面のGBIRが低下してしまう
(図3のグラフ参照)。
【0007】請求項2に記載の発明は、上記半導体ウェ
ーハの面取りは粗面取りであり、上記ラッピング工程か
ら上記エッチング工程までの間に、この粗面取りされた
半導体ウェーハの外周部を仕上げ面取りする工程を設け
た請求項1に記載の高平坦度ウェーハの製造方法であ
る。ここでいう仕上げ面取りとは、粗面取りされたウェ
ーハ外周部の面取り精度を上げて、より平滑化する面取
りをいう。半導体ウェーハの外周部の粗面取り量は直径
方向で300〜450μm、特に350〜400μmが
好ましい。300μm未満では仕上げ面取りの負担が大
きく、品質的な影響を受けやすいという不都合が生じ
る。また、450μmを超えると面取りホイールの劣化
(ライフサイクルが短くなる)という不都合が生じる。
また、このウェーハ外周部の仕上げ面取り量は30〜6
0μm、特に40〜50μmが好ましい。30μm未満
では粗面取り時のダメージが除去することができない。
また、60μmを超えると加工時間が長くなる。
【0008】請求項3に記載の発明は、上記研削工程か
ら研磨工程までの間に、半導体ウェーハの外周部をPC
R加工する工程を設けた請求項1または請求項2に記載
の高平坦度ウェーハの製造方法である。PCR(Pol
ishing Corner Rounding)加工
は、半導体ウェーハの面取り面を、研磨液、研磨布を用
いて鏡面研磨することをいう。
【0009】請求項4に記載の発明は、上記半導体ウェ
ーハの表面研削工程は、ディスコ株式会社製の#150
0〜#3000のレジノイドボンド研削砥石を用いて行
う請求項1〜請求項3のうちのいずれか1項に記載の高
平坦度ウェーハの製造方法である。ディスコ株式会社製
のレジノイドボンド研削砥石として、例えば製品名「I
F−01−1−4/6−B−M01」のレジンボンドの
#2000の高番手の研削砥石を用いることができる。
【0010】請求項5に記載の発明は、上記研削工程の
後、半導体ウェーハに洗浄を施し、さらに、この半導体
ウェーハにドナーキラー熱処理を施す請求項1〜請求項
4のいずれか1項に記載の高平坦度ウェーハの製造方法
である。ドナーキラー熱処理は公知の条件で行うものと
する。
【0011】
【作用】この発明の高平坦度ウェーハの製造方法によれ
ば、面取りされた半導体ウェーハの表裏両面をラッピン
グする。次いで、半導体ウェーハをエッチングする。こ
れにより、それ以前にこのウェーハ表面に発生した欠陥
を除去する。このエッチング後のウェーハ表面にレジノ
イドボンド研削砥石を用いた低ダメージの研削を施す。
その後、この高平坦度の研削面を研磨して、ウェーハ外
周部のダレが小さい高品質の半導体ウェーハを製造す
る。このように、研磨前にウェーハ表面を研削するの
で、研磨時間が短縮される。また、研磨量を少なくする
ことができ、平坦度も高まる。これは、研削により、高
平坦度のウェーハ表面を得ることができるため、少ない
研磨量(従来は10〜15μm)で、従来と同品質の研
磨面を得ることができることを意味する。
【0012】また、請求項2に記載の発明によれば、半
導体ウェーハの外周部の面取りにおいて、まずラッピン
グ工程の前の面取りを粗面取りし、ラッピング後、この
粗面取りされたウェーハ外周部を仕上げ面取りする。こ
のように、ラッピング工程を挟んで粗さが異なる2段階
の面取りを施すようにしたので、ラップ時のチッピング
を防止することができるとともに、面取り面の粗さを低
減することができる。
【0013】さらに、請求項3に記載の発明によれば、
表面が研削された半導体ウェーハの外周部(面取り面)
をPCR加工し、その後、半導体ウェーハの表面(研削
面)を研磨する。このようにウェーハ外周部をPCR加
工することで、この半導体ウェーハの外周部がより平滑
化する。
【0014】そして、請求項4に記載の発明によれば、
半導体ウェーハの表面の研削は、ディスコ株式会社製の
#1500〜#3000番のレジノイドボンド研削砥石
を用いて行う。この研削砥石は、非ダメージ面であるシ
リコン表面の研削が可能な高番手のレジノイドボンド研
削砥石である。したがって、エッチングされてダメージ
の無いウェーハ表面を、この高番手の研削砥石により、
ダメージを少なく(例えばダメージ深さ2μm程度)か
つ表面をあらさずに研削することができる。また、電解
ドレス研削に比較して高いスループットで研削すること
ができる。
【0015】この半導体ウェーハの表面研削は、GBI
Rが1μm以下となるように行う。後工程である表面研
磨時の研磨量が2〜8μmになるまで研削する。以下、
このような範囲に研削量を調整する理由を述べる。図3
の半導体ウェーハの表面研磨量とGBIRとの関係を示
すグラフから分かるように、最初から低平坦度の半導体
ウェーハの場合は、ウェーハ表面が研磨されて行くほど
ウェーハ表面のGBIRも小さくなる。そして、最終的
には、研磨量が10μm程度に達したときのある一定値
まで平坦度が高まる。これに対して、当初から高平坦度
である半導体ウェーハの場合には、研磨量が10μmを
超えたあたりより徐々にGBIRが悪化し始め、上記一
定値に達するまで平坦度は低下する。
【0016】すなわち、この発明にあっては、前述した
ように半導体ウェーハの表面研削時の研削量を、後工程
の研磨時における研磨量が2〜8μmとなるように調整
しておけば、前述した研磨量が10μmを超えた時点か
らの平坦度の低下を解消することができる。なお、図4
の研削後のウェーハ表面のダメージ深さを示すグラフか
ら明らかなように、この発明における研削後に半導体ウ
ェーハの表面に残った欠陥は、通常、研磨工程時に2μ
m程度ウェーハ表面を研磨することで、略完全に除去す
ることができる。なお、この研磨はワックスレス方式で
行うこともできる。
【0017】また、請求項5に記載の発明では、研削工
程の後に洗浄を施してから半導体ウェーハにドナーキラ
ー熱処理を施すため、研削時の真空チャックにより裏面
に歪みが入った場合でも、この熱処理によって、この歪
みを除去することができる。この場合、熱処理前に洗浄
を施すため、ウェーハ表面が熱処理により汚染されるこ
とはない。よって、高平坦度でかつライフタイムなどが
良好な高品質のシリコンウェーハを製造することができ
る。
【0018】
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図1は、この発明の第1実施例に係
る高平坦度ウェーハの製造方法を示すフローチャートで
ある。図1に示すように、この第1実施例にあっては、
大略、スライス,粗面取り,ラッピング,仕上げ面取
り,エッチング,必要に応じての裏面軽ポリッシング,
洗浄、研削,PCR,研磨,洗浄の各工程を経て、高平
坦度のシリコンウェーハが作製される。以下、各工程を
詳細に説明する。
【0019】CZ法により引き上げられたシリコンイン
ゴットは、スライス工程(S101)で、厚さ860μ
m程度の8インチのシリコンウェーハにスライスされ
る。次に、このスライスドウェーハは、粗面取り工程
(S102)で、その周縁部が面取り用の砥石を用いて
所定形状に面取りされる。この結果、シリコンウェーハ
の周縁部は、所定の丸みを帯びた形状(例えばMOS型
の面取り形状)に粗く成形される。なお、この粗面取り
用の砥石には、#500〜#800の比較的低番手のも
のが採用されている。次に、この面取り加工が施された
シリコンウェーハはラッピング工程(S103)でラッ
ピングされる。このラッピング工程では、シリコンウェ
ーハを、互いに平行に保たれたラップ定盤の間に配置
し、アルミナ砥粒と分散剤と水の混合物であるラップ液
をこのラップ定盤とシリコンウェーハとの間に流し込
む。そして、加圧下で回転・摺り合わせを行うことによ
り、このウェーハ両面を機械的にラップする。シリコン
ウェーハのラップ量は、ウェーハの表裏両面を合わせて
40〜80μm程度である。
【0020】次いで、このラップドウェーハの外周部を
仕上げ面取りする(S104)。この仕上げ面取りに
は、#1000〜#2000という高番手の面取り用の
砥石が用いられ、粗面取り加工での歪みなどが除去され
る。同時に、このシリコンウェーハの面取り面が平滑化
される。その後、仕上げ面取りされたシリコンウェーハ
をエッチングする(S105)。具体的には、フッ酸と
硝酸とを混合した混酸液(常温〜50℃)中にシリコン
ウェーハを浸漬する。次のウェーハ裏面の軽ポリッシン
グ工程(S106)は、必要に応じて行われる。この工
程は、ウェーハ裏面を軽度に研磨する工程である。すな
わち、シリコンウェーハの裏面を、粒径0.05μm程
度の遊離砥粒を用いて、0.1μm程度研磨する。この
結果、ウェーハ表面の面粗さをさらに高められる。な
お、このウェーハ裏面の軽ポリッシング工程(S10
6)は、後のウェーハ表面の研削工程(S109)の後
に行ってもよい。
【0021】次に、シリコンウェーハをRCA系の洗浄
液によって洗浄する洗浄工程(S107)を行う。そし
て、このシリコンウェーハに公知のドナーキラー熱処理
を施す(S108)。その後、シリコンウェーハの表面
を、ディスコ株式会社製のレジノイドボンド研削砥石、
製品名「IF−01−1−4/6−B−M01」を用い
て研削する(S109)。この研削砥石は、#2000
という高番手でかつ非ダメージ面を加工するために開発
した特別な砥石である。この研削装置の製品名は「DF
G840」である。そして、このときの研削量は、2〜
10μm程度である。この結果、その後工程でのウェー
ハの表面研磨時に、その研磨量が2〜8μmとなる。具
体的には、シリコンウェーハが厚さ740μmの場合1
0μm程度研削する。このように、番手の高い研削砥石
により研削するようにしたので、ウェーハのダメージを
少なく(2μm以下)かつその表面をあらすことなく、
研削することができる。
【0022】次に、この表面研削されたシリコンウェー
ハの外周部に公知のPCR加工を施す(S110)。こ
れにより、ウェーハ外周部(面取り面)が鏡面加工され
る。さらに、PCR加工後のシリコンウェーハの表面を
さらに研磨する(S111)。この研磨量は、S109
の研削工程でのダメージを除去するため、2〜8μmで
足りる。このため、表面が高平坦度のシリコンウェーハ
をさらに研磨していった場合、その研磨量が約10μm
を超えたところで平坦度が低下するという不具合を避け
ることができる(図3のグラフ参照)。その後、洗浄工
程(S112)を行う。具体的にはRCA系の洗浄とす
る。このような製造工程を経て、ウェーハ外周部のダレ
が小さい高品質のシリコンウェーハが製造される。しか
も、研磨前にウェーハ表面を研削するようにしたので、
研磨時間を短縮することができる。
【0023】図2はこの実施例に係るシリコンウェーハ
表面の平坦度を従来例の場合(図7の製法)と比較して
示すグラフである。平坦度はGBIR,SBIR,SF
QRで示す。いずれにおいてもこの実施例に係るシリコ
ンウェーハの平坦度が従来例のそれよりも改良されてい
ることを示す。なお、平坦度の測定は公知の機器を用い
た公知の方法による。
【0024】次に、図5に基づいて、この発明の第2実
施例の高平坦度ウェーハの製造方法を説明する。図5
は、この発明の第2実施例に係る高平坦度ウェーハの製
造方法を示すフローチャートである。図5に示すよう
に、この第2実施例にあっては、第1実施例の工程中に
おいて、仕上げ面取り(S104)を削除し、かつ研削
工程(S508)とPCR工程(S510)との間にテ
ープ面取り工程(S509)を挿入した例である。すな
わち、ラッピング工程S503の直後、シリコンウェー
ハの外周部に仕上げ面取りを施すことなく、直接、エッ
チングS504が行われる。また、シリコンウェーハに
低ダメージ研削(第1実施例と同様の「B−M01」で
の研削)を施した後(S508)、ウェーハ外周部にテ
ープ面取り(S509)を施し、次いでPCR工程(S
510)を行う。その他の工程は第1実施例の場合と同
じである。なお、研削前にテープ面取りを施しても良
い。
【0025】次に、図6に基づいて、この発明の第3実
施例の高平坦度ウェーハの製造方法を説明する。図6
は、この発明の第3実施例に係る高平坦度ウェーハの製
造方法を示すフローチャートである。図示のように、こ
の第3実施例にあっては、上記各実施例の工程中におい
て、研削工程(S605)をドナーキラー熱処理工程
(S607)の前に配置した例である。すなわち、スラ
イス工程S601、面取り工程S602、ラップ工程S
603、エッチング工程S604の後、シリコンウェー
ハの表面を上記レジノイドボンド研削砥石「B−M0
1」を用いた研削を行うものである(S605)。さら
に、この研削後、洗浄工程S606(RCA洗浄など)
を施した後、ドナーキラー熱処理工程S607が実施さ
れ、PCR工程S608、鏡面研磨工程S609を経
て、最終洗浄が行われる(S610)。このように、研
削後に洗浄を経て650℃以上の熱処理がウェーハに施
される結果、研削での真空チャックにより入る場合のあ
るウェーハ裏面の歪みが消失することとなる。よって、
作製されたシリコンウェーハのライフタイムが向上する
(第1,2実施例のウェーハに比較して)。なお、この
発明の高平坦度ウェーハの製造方法は、第1〜第3実施
例に限定されないのは言うまでもない。
【0026】
【発明の効果】この発明によれば、半導体ウェーハをラ
ッピング後、エッチングし、さらにウェーハ表面を研削
するようにしたので、ウェーハ外周部のダレが小さい高
品質の半導体ウェーハを製造することができる。しか
も、レジノイドボンド研削砥石で研磨前にウェーハ表面
を低ダメージの研削を施したので、ウェーハ表面を高平
坦化することができるとともに、研磨時間を短縮するこ
とができる。
【0027】そして、請求項2に記載の発明によれば、
ラッピング加工する前に、半導体ウェーハの外周部を粗
面取りし、ラッピング後、これを仕上げ面取りするよう
にしたので、ラップ時のチッピングが防止することがで
き、しかも面取り面の粗さを低減することができるとい
う効果が得られる。
【0028】さらにまた、請求項3に記載の発明によれ
ば、表面研削した半導体ウェーハの外周部をPCR加工
したので、この半導体ウェーハの外周部をより平滑化す
ることができる。
【0029】そして、請求項4に記載の発明によれば、
ディスコ株式会社製の#1500〜#3000のレジノ
イドボンド研削砥石を用い、平坦な半導体ウェーハの表
面を研削したので、ウェーハ表面をあらさずに、高いス
ループットで研削することができる。
【0030】また、請求項5に記載の発明では、研削後
に施すドナーキラー熱処理より、ウェーハ裏面に生じた
歪みを除去することができる。よって、高平坦度でかつ
ライフタイムなどが良好な高品質のシリコンウェーハを
容易に製造することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。
【図2】この発明の第1実施例に係る製造方法により製
造したシリコンウェーハの平坦度を従来例との比較で示
すグラフである。
【図3】この発明に係る半導体ウェーハの表面研磨量と
GBIRとの関係を示すグラフである。
【図4】この発明に係る研削後のウェーハ表面のダメー
ジ深さを示すグラフである。
【図5】この発明の第2実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。
【図6】この発明の第3実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。
【図7】従来のシリコンウェーハの製造方法を示すフロ
ーチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川本 敏郎 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 3C049 AA04 CA01 CB01 CB03 CB10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 面取り加工が施された半導体ウェーハを
    ラッピングする工程と、 このラップドウェーハをエッチングする工程と、 エッチング後、半導体ウェーハの表面にレジノイドボン
    ド研削砥石を用いて低ダメージの研削を施す工程と、 この研削後の半導体ウェーハの表面を研磨する工程とを
    備えた高平坦度ウェーハの製造方法。
  2. 【請求項2】 上記半導体ウェーハの面取りは粗面取り
    であり、上記ラッピング工程から上記エッチング工程ま
    での間に、この粗面取りされた半導体ウェーハの外周部
    を仕上げ面取りする工程を設けた請求項1に記載の高平
    坦度ウェーハの製造方法。
  3. 【請求項3】 上記研削工程から上記研磨工程までの間
    に、この半導体ウェーハの外周部をPCR加工する工程
    を設けた請求項1または請求項2に記載の高平坦度ウェ
    ーハの製造方法。
  4. 【請求項4】 上記研削工程は、ディスコ株式会社製の
    #1500〜#3000のレジノイドボンド研削砥石を
    用いて行う請求項1〜請求項3のうちのいずれか1項に
    記載の高平坦度ウェーハの製造方法。
  5. 【請求項5】 上記研削工程の後、半導体ウェーハを洗
    浄し、さらに、ドナーキラー熱処理を施す請求項1〜請
    求項4のいずれか1項に記載の高平坦度ウェーハの製造
    方法。
JP25650698A 1998-09-10 1998-09-10 高平坦度ウェーハの製造方法 Expired - Lifetime JP3528166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25650698A JP3528166B2 (ja) 1998-09-10 1998-09-10 高平坦度ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25650698A JP3528166B2 (ja) 1998-09-10 1998-09-10 高平坦度ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2000091282A true JP2000091282A (ja) 2000-03-31
JP3528166B2 JP3528166B2 (ja) 2004-05-17

Family

ID=17293588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25650698A Expired - Lifetime JP3528166B2 (ja) 1998-09-10 1998-09-10 高平坦度ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP3528166B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003062740A (ja) * 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd 鏡面ウェーハの製造方法
WO2007063677A1 (ja) * 2005-11-30 2007-06-07 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの平面研削方法および製造方法
CN100392818C (zh) * 2004-12-08 2008-06-04 中国电子科技集团公司第四十六研究所 一种可以改善半导体晶片几何参数的晶片加工方法
US7589023B2 (en) 2000-04-24 2009-09-15 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
JP2010003842A (ja) * 2008-06-19 2010-01-07 Sumco Corp 半導体ウェーハの製造方法、半導体ウェーハ、及び、半導体ウェーハの結晶評価方法
JP2018506182A (ja) * 2015-01-16 2018-03-01 エスケー シルトロン カンパニー リミテッド ウエハー研磨装置及びこれを用いたウエハー研磨方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589023B2 (en) 2000-04-24 2009-09-15 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
US8283252B2 (en) 2000-04-24 2012-10-09 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
JP2003062740A (ja) * 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd 鏡面ウェーハの製造方法
CN100392818C (zh) * 2004-12-08 2008-06-04 中国电子科技集团公司第四十六研究所 一种可以改善半导体晶片几何参数的晶片加工方法
WO2007063677A1 (ja) * 2005-11-30 2007-06-07 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの平面研削方法および製造方法
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
JP2010003842A (ja) * 2008-06-19 2010-01-07 Sumco Corp 半導体ウェーハの製造方法、半導体ウェーハ、及び、半導体ウェーハの結晶評価方法
JP2018506182A (ja) * 2015-01-16 2018-03-01 エスケー シルトロン カンパニー リミテッド ウエハー研磨装置及びこれを用いたウエハー研磨方法
US10259097B2 (en) 2015-01-16 2019-04-16 Sk Siltron Co., Ltd. Wafer polishing apparatus and wafer polishing method using same

Also Published As

Publication number Publication date
JP3528166B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
US6284658B1 (en) Manufacturing process for semiconductor wafer
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JP2001156030A (ja) 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
JPH0997773A (ja) 半導体ウェハの製造方法
JP4342631B2 (ja) ハードレーザマーキングウェーハの製造方法
TW426584B (en) Method of polishing semiconductor wafers
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2000340571A (ja) 高平坦度ウェーハの製造方法
JP3399179B2 (ja) ウェーハの加工方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP2003151939A (ja) Soi基板の製造方法
US20090311460A1 (en) Semiconductor wafer
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP3399180B2 (ja) ウェーハ面取り部仕上げ加工方法および加工装置
JP3596405B2 (ja) 半導体ウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP2000216116A (ja) 高平坦度ウェ―ハの再加工方法
JP3578238B2 (ja) シリコンウェーハの加工方法
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2000216119A (ja) 高平坦度ウェ―ハの加工方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term