JP3528166B2 - 高平坦度ウェーハの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は高平坦度ウェーハ
の製造方法、詳しくは半導体ウェーハにラッピング、エ
ッチングを施した後、そのウェーハ表面を研削し、さら
に研磨することで、高い平坦度の半導体ウェーハを得る
高平坦度ウェーハの製造方法に関する。

【０００２】

【従来の技術】従来のシリコンウェーハの製造方法を図
７のフローチャートを参照して説明する。まず、スライ
ス工程（Ｓ７０１）では、インゴットからシリコンウェ
ーハをスライスする。次の面取り工程（Ｓ７０２）で
は、このシリコンウェーハの外周部に面取り加工を施
す。続くラッピング工程（Ｓ７０３）においては、ラッ
プ盤によりそのシリコンウェーハの表裏両面にラップ加
工を施す。そして、次のエッチング工程（Ｓ７０４）で
は、ラップドウェーハを所定のエッチング液（混酸また
はアルカリ＋混酸）に浸漬し、そのラップ加工での歪
み、面取り工程での歪みなどを除去する。この場合、通
常、片面で２０μｍ、両面で４０μｍ程度をエッチング
する。その後、シリコンウェーハにドナーキラー熱処理
工程（Ｓ７０５）を施す。続いて、このシリコンウェー
ハをワックスを用いて研磨盤に接着し、ウェーハ表面に
鏡面研磨を施す（Ｓ７０６）。そして、シリコンウェー
ハの裏面に付着したワックスなどを除去した後、最終の
仕上げ洗浄工程（Ｓ７０７）を経る。なお、上記鏡面研
磨はワックスレスで行うこともある。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のシリコンウェーハの製造方法にあっては、前
述したように、シリコンウェーハのラッピング後、混酸
を使って酸エッチングを行っていた。この結果、そのエ
ッチング速度が比較的速く、しかも酸エッチング時に、
シリコンウェーハと酸性溶液とが強く反応して、比較的
多量の気泡が発生していた。これらの影響などにより、
ウェーハ表面にうねりが生じやすくなり、また、その外
周部にダレが生じてその平坦度が低下するという問題点
があった。また、ラッピングで発生したテーパがエッチ
ングにより更に強調されてしまうという問題点もあっ
た。しかも、この表面平坦度の問題は、後の研磨工程で
もそれほど改善されなかった。このダレの影響は、出荷
後、ユーザ側におけるデバイス工程において、露光装置
を用いて、シリコンウェーハの表面に回路パターンなど
を露光する際に、顕著に現れる。すなわち、日進月歩で
高密度高集積化される微細な回路パターンの露光時にお
いて、このウェーハのダレた外周部には、正確なパター
ンを露光することができないという問題点があった。こ
の結果、１枚のシリコンウェーハから得られるデバイス
の歩留りが低下していた。

【０００４】

【発明の目的】この発明は、ウェーハ外周部のダレが小
さくて平坦度が高いウェーハを得るとともに、研磨時間
も短縮することができる半導体ウェーハの製造方法を提
供することを、その目的としている。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、面取り加工が施された半導体ウェーハをラッピング
する工程と、このラップドウェーハをエッチングする工
程と、エッチング後、この半導体ウェーハの表面に＃１
５００〜＃３０００のレジノイドボンド研削砥石を用い
てその研削ダメージが２μｍ以下となるような研削を施
す工程と、この研削後の半導体ウェーハの表面を研磨す
る工程とを備えた高平坦度ウェーハの製造方法である。
半導体ウェーハの表面が高平坦度であるということは、
サイト平坦度、例えば２５ｍｍ×２５ｍｍの面積をもつ
サイトで裏面基準の高さの差（ＳＢＩＲ）において０．
４μｍ以下であることを意味する。また、上記レジノイ
ドボンド研削砥石は、良質の合成樹脂を結合剤としてダ
イヤモンド砥粒を結合したものである。

【０００６】上記レジノイドボンド研削砥石による低ダ
メージ研削は、ウェーハ表面があれにくく、非ダメージ
面であるシリコン表面を研削することが可能な高番手の
研削砥石による。＃１５００〜＃３０００のレジノイド
ボンド研削砥石である。例えばディスコ株式会社製のレ
ジノイドボンド研削砥石として、例えば製品名「ＩＦ−
０１−１−４／６−Ｂ−Ｍ０１」のレジンボンドの＃２
０００の高番手の研削砥石を用いることができる。ま
た、研磨前に低ダメージ研削を行うため、この研削後の
ウェーハ表面では高平坦度を得ることができる。さらに
は、研磨量を少なくできることから、高スループットを
得ることができる。この場合の低ダメージ研削での研削
ダメージは２μｍ以下とする。ダメージが大きいと、後
の表面研磨工程での研磨量が増大する。この研磨量が１
０μｍを超えると、比較的高平坦度の半導体ウェーハで
も、ウェーハ表面のＧＢＩＲが低下してしまう（図３の
グラフ参照）。

【０００７】請求項２に記載の発明は、上記研削工程で
は、半導体ウェーハの表面を２〜１０μｍ研削すること
により高平坦度の研削面を得る請求項１に記載の高平坦
度ウェーハの製造方法である。ここでいう仕上げ面取り
とは、粗面取りされたウェーハ外周部の面取り精度を上
げて、より平滑化する面取りをいう。半導体ウェーハの
外周部の粗面取り量は直径方向で３００〜４５０μｍ、
特に３５０〜４００μｍが好ましい。３００μｍ未満で
は仕上げ面取りの負担が大きく、品質的な影響を受けや
すいという不都合が生じる。また、４５０μｍを超える
と面取りホイールの劣化（ライフサイクルが短くなる）
という不都合が生じる。また、このウェーハ外周部の仕
上げ面取り量は３０〜６０μｍ、特に４０〜５０μｍが
好ましい。３０μｍ未満では粗面取り時のダメージが除
去することができない。また、６０μｍを超えると加工
時間が長くなる。

【０００８】請求項３に記載の発明は、上記研磨工程で
は、上記研削後の半導体ウェーハの表面を２〜８μｍ研
磨する請求項１または請求項２に記載の高平坦度ウェー
ハの製造方法である。ＰＣＲ（Ｐｏｌｉｓｈｉｎｇ Ｃ
ｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）加工は、半導体ウェー
ハの面取り面を、研磨液、研磨布を用いて鏡面研磨する
ことをいう。

【０００９】請求項４に記載の発明は、上記エッチング
工程の後に、半導体ウェーハの裏面を０．１μｍ程度研
磨する裏面軽ポリッシング工程を有する請求項１〜請求
項３のうちのいずれか１項に記載の高平坦度ウェーハの
製造方法である。

【００１０】請求項５に記載の発明は、上記研削工程の
後、半導体ウェーハに洗浄を施し、さらに、この半導体
ウェーハにドナーキラー熱処理を施す請求項１〜請求項
４のいずれか１項に記載の高平坦度ウェーハの製造方法
である。ドナーキラー熱処理は公知の条件で行うものと
する。

【００１１】

【作用】この発明の高平坦度ウェーハの製造方法によれ
ば、面取りされた半導体ウェーハの表裏両面をラッピン
グする。次いで、半導体ウェーハをエッチングする。こ
れにより、それ以前にこのウェーハ表面に発生した欠陥
を除去する。このエッチング後のウェーハ表面にレジノ
イドボンド研削砥石を用いた低ダメージの研削を施す。
その後、この高平坦度の研削面を研磨して、ウェーハ外
周部のダレが小さい高品質の半導体ウェーハを製造す
る。このように、研磨前にウェーハ表面を研削するの
で、研磨時間が短縮される。また、研磨量を少なくする
ことができ、平坦度も高まる。これは、研削により、高
平坦度のウェーハ表面を得ることができるため、少ない
研磨量（従来は１０〜１５μｍ）で、従来と同品質の研
磨面を得ることができることを意味する。

【００１２】また、半導体ウェーハの外周部の面取りに
おいて、まずラッピング工程の前の面取りを粗面取り
し、ラッピング後、この粗面取りされたウェーハ外周部
を仕上げ面取りする。このように、ラッピング工程を挟
んで粗さが異なる２段階の面取りを施すようにしたの
で、ラップ時のチッピングを防止することができるとと
もに、面取り面の粗さを低減することができる。

【００１３】さらに、表面が研削された半導体ウェーハ
の外周部（面取り面）をＰＣＲ加工し、その後、半導体
ウェーハの表面（研削面）を研磨する。このようにウェ
ーハ外周部をＰＣＲ加工することで、この半導体ウェー
ハの外周部がより平滑化する。

【００１４】そして、半導体ウェーハの表面の研削は、
ディスコ株式会社製の＃１５００〜＃３０００番のレジ
ノイドボンド研削砥石を用いて行う。この研削砥石は、
非ダメージ面であるシリコン表面の研削が可能な高番手
のレジノイドボンド研削砥石である。したがって、エッ
チングされてダメージの無いウェーハ表面を、この高番
手の研削砥石により、ダメージを少なく（例えばダメー
ジ深さ２μｍ程度）かつ表面をあらさずに研削すること
ができる。また、電解ドレス研削に比較して高いスルー
プットで研削することができる。

【００１５】この半導体ウェーハの表面研削は、ＧＢＩ
Ｒが１μｍ以下となるように行う。後工程である表面研
磨時の研磨量が２〜８μｍになるまで研削する。以下、
このような範囲に研削量を調整する理由を述べる。図３
の半導体ウェーハの表面研磨量とＧＢＩＲとの関係を示
すグラフから分かるように、最初から低平坦度の半導体
ウェーハの場合は、ウェーハ表面が研磨されて行くほど
ウェーハ表面のＧＢＩＲも小さくなる。そして、最終的
には、研磨量が１０μｍ程度に達したときのある一定値
まで平坦度が高まる。これに対して、当初から高平坦度
である半導体ウェーハの場合には、研磨量が１０μｍを
超えたあたりより徐々にＧＢＩＲが悪化し始め、上記一
定値に達するまで平坦度は低下する。

【００１６】すなわち、この発明にあっては、前述した
ように半導体ウェーハの表面研削時の研削量を、後工程
の研磨時における研磨量が２〜８μｍとなるように調整
しておけば、前述した研磨量が１０μｍを超えた時点か
らの平坦度の低下を解消することができる。なお、図４
の研削後のウェーハ表面のダメージ深さを示すグラフか
ら明らかなように、この発明における研削後に半導体ウ
ェーハの表面に残った欠陥は、通常、研磨工程時に２μ
ｍ程度ウェーハ表面を研磨することで、略完全に除去す
ることができる。なお、この研磨はワックスレス方式で
行うこともできる。

【００１７】また、請求項５に記載の発明では、研削工
程の後に洗浄を施してから半導体ウェーハにドナーキラ
ー熱処理を施すため、研削時の真空チャックにより裏面
に歪みが入った場合でも、この熱処理によって、この歪
みを除去することができる。この場合、熱処理前に洗浄
を施すため、ウェーハ表面が熱処理により汚染されるこ
とはない。よって、高平坦度でかつライフタイムなどが
良好な高品質のシリコンウェーハを製造することができ
る。

【００１８】

【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図１は、この発明の第１実施例に係
る高平坦度ウェーハの製造方法を示すフローチャートで
ある。図１に示すように、この第１実施例にあっては、
大略、スライス，粗面取り，ラッピング，仕上げ面取
り，エッチング，必要に応じての裏面軽ポリッシング，
洗浄、研削，ＰＣＲ，研磨，洗浄の各工程を経て、高平
坦度のシリコンウェーハが作製される。以下、各工程を
詳細に説明する。

【００１９】ＣＺ法により引き上げられたシリコンイン
ゴットは、スライス工程（Ｓ１０１）で、厚さ８６０μ
ｍ程度の８インチのシリコンウェーハにスライスされ
る。次に、このスライスドウェーハは、粗面取り工程
（Ｓ１０２）で、その周縁部が面取り用の砥石を用いて
所定形状に面取りされる。この結果、シリコンウェーハ
の周縁部は、所定の丸みを帯びた形状（例えばＭＯＳ型
の面取り形状）に粗く成形される。なお、この粗面取り
用の砥石には、＃５００〜＃８００の比較的低番手のも
のが採用されている。次に、この面取り加工が施された
シリコンウェーハはラッピング工程（Ｓ１０３）でラッ
ピングされる。このラッピング工程では、シリコンウェ
ーハを、互いに平行に保たれたラップ定盤の間に配置
し、アルミナ砥粒と分散剤と水の混合物であるラップ液
をこのラップ定盤とシリコンウェーハとの間に流し込
む。そして、加圧下で回転・摺り合わせを行うことによ
り、このウェーハ両面を機械的にラップする。シリコン
ウェーハのラップ量は、ウェーハの表裏両面を合わせて
４０〜８０μｍ程度である。

【００２０】次いで、このラップドウェーハの外周部を
仕上げ面取りする（Ｓ１０４）。この仕上げ面取りに
は、＃１０００〜＃２０００という高番手の面取り用の
砥石が用いられ、粗面取り加工での歪みなどが除去され
る。同時に、このシリコンウェーハの面取り面が平滑化
される。その後、仕上げ面取りされたシリコンウェーハ
をエッチングする（Ｓ１０５）。具体的には、フッ酸と
硝酸とを混合した混酸液（常温〜５０℃）中にシリコン
ウェーハを浸漬する。次のウェーハ裏面の軽ポリッシン
グ工程（Ｓ１０６）は、必要に応じて行われる。この工
程は、ウェーハ裏面を軽度に研磨する工程である。すな
わち、シリコンウェーハの裏面を、粒径０．０５μｍ程
度の遊離砥粒を用いて、０．１μｍ程度研磨する。この
結果、ウェーハ表面の面粗さをさらに高められる。な
お、このウェーハ裏面の軽ポリッシング工程（Ｓ１０
６）は、後のウェーハ表面の研削工程（Ｓ１０９）の後
に行ってもよい。

【００２１】次に、シリコンウェーハをＲＣＡ系の洗浄
液によって洗浄する洗浄工程（Ｓ１０７）を行う。そし
て、このシリコンウェーハに公知のドナーキラー熱処理
を施す（Ｓ１０８）。その後、シリコンウェーハの表面
を、ディスコ株式会社製のレジノイドボンド研削砥石、
製品名「ＩＦ−０１−１−４／６−Ｂ−Ｍ０１」を用い
て研削する（Ｓ１０９）。この研削砥石は、＃２０００
という高番手でかつ非ダメージ面を加工するために開発
した特別な砥石である。この研削装置の製品名は「ＤＦ
Ｇ８４０」である。そして、このときの研削量は、２〜
１０μｍ程度である。この結果、その後工程でのウェー
ハの表面研磨時に、その研磨量が２〜８μｍとなる。具
体的には、シリコンウェーハが厚さ７４０μｍの場合１
０μｍ程度研削する。このように、番手の高い研削砥石
により研削するようにしたので、ウェーハのダメージを
少なく（２μｍ以下）かつその表面をあらすことなく、
研削することができる。

【００２２】次に、この表面研削されたシリコンウェー
ハの外周部に公知のＰＣＲ加工を施す（Ｓ１１０）。こ
れにより、ウェーハ外周部（面取り面）が鏡面加工され
る。さらに、ＰＣＲ加工後のシリコンウェーハの表面を
さらに研磨する（Ｓ１１１）。この研磨量は、Ｓ１０９
の研削工程でのダメージを除去するため、２〜８μｍで
足りる。このため、表面が高平坦度のシリコンウェーハ
をさらに研磨していった場合、その研磨量が約１０μｍ
を超えたところで平坦度が低下するという不具合を避け
ることができる（図３のグラフ参照）。その後、洗浄工
程（Ｓ１１２）を行う。具体的にはＲＣＡ系の洗浄とす
る。このような製造工程を経て、ウェーハ外周部のダレ
が小さい高品質のシリコンウェーハが製造される。しか
も、研磨前にウェーハ表面を研削するようにしたので、
研磨時間を短縮することができる。

【００２３】図２はこの実施例に係るシリコンウェーハ
表面の平坦度を従来例の場合（図７の製法）と比較して
示すグラフである。平坦度はＧＢＩＲ，ＳＢＩＲ，ＳＦ
ＱＲで示す。いずれにおいてもこの実施例に係るシリコ
ンウェーハの平坦度が従来例のそれよりも改良されてい
ることを示す。なお、平坦度の測定は公知の機器を用い
た公知の方法による。

【００２４】次に、図５に基づいて、この発明の第２実
施例の高平坦度ウェーハの製造方法を説明する。図５
は、この発明の第２実施例に係る高平坦度ウェーハの製
造方法を示すフローチャートである。図５に示すよう
に、この第２実施例にあっては、第１実施例の工程中に
おいて、仕上げ面取り（Ｓ１０４）を削除し、かつ研削
工程（Ｓ５０８）とＰＣＲ工程（Ｓ５１０）との間にテ
ープ面取り工程（Ｓ５０９）を挿入した例である。すな
わち、ラッピング工程Ｓ５０３の直後、シリコンウェー
ハの外周部に仕上げ面取りを施すことなく、直接、エッ
チングＳ５０４が行われる。また、シリコンウェーハに
低ダメージ研削（第１実施例と同様の「Ｂ−Ｍ０１」で
の研削）を施した後（Ｓ５０８）、ウェーハ外周部にテ
ープ面取り（Ｓ５０９）を施し、次いでＰＣＲ工程（Ｓ
５１０）を行う。その他の工程は第１実施例の場合と同
じである。なお、研削前にテープ面取りを施しても良
い。

【００２５】次に、図６に基づいて、この発明の第３実
施例の高平坦度ウェーハの製造方法を説明する。図６
は、この発明の第３実施例に係る高平坦度ウェーハの製
造方法を示すフローチャートである。図示のように、こ
の第３実施例にあっては、上記各実施例の工程中におい
て、研削工程（Ｓ６０５）をドナーキラー熱処理工程
（Ｓ６０７）の前に配置した例である。すなわち、スラ
イス工程Ｓ６０１、面取り工程Ｓ６０２、ラップ工程Ｓ
６０３、エッチング工程Ｓ６０４の後、シリコンウェー
ハの表面を上記レジノイドボンド研削砥石「Ｂ−Ｍ０
１」を用いた研削を行うものである（Ｓ６０５）。さら
に、この研削後、洗浄工程Ｓ６０６（ＲＣＡ洗浄など）
を施した後、ドナーキラー熱処理工程Ｓ６０７が実施さ
れ、ＰＣＲ工程Ｓ６０８、鏡面研磨工程Ｓ６０９を経
て、最終洗浄が行われる（Ｓ６１０）。このように、研
削後に洗浄を経て６５０℃以上の熱処理がウェーハに施
される結果、研削での真空チャックにより入る場合のあ
るウェーハ裏面の歪みが消失することとなる。よって、
作製されたシリコンウェーハのライフタイムが向上する
（第１，２実施例のウェーハに比較して）。なお、この
発明の高平坦度ウェーハの製造方法は、第１〜第３実施
例に限定されないのは言うまでもない。

【００２６】

【発明の効果】この発明によれば、半導体ウェーハをラ
ッピング後、エッチングし、さらにウェーハ表面を研削
するようにしたので、ウェーハ外周部のダレが小さい高
品質の半導体ウェーハを製造することができる。しか
も、レジノイドボンド研削砥石で研磨前にウェーハ表面
を低ダメージの研削を施したので、ウェーハ表面を高平
坦化することができるとともに、研磨時間を短縮するこ
とができる。

【００２７】そして、ラッピング加工する前に、半導体
ウェーハの外周部を粗面取りし、ラッピング後、これを
仕上げ面取りすると、ラップ時のチッピングが防止する
ことができ、しかも面取り面の粗さを低減することがで
きるという効果が得られる。

【００２８】さらにまた、表面研削した半導体ウェーハ
の外周部をＰＣＲ加工すると、この半導体ウェーハの外
周部をより平滑化することができる。

【００２９】そして、＃１５００〜＃３０００のレジノ
イドボンド研削砥石を用い、平坦な半導体ウェーハの表
面を研削したので、ウェーハ表面をあらさずに、高いス
ループットで研削することができる。

【００３０】また、請求項５に記載の発明では、研削後
に施すドナーキラー熱処理より、ウェーハ裏面に生じた
歪みを除去することができる。よって、高平坦度でかつ
ライフタイムなどが良好な高品質のシリコンウェーハを
容易に製造することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。

【図２】この発明の第１実施例に係る製造方法により製
造したシリコンウェーハの平坦度を従来例との比較で示
すグラフである。

【図３】この発明に係る半導体ウェーハの表面研磨量と
ＧＢＩＲとの関係を示すグラフである。

【図４】この発明に係る研削後のウェーハ表面のダメー
ジ深さを示すグラフである。

【図５】この発明の第２実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。

【図６】この発明の第３実施例に係る高平坦度ウェーハ
の製造方法を示すフローチャートである。

【図７】従来のシリコンウェーハの製造方法を示すフロ
ーチャートである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−274050（ＪＰ，Ａ) 特開 平９−298172（ＪＰ，Ａ) 特開 平10−180747（ＪＰ，Ａ) 特開 平10−22186（ＪＰ，Ａ) 特開 平９−246216（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/304 B24B 1/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 面取り加工が施された半導体ウェーハを
   ラッピングする工程と、 このラップドウェーハをエッチングする工程と、 エッチング後、この半導体ウェーハの表面に＃１５００
   〜＃３０００のレジノイドボンド研削砥石を用いてその
   研削ダメージが２μｍ以下となるような研削を施す工程
   と、 この研削後の半導体ウェーハの表面を研磨する工程とを
   備えた高平坦度ウェーハの製造方法。
2. 【請求項２】 上記研削工程では、半導体ウェーハの表
   面を２〜１０μｍ研削することにより高平坦度の研削面
   を得る請求項１に記載の高平坦度ウェーハの製造方法。
3. 【請求項３】 上記研磨工程では、上記研削後の半導体
   ウェーハの表面を２〜８μｍ研磨する請求項１または請
   求項２に記載の高平坦度ウェーハの製造方法。
4. 【請求項４】 上記エッチング工程の後に、半導体ウェ
   ーハの裏面を０．１μｍ程度研磨する裏面軽ポリッシン
   グ工程を有する請求項１〜請求項３のうちのいずれか１
   項に記載の高平坦度ウェーハの製造方法。
5. 【請求項５】 上記研削工程の後、半導体ウェーハを洗
   浄し、さらに、ドナーキラー熱処理を施す請求項１〜請
   求項４のいずれか１項に記載の高平坦度ウェーハの製造
   方法。