JP2003151939A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JP2003151939A
JP2003151939A JP2001352882A JP2001352882A JP2003151939A JP 2003151939 A JP2003151939 A JP 2003151939A JP 2001352882 A JP2001352882 A JP 2001352882A JP 2001352882 A JP2001352882 A JP 2001352882A JP 2003151939 A JP2003151939 A JP 2003151939A
Authority
JP
Japan
Prior art keywords
wafer
grinding
manufacturing
soi substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001352882A
Other languages
English (en)
Inventor
Shinichi Tomita
真一 冨田
Shuhei Tsuda
修平 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2001352882A priority Critical patent/JP2003151939A/ja
Publication of JP2003151939A publication Critical patent/JP2003151939A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】製造工程時間の短縮化が図れて生産性の良いS
OI基板の製造方法を提供する。 【解決手段】外周に面取りが施され主面が鏡面研磨され
た第1のウェーハ(1)と第2のウェーハ(2)のう
ち、少なくとも一方の主面に酸化膜を形成して第1及び
第2のウェーハの主面同士を密着して貼り合わせウェー
ハを作成し、熱処理により接合するSОI基板の製造方
法において、貼り合わせウェーハを第1のウェーハの裏
面より平面研削する工程と、平面研削された第1のウェ
ーハにおける裏面の周縁部を、第2のウェーハにダメー
ジを与えない厚みまで周縁研削する工程と、貼り合わせ
ウェーハの第1のウェーハの平面及び周縁部を、酸化膜
が露出するまでエッチングにより除去する工程と、その
第1のウェーハの平面を研磨して第1のウェーハを所定
の厚みまで仕上げる工程とを備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外周に面取りが施
され、主面が鏡面研磨された第1のウェーハと第2のウ
ェーハのうち、少なくとも一方の主面に酸化膜を形成し
て前記第1のウェーハと前記第2のウェーハの主面同士
を密着して貼り合わせウェーハを作成し、熱処理により
接合するSОI基板の製造方法に関するものである。
【0002】
【従来の技術】従来、2枚のウェーハを貼り合わせてS
OIウェーハを作成するSOI基板の製造方法として
は、例えば特開平6‐176993号公報に開示された
ものが知られている。
【0003】この特開平6‐176993号公報に開示
されたものは、第1のウェーハ10と第2のウェーハ2
0との周縁部で未接着となる部分を、接着界面の直前ま
での平面研削とエッチングとにより除去するものであ
り、詳しくは以下のものである。
【0004】この製造工程を図3を参照して簡単に説明
すると、外周に面取りが施され酸化膜10a、20aが
形成された貼り合せウェーハ30(図3(1)参照)の周縁
を研削し、残った周縁部のシリコンをエッチングにより
除去し(図3(2)及び図3(3)参照)、貼り合わせウェ
ーハ30を構成する第1半導体ウェーハ10の表面を平
面研削し(図3(4)参照)、露出した酸化膜10a(図3
(3)参照)及び第2のウェーハに形成された酸化膜2
0aをフッ酸溶液等を用いて除去している(図3(5)参
照)。そして、酸化膜10aが除去された第1半導体ウ
ェーハ10を所望の厚みに研磨してSOI基板を形成し
ている(図3(6)参照)。
【0005】しかし、このような従来の研削方法におい
ては、その問題点が例えば特開平10‐209408号
公報や特開平10‐242091号公報にて指摘されて
いる。
【0006】前者すなわち特開平10‐209408号
公報によると、前記従来の研削方法においては、細心の
注意を払っても、第2半導体ウェーハ20の周縁部に対
するダメージが大きいことが問題点として指摘されてい
る。
【0007】その周縁部の平面拡大したものを図4で示
すと、第2のウェーハ20の周縁部22とSОI層24
とは埋め込み酸化膜26を介して形成されており、そし
て、従来の研削方法によれば、第2のウェーハ周縁部2
2側に複数の傷21、21が発生する不都合があった。
【0008】そこで、これを回避するために、周縁研削
前に、裏面及び端面を保護するためのワックス等の保護
膜を形成し、しかる後、周縁研削を実施し、この研削終
了後、保護膜を除去し、周縁部のエッチングを行うよう
にしていた。そして、平面研削時の裏面傷を防止するた
め、再度裏面に保護膜を形成していた。
【0009】また、後者すなわち特開平10‐2420
91号公報に開示されたものによると、前記製造工程の
図3(2)及び図3(3)の段階において、図3(4)
の研削に至るまで一旦貼り合わせウェーハ30をキャリ
アに収納することとなるが、その際、周縁研削された部
分によってキャリアが傷つくことがあった。
【0010】そこで、特開平10‐242091号公報
においては、これらを回避する製造方法として、貼り合
わせウェーハの周縁研削を、機械研削した後、エッチン
グ処理をする、という二段階研削が案出されていた。
【0011】
【発明が解決しようとする課題】上述した従来方法にお
いて、周縁研削前に、裏面及び端面を保護するためのワ
ックス等の保護膜を形成し、その後、周縁研削を実施
し、この研削終了後、保護膜を除去し、周縁部のエッチ
ングを行うものは、前述のように平面研削時の裏面傷を
防止するため、再度裏面に保護膜を形成していたので、
裏面の保護膜の形成及び剥離を2回行っており、従って
工程が複雑であるという不都合を有していた。
【0012】また、周縁研削が2段階で実施されている
ものは、この2段階研削のため、周縁研削の生産性が悪
いという不都合があった。
【0013】本発明は、上記従来の問題点に鑑みてなさ
れたもので、工程時間の短縮化を図ることができ、ひい
ては生産性の良いSOI基板の製造方法を提供するもの
である。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、請求項1記載の発明は、外周に面取りが施され主面
が鏡面研磨された第1のウェーハと第2のウェーハのう
ち、少なくとも一方の主面に酸化膜を形成して、前記第
1のウェーハと前記第2のウェーハの主面同士を密着し
て貼り合わせウェーハを作成し、熱処理により接合する
SОI基板の製造方法において、前記貼り合わせウェー
ハを、前記第1のウェーハの裏面より平面研削する工程
と、平面研削された前記第1のウェーハにおける裏面の
周縁部を、前記第2のウェーハにダメージを与えない厚
みまで周縁研削する工程と、前記貼り合わせウェーハを
構成する前記第1のウェーハの平面及び周縁部を、前記
酸化膜が露出するまでエッチングにより除去する工程
と、前記エッチングにより除去された第1のウェーハを
研磨して前記第1のウェーハを所定の厚みまで仕上げる
工程と、を備えたものである。
【0015】このように、平面研削した後に周縁研削す
るので、周縁研削の負荷を小さくすることができる。
【0016】請求項2記載の発明は、前記平面研削され
た前記第1のウェーハにおける裏面の周縁部を、前記第
2のウェーハにダメージを与えない厚みまで研削する工
程を一段研削で行うものである。
【0017】従って、高番手での一段研削で周縁研削す
ることにより、周縁研削の生産性を向上させることがで
きる。
【0018】請求項3記載の発明は、前記第2のウェー
ハの厚み公差を±5μm以内とするものである。
【0019】このように、特に第2のウェーハの厚み公
差を±5μm以内とすることで、第1のウェーハの周縁
研削における周縁残し代を小さくできるため、エッチン
グ時間の短縮を図ることができる。
【0020】このようにして、本発明によれば、研削工
程に要する時間が短くなり、ひいては生産性を向上させ
ることができるものである。
【0021】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を参照しながら説明する。尚、本実施の形態
において、従来例と機能的に変わらないものについて
は、説明を略述する。
【0022】図1は、SОI基板の製造工程を示す断面
図である。
【0023】図1において、外周に面取りが施され主面
が鏡面研磨された、第1のウェーハたる第1半導体ウェ
ーハ1及び第2のウェーハたる第2半導体ウェーハ2を
用意する。第2半導体ウェーハ2の厚みは、後工程の管
理上厚みの公差を小さくすることが望ましい。例えば、
625ミクロンメートル(μm)±5μmに形成した6
インチのウェーハを用意する。
【0024】また、実験により、第2半導体ウェーハ2
におけるTTV(Total ThicknessVariation)を±1μ
m以内にすると、SОI層の均一性が良くなることが判
明している。
【0025】次に、第1半導体ウェーハ1の主面を酸化
して、酸化膜1aを形成する。ここで、第1の半導体ウ
ェーハ1を酸化して酸化膜1aを形成したが、これに限
らず、第1半導体ウェーハ1及び第2半導体ウェーハ2
の両者を酸化して、酸化膜1a、2aを形成、もしくは
第2半導体ウェーハ2のみを酸化して、酸化膜2aを形
成してもよい。
【0026】更に、第1半導体ウェーハ1及び第2半導
体ウェーハ2、各々の洗浄を行う。
【0027】そして、第1半導体ウェーハ1、及び第2
半導体ウェーハ2の鏡面側を室温で密着し、接合して貼
り合わせウェーハ3を形成する。この際、接合力を増す
ために、酸化性雰囲気で高温、例えば1050°Cで6
時間の熱処理を行う(図1(1)参照)。
【0028】次に、貼り合わせウェーハ3を平面研削す
る際に、第2半導体ウェーハ2の裏面に傷が生じるのを
防ぐため、保護膜2bを形成する。
【0029】そして、平面研削は、荒い砥粒を用いて研
削する粗研を実施した後、細かい砥粒を用いて研削する
精研を実施する。これにより、研削によるダメージが小
さくなる。また、平面研削後の厚みのバラツキが±1μ
m以内になるように調整する(図1(2)参照)。
【0030】次に、ウェーハ3をチャック32に真空保
持し、周縁研削を実施する(図1(3)、図2参照)。
【0031】尚、dは活性層側のシリコンの厚みであ
る。
【0032】図2について、以下に説明する。
【0033】図2は、本発明の実施の形態に係るSOI
基板の製造方法の周縁研削を示す概略断面図で、第1半
導体ウェーハ1における裏面の周縁部を、第2半導体ウ
ェーハ2にダメージを与えない厚みまで研削する工程を
示している。
【0034】図2において、貼り合わせウェーハ3は、
第1半導体ウェーハ1がチャック32に真空保持され、
第1のウェーハ1の外周部が、円すい台状の砥石40に
当接している。
【0035】砥石40がその中心40aの回りに回転す
ることにより、第1半導体ウェーハの周縁が切削され
る。
【0036】周縁研削は、例えば#1500の高番手の
砥粒を有する砥石を用い、第2半導体ウェーハ2の厚み
を基準にして1段研削で周縁研削を実施する。このと
き、第2半導体ウェーハ2に対して第1半導体ウェーハ
1の周縁に形成される残し代を、例えば15μm±2μ
mにする。
【0037】次に、保護膜を除去する工程に進むが、保
護膜がワックスであれば、硫酸、過酸化洗浄で保護膜を
除去する。尚、必要であれば、SC1洗浄を実施してク
リーン化することが好適である。
【0038】次に、エッチングにより、平面研削面のダ
メージと第1半導体ウエーハ1の周縁部分とを完全に除
去する工程に進む。すなわち、フッ素及び硝酸の混酸
液、又はフッ素、硝酸、及び酢酸の混酸液で一定時間エ
ッチングを行い、このとき、エッチング後の厚みばらつ
きを±2μm以内にする(図1(4)参照)。
【0039】尚、エッチングは、KOH、NaOH等の
アルカリエッチングのみか、もしくはアルカリエッチン
グを行った後に、フッ酸、酢酸等、酸系のエッチングを
行ってもよい。
【0040】尚、酸系のエッチングのみを行えば、第1
半導体ウェーハ1のエッチング面に深いエッチピットが
形成されることはなく、また、エッチング時間が短縮さ
れるため、生産性がよい。また、酸系のエッチングの場
合、酸化膜とSiとのエッチング速度差がアルカリエッ
チングより小さいので、裏面酸化膜がエッチングされ
る。
【0041】貼り合わせウェーハ3の反り対策として、
裏面に酸化膜2aを所定の厚みだけ残す必要がある場合
には、あらかじめ貼り合わせ熱処理時に第2半導体ウェ
ーハ2の裏面に酸化膜2aを厚く形成しておく。
【0042】第2半導体ウェーハ2の裏面に酸化膜2a
が不要の場合は、研磨前に酸化膜2aを除去する(図1
(5)参照)。
【0043】また、酸系エッチングを行うと、平面研削
で形成されたフラットネスが悪化する不都合がある。
【0044】従って、フラットネスをよくするために、
例えば高精度研磨機で研磨を実施し、ウェーハの厚みの
公差(TTV)を1μm以下にするとよい。
【0045】次に、例えば枚葉研磨機で1枚ごとにSО
I層厚みが±0.5μmの厚みになるように研磨を実施
する(図1(6)参照)。
【0046】尚、高速研磨機による研磨が不可能な場合
は、再度平面研削を実施した後に研磨を実施してもよ
い。
【0047】また、本発明の実施の形態では、周縁研削に
砥石を用いたが、これに限らず、テープ等他の除去手段を
用いてもよい。その他、本発明の趣旨を逸脱しない範囲
において適宜の変更を加えることができる。
【0048】
【発明の効果】以上説明したように、本発明によれば、
平面研削した後に周縁研削するので、周縁研削の負荷を
小さくすることができる。
【0049】また、本発明は、平面研削された第1のウ
ェーハにおける裏面の周縁部を、第2のウェーハにダメ
ージを与えない厚みまで研削する工程を一段研削で行う
ので、一段研削で周縁研削することにより、周縁研削の
生産性を向上させることができる。
【0050】また、本発明は、第2のウェーハの厚み公
差を±5μm以内とすることにより、第1のウェーハの
周縁研削における周縁残し代を小さくできるため、エッ
チング時間の短縮を図ることができる。
【0051】このように、本発明によれば、研削工程に
要する時間が短くなり、ひいては生産性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係るSOI基板の製造
方法の製造工程を示す断面図である。
【図2】 本発明の実施の形態に係るSOI基板の製造
方法の周縁研削を示す概略図断面図である。
【図3】 従来のSOI基板の製造方法を示す断面図で
ある。
【図4】 従来のSOI基板の製造方法で貼り合わせウ
ェーハに生じた傷を示す概略図である。
【符号の説明】
1 第1半導体ウェーハ 1a 酸化膜 2 第2半導体ウェーハ 2a 酸化膜 2b 保護膜 3 貼り合わせウェーハ 22 周縁部 24 SОI層 26 埋め込み酸化膜 32 チャック 40 砥石

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 外周に面取りが施され主面が鏡面研磨さ
    れた第1のウェーハと第2のウェーハのうち、少なくと
    も一方の主面に酸化膜を形成して、前記第1のウェーハ
    と前記第2のウェーハの主面同士を密着して貼り合わせ
    ウェーハを作成し、熱処理により接合するSОI基板の
    製造方法において、 前記貼り合わせウェーハを、前記第1のウェーハの裏面
    より平面研削する工程と、 平面研削された前記第1のウェーハにおける裏面の周縁
    部を、前記第2のウェーハにダメージを与えない厚みま
    で周縁研削する工程と、 前記貼り合わせウェーハを構成する前記第1のウェーハ
    の平面及び周縁部を、前記酸化膜が露出するまでエッチ
    ングにより除去する工程と、 前記エッチングにより除去された第1のウェーハを研磨
    して前記第1のウェーハを所定の厚みまで仕上げる工程
    と、を備えたことを特徴とするSОI基板の製造方法。
  2. 【請求項2】 前記平面研削された前記第1のウェーハ
    における裏面の周縁部を前記第2のウェーハにダメージ
    を与えない厚みまで研削する工程を1段研削で行うこと
    を特徴とする請求項1記載のSОI基板の製造方法。
  3. 【請求項3】 前記第2のウェーハの厚み公差が±5μ
    m以内であることを特徴とする請求項1又は2記載のS
    ОI基板の製造方法。
JP2001352882A 2001-11-19 2001-11-19 Soi基板の製造方法 Pending JP2003151939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001352882A JP2003151939A (ja) 2001-11-19 2001-11-19 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001352882A JP2003151939A (ja) 2001-11-19 2001-11-19 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003151939A true JP2003151939A (ja) 2003-05-23

Family

ID=19165000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352882A Pending JP2003151939A (ja) 2001-11-19 2001-11-19 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003151939A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060893A (ja) * 2009-09-08 2011-03-24 Mitsubishi Electric Corp 半導体装置の製造方法
WO2011092795A1 (ja) * 2010-01-28 2011-08-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN106971936A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN109786234A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP2020131410A (ja) * 2019-02-25 2020-08-31 株式会社Sumco 貼り合わせウェーハのテラス加工方法及びテラス加工装置
US11276586B2 (en) 2018-09-10 2022-03-15 Kioxia Corporation Semiconductor manufacturing apparatus and method for manufacturing semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060893A (ja) * 2009-09-08 2011-03-24 Mitsubishi Electric Corp 半導体装置の製造方法
EP2530704A4 (en) * 2010-01-28 2013-07-03 Shinetsu Handotai Kk PROCESS FOR PRODUCING LINED TRENCHES
KR101645634B1 (ko) * 2010-01-28 2016-08-05 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조 방법
CN102725823A (zh) * 2010-01-28 2012-10-10 信越半导体股份有限公司 贴合晶片的制造方法
KR20120116444A (ko) * 2010-01-28 2012-10-22 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조 방법
EP2530704A1 (en) * 2010-01-28 2012-12-05 Shin-Etsu Handotai Co., Ltd. Bonded wafer production method
WO2011092795A1 (ja) * 2010-01-28 2011-08-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US8603897B2 (en) 2010-01-28 2013-12-10 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2011155200A (ja) * 2010-01-28 2011-08-11 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN106971936A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN109786234A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11276586B2 (en) 2018-09-10 2022-03-15 Kioxia Corporation Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP2020131410A (ja) * 2019-02-25 2020-08-31 株式会社Sumco 貼り合わせウェーハのテラス加工方法及びテラス加工装置
JP7047797B2 (ja) 2019-02-25 2022-04-05 株式会社Sumco 貼り合わせウェーハのテラス加工方法及びテラス加工装置

Similar Documents

Publication Publication Date Title
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
JP3352896B2 (ja) 貼り合わせ基板の作製方法
JP2003229384A (ja) 半導体装置の製造方法
JPH10223497A (ja) 貼り合わせ基板の作製方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2662495B2 (ja) 接着半導体基板の製造方法
JPH0917984A (ja) 貼り合わせsoi基板の製造方法
JP3632531B2 (ja) 半導体基板の製造方法
EP0860862B1 (en) Method of manufacturing a bonding substrate
JP2003151939A (ja) Soi基板の製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JPH0897111A (ja) Soi基板の製造方法
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JPH10270298A (ja) 張り合わせ基板の製造方法
JP2000340571A (ja) 高平坦度ウェーハの製造方法
JP2001110765A (ja) 高精度ウェーハとその製造方法
JP2002043257A (ja) ワークの研磨方法
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JPH09213593A (ja) 接着基板及びその製造方法
JP3524009B2 (ja) Soiウェーハおよびその製造方法
JPH1116861A (ja) 半導体装置の製造方法
JPH11340443A (ja) Soiウエーハの作製方法およびsoiウエーハ
JP2719276B2 (ja) 張り合わせsoiウェーハの製法