JP4224871B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP4224871B2
JP4224871B2 JP16089998A JP16089998A JP4224871B2 JP 4224871 B2 JP4224871 B2 JP 4224871B2 JP 16089998 A JP16089998 A JP 16089998A JP 16089998 A JP16089998 A JP 16089998A JP 4224871 B2 JP4224871 B2 JP 4224871B2
Authority
JP
Japan
Prior art keywords
single crystal
wafer
outer peripheral
crystal ingot
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16089998A
Other languages
English (en)
Other versions
JPH11348031A (ja
Inventor
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP16089998A priority Critical patent/JP4224871B2/ja
Publication of JPH11348031A publication Critical patent/JPH11348031A/ja
Application granted granted Critical
Publication of JP4224871B2 publication Critical patent/JP4224871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は半導体デバイスの素材として使用される半導体基板の製造方法に関する。
【0002】
【従来の技術】
半導体デバイスの素材として使用される半導体基板は、CZ法又はFZ法によりシリコン単結晶のインゴットを育成し、そのインゴットからウエーハを切り出すことにより製造される。この製造方法は、例えば精密機械51/7/1985「シリコン結晶とウエハ加工」に説明されている。インゴットから製品ウエーハを得る工程の詳細は以下の通りである。
【0003】
CZ法又はFZ法により育成されたシリコン単結晶のインゴットは、図7(a)に示すように、複数のブロック1,1・・に切断される。各ブロック1は、図7(b)に示すように、外面研削により直径が一定のブロック2に丸め加工される。場合によっては、丸め加工をした後に各ブロックに切断することもある。丸め加工に使用される外面研削機としては、ダイヤモンドカップホイールグラインダが一般的であり、円筒3次元研削盤として市販されている。
【0004】
丸め加工が終わると、X線でブロック2の結晶方位を確認し、その外周面の周方向一部に、結晶方位を示すオリエンテーションフラット(以下オリフラという)又はノッチを全長にわたって加工する。この加工を受けたブロック2は、図7(c)に示すように、内周刃又はワイヤソーにより多数枚のウエーハ3,3・・・にスライスされる。
【0005】
各ウエーハ3に対しては、まず、図7(d)に示すように、周縁部の欠けやチップ防止を目的として、面取り加工を施す。次いで、ウエーハ3の厚みを均一にするために、ラッピングを行う。ラッピングとは、定盤と被加工物の間に砥液を注入し、定盤の回転による砥液の移動や引き掻き作用で被加工物の表面を研磨する加工である。
【0006】
ラッピングが終わると、図7(e)に示すように、エッチングによりウエーハ3の表面全体を溶解する。エッチングの目的は、これまでの機械加工により形成された加工歪層4の除去や表面粗さの低減、平坦化等にある。エッチング液としては、フッ酸と硝酸の混合液に減速剤として酢酸を加えた酸性液が多用されているが、KOHやNaOHなどに界面活性剤を添加したアルカリ液も一部では使用されている。
【0007】
エッチングが終わると、図には示されていないが、ゲッタリングのために裏面にサンドブラストで加工歪付けを行い、650℃でドナキラー処理を行う。現在では、裏面の加工歪はデバイス工程で発塵源となるため、裏面にポリシリコン膜を形成する場合もある。また、IGを目的として650℃前後の温度で酸素析出核を成長させる場合もある。更に、後述するエピ成長時のオートドープ防止を目的として、裏面にCVDで酸化膜を形成する場合もある。
【0008】
そして最後に、表面研磨を行うことにより、鏡面をもつシリコンウエーハが得られる。この表面研磨は、従来は片面のみに行われていたが、高精度の要求により両面に行う場合も増加している。高精度化のために、表面研磨の前に高精度で低ダメージの表面研削を行う場合もある。また、デバイス工程での発塵、欠けなどを低減するために、表面研磨の前に面取り面を鏡面に研磨することもある。
【0009】
更に、上記工程の外にも、シリコンウエーハのデバイス形成層である表層の結晶品質を改善することを目的として、高温での熱処理やエピ層の成長を行う場合がある。なお、洗浄は適宜行われる。
【0010】
【発明が解決しようとする課題】
このような従来の半導体基板の製造方法では、インゴットから製品ウエーハを得るのに多くの工程が必要である。主なものだけでも、インゴットの切断によるブロック1の採取、外面研削による定径ブロック2への丸め加工、結晶方位を表すオリフラ又はノッチの加工、スライスによるウエーハ3の採取、ウエーハ周縁部の面取り加工、ウエーハ厚を均一にするためのラッピング、加工歪層を除去するためのエッチング、表面研磨による鏡面加工などがある。
【0011】
これらの加工のなかでも、例えばウエーハ周縁部の面取りは、ブロック2から切り出された多数枚のウエーハ3,3・・のそれぞれに実施されるために、能率が低く、能率を上げるためには多数の加工機を必要とする。加工歪層を除去するためのエッチングも、多数枚のウエーハ3,3・・のそれぞれに実施される。
【0012】
このような事情のため、インゴットから製品ウエーハを得るための設備投資に必要な額は現状でも膨大であり、現状より大径の基板を製造したり、デバイスの高集積化に伴う高平坦度化や、裏面・外周面の鏡面化の要求に応えるためには、その額は更に膨らむことが予想され、これによる製造コストの増大が大きな問題として懸念される。
【0013】
本発明の目的は、従来より低コストで高品質の半導体基板を製造できる半導体基板の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の本発明は、単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去する外面仕上げ工程と、この外面仕上げ工程後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法である。
【0015】
請求項2に記載の本発明は、単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去し、該加工歪層を除去した後に単結晶インゴットの外周面を鏡面に加工する外面仕上げ工程と、この外面仕上げ工程の後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法である。
【0016】
請求項3に記載の本発明は、前記スライス工程の後に、単結晶ウエーハを製品に仕上げるウエーハ仕上げ工程を包含することを特徴とする請求項1または請求項2に記載の半導体基板の製造方法である。
【0017】
請求項4に記載の本発明は、前記ウエーハ仕上げ工程では、ウエーハの外周面に保護膜を残した状態でウエーハの表面を加工することを特徴とする請求項に記載の半導体基板の製造方法である。
【0018】
本発明の半導体基板の製造方法では、外面加工の前に、インゴット外周面の周方向一部に結晶方位を表す加工を軸方向の全長にわたって実施することができる。その場合、インゴットの外周面に形成される環状凸部は、全周に連続するものとはならない。周方向に連続する環状凸部とは、全周にわたって切れ目なく連続するものを意味せず、周方向の一部で分断されているものを含む。
【0019】
環状凸部は、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する形状とすることができる。
【0020】
外面加工は、エッチング等の化学的なものでもよいが、効率の点からはインゴットの外周面を研削する機械加工が好ましい。
【0021】
外面加工では、丸め加工、凹凸加工及び面取り加工を同時に行うことができる。これにより、工程の簡素化が図られる。
【0022】
外面加工の後には、当該加工によって単結晶インゴットの外周面表層部に生じた加工歪層を除去するための外面仕上げを実施することができる。この外面仕上げとしては、例えばエッチングを用いることができる。この外面仕上げでは、加工歪層を除去した後に、単結晶インゴットの外周面を鏡面に加工することができる。
【0023】
外面加工の後には又、単結晶インゴットの外周面に保護膜を形成する膜付けを実施する。外面仕上げを実施する場合は、外面仕上げの後に膜付けを実施する。この膜付けにより、後のスライスではウエーハの周縁部が保護される。保護膜としては、CVDで形成された酸化膜等の他に、熱酸化膜、樹脂の塗布膜等を挙げることができる。
【0024】
スライスの後には、単結晶ウエーハを製品に仕上げるウエーハ仕上げ加工を実施することができる。ここにおけるウエーハ仕上げ加工としては、ラッピング又は平面研削を挙げることができる。これによりウエーハ表面が平坦化され、ウエーハ厚が均一化される。ラッピング又は平面研削の後には研磨を行うことができる。この研磨により、ウエーハ表面の加工歪層が除去される。また、その表面が鏡面に仕上げられる。研磨の後には、平坦度を良くするために、月刊Semiconductor World 1994.4「SOIウエーハ加工技術」に記載されているようなプラズマエッチングを行うことができる。これらのウエーハ仕上げ加工では、ウエーハの外周面に保護膜を残すことにより、周縁部が保護される。
【0025】
本発明の半導体基板の製造方法では、単結晶インゴットから単結晶ウエーハを切り出す前の外面加工工程で、面取り加工を受けた単結晶ウエーハを複数枚重ね合わせて一体化したような特殊形状の単結晶インゴットが製造される。
【0026】
このような特殊形状の単結晶インゴットを製造すれば、第1に、ウエーハ周縁部の面取り加工がインゴットの状態で一括して効率的に実施され、手数のかかるウエーハ状態での面取り加工が不要となる。第2に、加工歪層を除去するためのエッチングもインゴットの状態で一括して効率的に実施され、手数のかかるウエーハ状態でのエッチングが不要になる。第3に、インゴットを定径化するための丸め加工も不要になる。第4に、ウエーハの外周面を鏡面加工する場合も、その加工がインゴットの状態で効率的に実施される。第5に、ウエーハの周縁部を保護膜で保護する場合も、その膜付けがインゴットの状態で一括して効率的に実施される。
【0027】
そして膜付けは、スライスでウエーハの周縁部を保護するだけでなく、その後のラッピングや平面研削等でもウエーハの周縁部を効果的に保護する。
【0028】
これらにより、高品質の半導体基板が低コストで製造される。
【0029】
また、本発明の半導体基板の製造方法において使用される外面加工装置としては、単結晶インゴットを支持して周方向に回転させる手段と、周方向に回転する単結晶インゴットの回転中心線に平行に設けられ、溝付きの外周面を当該単結晶インゴットの外周面に押し付けることにより、単結晶インゴットの外周面に周方向に連続する環状凸部を形成する研削ロールとを具備する外面研削装置が挙げられる。この装置により丸め加工、凹凸加工及び面取り加工を効率的な機械加工により同時に実施でき、上述した特殊形状の単結晶インゴットを経済的に製造できる。
【0030】
研削ロールは、複数の環状凸部を同時に形成するために、その外周面に複数の溝を軸方向に連設した構成が好ましい。
【0031】
また、本発明の半導体基板の製造方法において使用される別の外面加工装置としては、外周面に周方向に連続する環状凸部を形成された単結晶インゴットを支持して周方向に回転させる手段と、周方向に回転する単結晶インゴットの回転中心線に平行に設けられ、当該単結晶インゴットの外周面に押し付けられることにより、環状凸部の表面を研磨するロール状の研磨パッドとを具備する外面研磨装置が挙げられる。この装置により環状凸部の鏡面加工をメカノケミカル加工により効率的に実施できる。
【0032】
また、本発明の半導体基板の製造方法により得られる単結晶インゴットは、軸方向に所定の間隔で並列し、それぞれが周方向に連続する複数の環状凸部を外周面に有する特殊形状のインゴットであり、このインゴットからウエーハを切り出すことにより、面取り加工やエッチングを必要としないウエーハを提供できる。
【0033】
ここにおける環状凸部も、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する形状とすることができる。
【0034】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【0035】
図1は本発明の実施形態に係る半導体基板の製造方法の工程図、図2は同製造方法に使用される外面加工装置(外面研削装置)の正面図、図3はノッチ部の加工が可能な外面加工装置(外面研削装置)の正面図、図4は同外面加工装置によるノッチ部の加工を示す側面図、図5は同製造方法に使用される別の外面加工装置(外面研磨装置)の正面図、図6は他の研削ロールの正面図である。
【0036】
本発明の実施形態に係る半導体基板の製造方法では、まず、図1(a)に示すように、CZ法又はFZ法により育成されたシリコン単結晶のインゴット10が複数のブロック11,11・・に切断分離される。
【0037】
各ブロック11に対しては、先ず、X線で結晶方位を確認し、その結晶方位を示すオリフラ又はノッチを外周面の周方向一部に軸方向全長にわたって加工する。オリフラ又はノッチが形成されると、図1(b)に示すように、スライス加工により得られる単結晶ウエーハの所定の結晶方位に対応するよう、ブロック11の外周面を研削加工することにより、その外周面に周方向に連続する複数の環状凸部12,12・・を軸方向に所定の間隔で形成する。
【0038】
各環状凸部12は、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する略半円形の断面形状である。環状凸部12の幅Wは、ブロック11からスライスされたウエーハの厚み、即ちウエーハの最終厚T+ウエーハの両面加工代(t1+t2)に相当し、隣接する環状凸部12,12の間に形成される環状溝13の幅wはそのスライス代Sに相当する〔図1(e)参照〕。
【0039】
この外面加工には、例えば図2に示す外面加工装置20が使用される。図2に示された外面加工装置20は、ブロック11を支持して周方向に回転させる手段と、そのブロック11の外周面に押圧される研削ロール21とを備えている。研削ロール21は、所定数の研削ディスク22,22・・を軸方向に連結して一体化した構成になっており、その中心軸はブロック11の回転中心線に平行である。各研削ディスク22は、環状凸部12に対応する断面形状の環状溝を外周面に備えた溝付きディスクであり、その外周面はダイヤモンドが蒸着された凹凸研削面になっている。この凹凸研削面は、軸方向に複数形成されていてもよい。
【0040】
ブロック11を周方向に回転させ、その外周面に研削液をかけながら、研削ロール21をその外周面に押し付けることにより、ブロック11の外周面に所定数の環状凸部12,12・・が同時に形成される。所定数の環状凸部12,12・・の形成が終わると、一旦、研削ロール21をブロック11から離し、ブロック11を軸方向に移動させ、再び所定数の環状凸部12,12・・を形成する。これを繰り返すことにより、ブロック11の外周面全体に環状凸部12,12・・が形成され、面取り加工を受けた単結晶ウエーハを複数枚重ね合わせて一体化したような特殊形状のブロック14が製造される。
【0041】
即ち、図2に示す外面加工装置20によると、定径のための丸め加工、凹凸加工及び面取り加工が同時に行われる。
【0042】
ブロック11の外周面にオリフラが形成されている場合は問題ないが、ノッチが形成されている場合は、図2の外面加工装置20では研削ディスク22がノッチ部に侵入しないため、ノッチ部に面取り加工を行うことができない。そこで、例えば図3に示す外面加工装置30を用いてノッチ部に面取りを行う。
【0043】
図3に示された外面加工装置30は、特殊形状のブロック14を支持して周方向に回転させる手段と、そのブロック14の外周面に押圧される研削ロール31とを備えている。研削ロール31は、ノッチ部15に侵入する小径の研削ディスク32,32・・を軸方向に連設した一体構成になっている。研削ロール31を回転させながらブロック14の外周面に押し付け、ブロック14を低速で回転させると、図4に示すように、研削ロール31の各研削ディスク32がブロック14のノッチ部15を通過し、ノッチ部15が面取りされる。
【0044】
ここでは、ノッチ部の形成、外面加工装置20による環状凸部12,12・・の形成、及び外面加工装置30によるノッチ部の面取りを順に行ったが、当初より外面加工装置30を使用してノッチ部の形成、環状凸部12,12・・の形成、及びノッチ部の面取りを同時に行うこともできる。また、オリフラを形成する場合も外面加工装置30を用いてオリフラの形成及び環状凸部12,12・・の形成を同時に行うこともできる。
【0045】
環状凸部12の断面形状は、ここでは半円形状としたが、台形状でもよい。その場合は、図6(a)示すような研削ロール21,31を使用すればよい。また、隣接する環状凸部12,12間に形成される環状溝13の底面形状は、軸方向でフラットであるが、半円形状でもよい。その場合は、図6(b)示すような研削ロール21,31を使用すればよい。
【0046】
特殊形状のブロック14が製造されると、図1(c)に示すように、ブロック14の外周面表層部に存在する加工歪層16を除去するためにエッチングを行う。エッチング液にはフッ酸と硝酸の混合液、又はKOHやNaOHなどに界面活性剤を添加したアルカリ液を用いる。ブロック14の外周面が均一にエッチングされるように、ブロック14を両端面で保持して回転させたり、エッチング液を攪拌することが可能である。
【0047】
エッチングが終わると、ブロック14の外周面を、例えば図5に示す外面加工装置40により鏡面研磨する。外面加工装置40は、特殊形状のブロック14を支持して回転させる手段と、そのブロック14の外周面に押圧されるロール状の研磨パッド41,42とを備えている。研磨パッド41は直胴ロールであるが、研磨パッド42の外周面には、環状凸部12に対応する断面形状の環状溝43,43・・が設けられている。ブロック14の外周面に研磨スラリを供給し、研磨パッド41,42を回転させながらその外周面に押し付けることにより、研磨パッド41で環状凸部12,12・・の各先端面が、また研磨パッド42で環状凸部12,12・・の各側面がそれぞれ鏡面研磨される。
【0048】
鏡面研磨によって加工歪層16の除去が可能であれば、エッチングを省略して直接鏡面研磨を行うことも可能である。
【0049】
ブロック14の外周面の鏡面研磨が終わると、図1(d)に示すように、その外周面に保護膜17を形成する。保護膜17の形成方法としては、例えばブロック14の外周面に樹脂を塗布したり、OCD(SiO2 系被膜形成用塗布液)を塗布して加熱により硬化させる方法がある。
【0050】
他の形成方法としては、減圧CVD炉を用いて例えば700℃程度で酸化膜や窒化膜を形成する方法がある。この場合、膜形成のための熱処理で酸素析出核の成長を促すことができるので、IG源の形成が可能となる。また、ブロック14の外周面に凹凸が形成され、その表面積が大きく、冷却速度が速くなるため、ドナーキラー処理も可能となる。
【0051】
更に別の形成方法としては、拡散炉を用いて酸化性雰囲気中で例えば800〜1000℃程度の熱処理を行うことにより、熱酸化膜を形成する方法がある。この場合も同様に、IG源の形成やドナーキラー処理が可能となる。
【0052】
膜形成時もエッチング時と同様にブロック14を両端面で保持して外周面を保護するようにする。
【0053】
膜形成が終わると、図1(e)に示すように、結晶面が所定の面になるように、ブロック14をスライス機にセットし、隣接する環状凸部12,12の間でブロック14を切断することにより、ブロック14から複数枚のウエーハ18,18・・を切り出す。スライス機としてはワイヤソーでも内周刃ソーでもよい。この加工では、ブロック14の外周面が保護膜17にて保護されているので、その外周面の損傷や汚れが防止される。切り出されたウエーハ18は、既に外周面の面取り及び鏡面仕上げを終え、更に仕上げ面が保護膜17にて保護された状態にある。
【0054】
各ウエーハ18に対しては、先ず、スライス面を平坦化しウエーハ厚を均一化するために、外周面に保護膜17を残した状態で両面にラッピング又は平面研削を行う。両面の平面研削は片面ずつ行っても、両面同時に行ってもよい。また、ラッピングの後に片面又は両面の平面研削を行ってもよい。この加工では、ウエーハ18の外周面に保護膜17が残されているので、その外周面の損傷や汚れが防止される。
【0055】
スライス面の平坦化及びウエーハ厚の均一化が終わると、図1(f)に示すように、表面の加工歪層19を除去しその表面を鏡面化するために、ウエーハ18の外周面に保護膜17を残した状態で両面を研磨する。両面の研磨は片面ずつ行っても、両面同時に行ってもよい。この加工でも、ウエーハ18の外周面に保護膜17が残されているので、その外周面の損傷や汚れが防止される。
【0056】
外周面の損傷や汚れのおそれがない場合や保護膜17が研磨面に悪影響を及ぼすおそれがある場合は、保護膜17を除去した後に研磨を行ってもよい。それ以外の場合は、図1(g)に示すように、研磨後に保護膜17を除去し洗浄を行う。保護膜17の除去は、その保護膜17が酸化膜であればHFで、エポキシ樹脂であれば溶剤を用いて行う。
【0057】
以上の工程により、両面が鏡面研磨され且つ外周面の面取り及び鏡面研磨が行われた高品質なウエーハ18が、従来より僅かの工程数で、しかも周縁部の欠けや汚れを生じることなく製造される。
【0058】
上記実施形態では、インゴット11の外周面に環状凸部12,12・・を形成することで、定径のための丸め加工、凹凸加工及び面取り加工を同時に行ったが、定径のための丸め加工の後に凹凸加工及び面取り加工を行うことも可能である。また、凹凸加工及び面取り加工は、凹凸加工の後に面取り加工を行うものでもよい。
【0059】
ウエーハの加工では、適当な工程間に裏面へのCVD酸化膜形成、EGとしてのポリシリコン膜の形成、表層に無欠陥層を形成するための高温熱処理、平坦度を良くするためのプラズマエッチング処理等を適宜付加することができる。この場合、保護膜が樹脂膜である場合は熱処理前に保護膜を除去するのがよい。研磨後にエピ成長を行うことも可能である。
【0060】
なお、洗浄は必要な段階で適宜実施される。
【0061】
【発明の効果】
以上に説明した通り、本発明の半導体基板の製造方法は、インゴットの状態で外周面に複数の環状凸部を形成する加工を行うことにより、多数枚のウエーハに対する面取り加工を極めて簡単に実施することができる。また、インゴットの定径のための丸め加工を省略することができる。更に、多数枚のウエーハに対するエッチングを省略することもできる。これらにより、高品質なウエーハを能率よく低コストで製造することが可能になる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体基板の製造方法の工程図である。
【図2】 同製造方法に使用される外面加工装置(外面研削装置)の正面図である。
【図3】 ノッチ部の加工が可能な外面加工装置(外面研削装置)の正面図である。
【図4】 同外面加工装置によるノッチ部の加工を示す側面図である。
【図5】 同製造方法に使用される外面加工装置(外面研磨装置)の正面図である。
【図6】 他の研削ロールの正面図である。
【図7】 従来の半導体基板の製造方法の工程図である。
【符号の説明】
10 単結晶インゴット
11 単結晶インゴットから切り出されたブロック
12 環状凸部
13 隣接する環状凸部間に形成される環状溝
14 環状凸部が形成された特殊形状のブロック
15 ノッチ部
16 外周面の加工歪層
17 保護膜
18 単結晶ウエーハ
19 ウエーハ表面の加工歪層
20,30 外面加工装置(外面研削装置)
21 31 研削ロール
22 32 研削ディスク
40 外面加工装置(外面研磨装置)
41,42 研磨パッド

Claims (4)

  1. 単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去する外面仕上げ工程と、この外面仕上げ工程後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法。
  2. 単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去し、該加工歪層を除去した後に単結晶インゴットの外周面を鏡面に加工する外面仕上げ工程と、この外面仕上げ工程の後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法。
  3. 前記スライス工程の後に、単結晶ウエーハを製品に仕上げるウエーハ仕上げ工程を包含することを特徴とする請求項1または請求項2に記載の半導体基板の製造方法。
  4. 前記ウエーハ仕上げ工程では、ウエーハの外周面に保護膜を残した状態でウエーハの表面を加工することを特徴とする請求項に記載の半導体基板の製造方法。
JP16089998A 1998-06-09 1998-06-09 半導体基板の製造方法 Expired - Fee Related JP4224871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11348031A JPH11348031A (ja) 1999-12-21
JP4224871B2 true JP4224871B2 (ja) 2009-02-18

Family

ID=15724770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16089998A Expired - Fee Related JP4224871B2 (ja) 1998-06-09 1998-06-09 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4224871B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099936A (ja) * 2004-08-30 2006-04-13 Hoya Corp 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材
JP2007250962A (ja) * 2006-03-17 2007-09-27 Disco Abrasive Syst Ltd ウエーハの製造方法
DE102006060195A1 (de) * 2006-12-18 2008-06-26 Jacobs University Bremen Ggmbh Kantenverrundung von Wafern
JP2009182180A (ja) * 2008-01-31 2009-08-13 Tkx:Kk 半導体ウェハーの製造方法及び半導体ウェハー
JP2010010299A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 脆性材料からなるチップの製造方法
JP2010150080A (ja) * 2008-12-25 2010-07-08 Disco Abrasive Syst Ltd シリコンブロックの処理方法
DE102013113030A1 (de) * 2013-03-28 2014-10-02 Freiberger Compound Materials Gmbh Verfahren zur Kantenverrundung von Halbleiter-Wafern
JP7153578B2 (ja) * 2019-01-29 2022-10-14 信越半導体株式会社 シリコンウェーハの製造方法
JP7045676B1 (ja) * 2021-12-14 2022-04-01 有限会社サクセス 半導体結晶ウェハの製造装置および製造方法

Also Published As

Publication number Publication date
JPH11348031A (ja) 1999-12-21

Similar Documents

Publication Publication Date Title
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
JP4192482B2 (ja) シリコンウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3329288B2 (ja) 半導体ウエーハおよびその製造方法
US5756399A (en) Process for making semiconductor wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3828176B2 (ja) 半導体ウェハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
US20020016072A1 (en) Method of manufacturing semiconductor wafer
JP4224871B2 (ja) 半導体基板の製造方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP6879223B2 (ja) 貼り合わせウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JPH0513388A (ja) 半導体ウエーハの製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
JP2003151939A (ja) Soi基板の製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees