JP4224871B2 - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP4224871B2
JP4224871B2 JP16089998A JP16089998A JP4224871B2 JP 4224871 B2 JP4224871 B2 JP 4224871B2 JP 16089998 A JP16089998 A JP 16089998A JP 16089998 A JP16089998 A JP 16089998A JP 4224871 B2 JP4224871 B2 JP 4224871B2
Authority
JP
Japan
Prior art keywords
single crystal
wafer
outer peripheral
crystal ingot
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16089998A
Other languages
Japanese (ja)
Other versions
JPH11348031A (en
Inventor
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP16089998A priority Critical patent/JP4224871B2/en
Publication of JPH11348031A publication Critical patent/JPH11348031A/en
Application granted granted Critical
Publication of JP4224871B2 publication Critical patent/JP4224871B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は半導体デバイスの素材として使用される半導体基板の製造方法に関する。
【0002】
【従来の技術】
半導体デバイスの素材として使用される半導体基板は、CZ法又はFZ法によりシリコン単結晶のインゴットを育成し、そのインゴットからウエーハを切り出すことにより製造される。この製造方法は、例えば精密機械51/7/1985「シリコン結晶とウエハ加工」に説明されている。インゴットから製品ウエーハを得る工程の詳細は以下の通りである。
【0003】
CZ法又はFZ法により育成されたシリコン単結晶のインゴットは、図7(a)に示すように、複数のブロック1,1・・に切断される。各ブロック1は、図7(b)に示すように、外面研削により直径が一定のブロック2に丸め加工される。場合によっては、丸め加工をした後に各ブロックに切断することもある。丸め加工に使用される外面研削機としては、ダイヤモンドカップホイールグラインダが一般的であり、円筒3次元研削盤として市販されている。
【0004】
丸め加工が終わると、X線でブロック2の結晶方位を確認し、その外周面の周方向一部に、結晶方位を示すオリエンテーションフラット(以下オリフラという)又はノッチを全長にわたって加工する。この加工を受けたブロック2は、図7(c)に示すように、内周刃又はワイヤソーにより多数枚のウエーハ3,3・・・にスライスされる。
【0005】
各ウエーハ3に対しては、まず、図7(d)に示すように、周縁部の欠けやチップ防止を目的として、面取り加工を施す。次いで、ウエーハ3の厚みを均一にするために、ラッピングを行う。ラッピングとは、定盤と被加工物の間に砥液を注入し、定盤の回転による砥液の移動や引き掻き作用で被加工物の表面を研磨する加工である。
【0006】
ラッピングが終わると、図7(e)に示すように、エッチングによりウエーハ3の表面全体を溶解する。エッチングの目的は、これまでの機械加工により形成された加工歪層4の除去や表面粗さの低減、平坦化等にある。エッチング液としては、フッ酸と硝酸の混合液に減速剤として酢酸を加えた酸性液が多用されているが、KOHやNaOHなどに界面活性剤を添加したアルカリ液も一部では使用されている。
【0007】
エッチングが終わると、図には示されていないが、ゲッタリングのために裏面にサンドブラストで加工歪付けを行い、650℃でドナキラー処理を行う。現在では、裏面の加工歪はデバイス工程で発塵源となるため、裏面にポリシリコン膜を形成する場合もある。また、IGを目的として650℃前後の温度で酸素析出核を成長させる場合もある。更に、後述するエピ成長時のオートドープ防止を目的として、裏面にCVDで酸化膜を形成する場合もある。
【0008】
そして最後に、表面研磨を行うことにより、鏡面をもつシリコンウエーハが得られる。この表面研磨は、従来は片面のみに行われていたが、高精度の要求により両面に行う場合も増加している。高精度化のために、表面研磨の前に高精度で低ダメージの表面研削を行う場合もある。また、デバイス工程での発塵、欠けなどを低減するために、表面研磨の前に面取り面を鏡面に研磨することもある。
【0009】
更に、上記工程の外にも、シリコンウエーハのデバイス形成層である表層の結晶品質を改善することを目的として、高温での熱処理やエピ層の成長を行う場合がある。なお、洗浄は適宜行われる。
【0010】
【発明が解決しようとする課題】
このような従来の半導体基板の製造方法では、インゴットから製品ウエーハを得るのに多くの工程が必要である。主なものだけでも、インゴットの切断によるブロック1の採取、外面研削による定径ブロック2への丸め加工、結晶方位を表すオリフラ又はノッチの加工、スライスによるウエーハ3の採取、ウエーハ周縁部の面取り加工、ウエーハ厚を均一にするためのラッピング、加工歪層を除去するためのエッチング、表面研磨による鏡面加工などがある。
【0011】
これらの加工のなかでも、例えばウエーハ周縁部の面取りは、ブロック2から切り出された多数枚のウエーハ3,3・・のそれぞれに実施されるために、能率が低く、能率を上げるためには多数の加工機を必要とする。加工歪層を除去するためのエッチングも、多数枚のウエーハ3,3・・のそれぞれに実施される。
【0012】
このような事情のため、インゴットから製品ウエーハを得るための設備投資に必要な額は現状でも膨大であり、現状より大径の基板を製造したり、デバイスの高集積化に伴う高平坦度化や、裏面・外周面の鏡面化の要求に応えるためには、その額は更に膨らむことが予想され、これによる製造コストの増大が大きな問題として懸念される。
【0013】
本発明の目的は、従来より低コストで高品質の半導体基板を製造できる半導体基板の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の本発明は、単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去する外面仕上げ工程と、この外面仕上げ工程後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法である。
【0015】
請求項2に記載の本発明は、単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去し、該加工歪層を除去した後に単結晶インゴットの外周面を鏡面に加工する外面仕上げ工程と、この外面仕上げ工程の後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法である。
【0016】
請求項3に記載の本発明は、前記スライス工程の後に、単結晶ウエーハを製品に仕上げるウエーハ仕上げ工程を包含することを特徴とする請求項1または請求項2に記載の半導体基板の製造方法である。
【0017】
請求項4に記載の本発明は、前記ウエーハ仕上げ工程では、ウエーハの外周面に保護膜を残した状態でウエーハの表面を加工することを特徴とする請求項に記載の半導体基板の製造方法である。
【0018】
本発明の半導体基板の製造方法では、外面加工の前に、インゴット外周面の周方向一部に結晶方位を表す加工を軸方向の全長にわたって実施することができる。その場合、インゴットの外周面に形成される環状凸部は、全周に連続するものとはならない。周方向に連続する環状凸部とは、全周にわたって切れ目なく連続するものを意味せず、周方向の一部で分断されているものを含む。
【0019】
環状凸部は、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する形状とすることができる。
【0020】
外面加工は、エッチング等の化学的なものでもよいが、効率の点からはインゴットの外周面を研削する機械加工が好ましい。
【0021】
外面加工では、丸め加工、凹凸加工及び面取り加工を同時に行うことができる。これにより、工程の簡素化が図られる。
【0022】
外面加工の後には、当該加工によって単結晶インゴットの外周面表層部に生じた加工歪層を除去するための外面仕上げを実施することができる。この外面仕上げとしては、例えばエッチングを用いることができる。この外面仕上げでは、加工歪層を除去した後に、単結晶インゴットの外周面を鏡面に加工することができる。
【0023】
外面加工の後には又、単結晶インゴットの外周面に保護膜を形成する膜付けを実施する。外面仕上げを実施する場合は、外面仕上げの後に膜付けを実施する。この膜付けにより、後のスライスではウエーハの周縁部が保護される。保護膜としては、CVDで形成された酸化膜等の他に、熱酸化膜、樹脂の塗布膜等を挙げることができる。
【0024】
スライスの後には、単結晶ウエーハを製品に仕上げるウエーハ仕上げ加工を実施することができる。ここにおけるウエーハ仕上げ加工としては、ラッピング又は平面研削を挙げることができる。これによりウエーハ表面が平坦化され、ウエーハ厚が均一化される。ラッピング又は平面研削の後には研磨を行うことができる。この研磨により、ウエーハ表面の加工歪層が除去される。また、その表面が鏡面に仕上げられる。研磨の後には、平坦度を良くするために、月刊Semiconductor World 1994.4「SOIウエーハ加工技術」に記載されているようなプラズマエッチングを行うことができる。これらのウエーハ仕上げ加工では、ウエーハの外周面に保護膜を残すことにより、周縁部が保護される。
【0025】
本発明の半導体基板の製造方法では、単結晶インゴットから単結晶ウエーハを切り出す前の外面加工工程で、面取り加工を受けた単結晶ウエーハを複数枚重ね合わせて一体化したような特殊形状の単結晶インゴットが製造される。
【0026】
このような特殊形状の単結晶インゴットを製造すれば、第1に、ウエーハ周縁部の面取り加工がインゴットの状態で一括して効率的に実施され、手数のかかるウエーハ状態での面取り加工が不要となる。第2に、加工歪層を除去するためのエッチングもインゴットの状態で一括して効率的に実施され、手数のかかるウエーハ状態でのエッチングが不要になる。第3に、インゴットを定径化するための丸め加工も不要になる。第4に、ウエーハの外周面を鏡面加工する場合も、その加工がインゴットの状態で効率的に実施される。第5に、ウエーハの周縁部を保護膜で保護する場合も、その膜付けがインゴットの状態で一括して効率的に実施される。
【0027】
そして膜付けは、スライスでウエーハの周縁部を保護するだけでなく、その後のラッピングや平面研削等でもウエーハの周縁部を効果的に保護する。
【0028】
これらにより、高品質の半導体基板が低コストで製造される。
【0029】
また、本発明の半導体基板の製造方法において使用される外面加工装置としては、単結晶インゴットを支持して周方向に回転させる手段と、周方向に回転する単結晶インゴットの回転中心線に平行に設けられ、溝付きの外周面を当該単結晶インゴットの外周面に押し付けることにより、単結晶インゴットの外周面に周方向に連続する環状凸部を形成する研削ロールとを具備する外面研削装置が挙げられる。この装置により丸め加工、凹凸加工及び面取り加工を効率的な機械加工により同時に実施でき、上述した特殊形状の単結晶インゴットを経済的に製造できる。
【0030】
研削ロールは、複数の環状凸部を同時に形成するために、その外周面に複数の溝を軸方向に連設した構成が好ましい。
【0031】
また、本発明の半導体基板の製造方法において使用される別の外面加工装置としては、外周面に周方向に連続する環状凸部を形成された単結晶インゴットを支持して周方向に回転させる手段と、周方向に回転する単結晶インゴットの回転中心線に平行に設けられ、当該単結晶インゴットの外周面に押し付けられることにより、環状凸部の表面を研磨するロール状の研磨パッドとを具備する外面研磨装置が挙げられる。この装置により環状凸部の鏡面加工をメカノケミカル加工により効率的に実施できる。
【0032】
また、本発明の半導体基板の製造方法により得られる単結晶インゴットは、軸方向に所定の間隔で並列し、それぞれが周方向に連続する複数の環状凸部を外周面に有する特殊形状のインゴットであり、このインゴットからウエーハを切り出すことにより、面取り加工やエッチングを必要としないウエーハを提供できる。
【0033】
ここにおける環状凸部も、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する形状とすることができる。
【0034】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【0035】
図1は本発明の実施形態に係る半導体基板の製造方法の工程図、図2は同製造方法に使用される外面加工装置(外面研削装置)の正面図、図3はノッチ部の加工が可能な外面加工装置(外面研削装置)の正面図、図4は同外面加工装置によるノッチ部の加工を示す側面図、図5は同製造方法に使用される別の外面加工装置(外面研磨装置)の正面図、図6は他の研削ロールの正面図である。
【0036】
本発明の実施形態に係る半導体基板の製造方法では、まず、図1(a)に示すように、CZ法又はFZ法により育成されたシリコン単結晶のインゴット10が複数のブロック11,11・・に切断分離される。
【0037】
各ブロック11に対しては、先ず、X線で結晶方位を確認し、その結晶方位を示すオリフラ又はノッチを外周面の周方向一部に軸方向全長にわたって加工する。オリフラ又はノッチが形成されると、図1(b)に示すように、スライス加工により得られる単結晶ウエーハの所定の結晶方位に対応するよう、ブロック11の外周面を研削加工することにより、その外周面に周方向に連続する複数の環状凸部12,12・・を軸方向に所定の間隔で形成する。
【0038】
各環状凸部12は、面取り加工を受けた単結晶ウエーハの周縁部形状に対応する略半円形の断面形状である。環状凸部12の幅Wは、ブロック11からスライスされたウエーハの厚み、即ちウエーハの最終厚T+ウエーハの両面加工代(t1+t2)に相当し、隣接する環状凸部12,12の間に形成される環状溝13の幅wはそのスライス代Sに相当する〔図1(e)参照〕。
【0039】
この外面加工には、例えば図2に示す外面加工装置20が使用される。図2に示された外面加工装置20は、ブロック11を支持して周方向に回転させる手段と、そのブロック11の外周面に押圧される研削ロール21とを備えている。研削ロール21は、所定数の研削ディスク22,22・・を軸方向に連結して一体化した構成になっており、その中心軸はブロック11の回転中心線に平行である。各研削ディスク22は、環状凸部12に対応する断面形状の環状溝を外周面に備えた溝付きディスクであり、その外周面はダイヤモンドが蒸着された凹凸研削面になっている。この凹凸研削面は、軸方向に複数形成されていてもよい。
【0040】
ブロック11を周方向に回転させ、その外周面に研削液をかけながら、研削ロール21をその外周面に押し付けることにより、ブロック11の外周面に所定数の環状凸部12,12・・が同時に形成される。所定数の環状凸部12,12・・の形成が終わると、一旦、研削ロール21をブロック11から離し、ブロック11を軸方向に移動させ、再び所定数の環状凸部12,12・・を形成する。これを繰り返すことにより、ブロック11の外周面全体に環状凸部12,12・・が形成され、面取り加工を受けた単結晶ウエーハを複数枚重ね合わせて一体化したような特殊形状のブロック14が製造される。
【0041】
即ち、図2に示す外面加工装置20によると、定径のための丸め加工、凹凸加工及び面取り加工が同時に行われる。
【0042】
ブロック11の外周面にオリフラが形成されている場合は問題ないが、ノッチが形成されている場合は、図2の外面加工装置20では研削ディスク22がノッチ部に侵入しないため、ノッチ部に面取り加工を行うことができない。そこで、例えば図3に示す外面加工装置30を用いてノッチ部に面取りを行う。
【0043】
図3に示された外面加工装置30は、特殊形状のブロック14を支持して周方向に回転させる手段と、そのブロック14の外周面に押圧される研削ロール31とを備えている。研削ロール31は、ノッチ部15に侵入する小径の研削ディスク32,32・・を軸方向に連設した一体構成になっている。研削ロール31を回転させながらブロック14の外周面に押し付け、ブロック14を低速で回転させると、図4に示すように、研削ロール31の各研削ディスク32がブロック14のノッチ部15を通過し、ノッチ部15が面取りされる。
【0044】
ここでは、ノッチ部の形成、外面加工装置20による環状凸部12,12・・の形成、及び外面加工装置30によるノッチ部の面取りを順に行ったが、当初より外面加工装置30を使用してノッチ部の形成、環状凸部12,12・・の形成、及びノッチ部の面取りを同時に行うこともできる。また、オリフラを形成する場合も外面加工装置30を用いてオリフラの形成及び環状凸部12,12・・の形成を同時に行うこともできる。
【0045】
環状凸部12の断面形状は、ここでは半円形状としたが、台形状でもよい。その場合は、図6(a)示すような研削ロール21,31を使用すればよい。また、隣接する環状凸部12,12間に形成される環状溝13の底面形状は、軸方向でフラットであるが、半円形状でもよい。その場合は、図6(b)示すような研削ロール21,31を使用すればよい。
【0046】
特殊形状のブロック14が製造されると、図1(c)に示すように、ブロック14の外周面表層部に存在する加工歪層16を除去するためにエッチングを行う。エッチング液にはフッ酸と硝酸の混合液、又はKOHやNaOHなどに界面活性剤を添加したアルカリ液を用いる。ブロック14の外周面が均一にエッチングされるように、ブロック14を両端面で保持して回転させたり、エッチング液を攪拌することが可能である。
【0047】
エッチングが終わると、ブロック14の外周面を、例えば図5に示す外面加工装置40により鏡面研磨する。外面加工装置40は、特殊形状のブロック14を支持して回転させる手段と、そのブロック14の外周面に押圧されるロール状の研磨パッド41,42とを備えている。研磨パッド41は直胴ロールであるが、研磨パッド42の外周面には、環状凸部12に対応する断面形状の環状溝43,43・・が設けられている。ブロック14の外周面に研磨スラリを供給し、研磨パッド41,42を回転させながらその外周面に押し付けることにより、研磨パッド41で環状凸部12,12・・の各先端面が、また研磨パッド42で環状凸部12,12・・の各側面がそれぞれ鏡面研磨される。
【0048】
鏡面研磨によって加工歪層16の除去が可能であれば、エッチングを省略して直接鏡面研磨を行うことも可能である。
【0049】
ブロック14の外周面の鏡面研磨が終わると、図1(d)に示すように、その外周面に保護膜17を形成する。保護膜17の形成方法としては、例えばブロック14の外周面に樹脂を塗布したり、OCD(SiO2 系被膜形成用塗布液)を塗布して加熱により硬化させる方法がある。
【0050】
他の形成方法としては、減圧CVD炉を用いて例えば700℃程度で酸化膜や窒化膜を形成する方法がある。この場合、膜形成のための熱処理で酸素析出核の成長を促すことができるので、IG源の形成が可能となる。また、ブロック14の外周面に凹凸が形成され、その表面積が大きく、冷却速度が速くなるため、ドナーキラー処理も可能となる。
【0051】
更に別の形成方法としては、拡散炉を用いて酸化性雰囲気中で例えば800〜1000℃程度の熱処理を行うことにより、熱酸化膜を形成する方法がある。この場合も同様に、IG源の形成やドナーキラー処理が可能となる。
【0052】
膜形成時もエッチング時と同様にブロック14を両端面で保持して外周面を保護するようにする。
【0053】
膜形成が終わると、図1(e)に示すように、結晶面が所定の面になるように、ブロック14をスライス機にセットし、隣接する環状凸部12,12の間でブロック14を切断することにより、ブロック14から複数枚のウエーハ18,18・・を切り出す。スライス機としてはワイヤソーでも内周刃ソーでもよい。この加工では、ブロック14の外周面が保護膜17にて保護されているので、その外周面の損傷や汚れが防止される。切り出されたウエーハ18は、既に外周面の面取り及び鏡面仕上げを終え、更に仕上げ面が保護膜17にて保護された状態にある。
【0054】
各ウエーハ18に対しては、先ず、スライス面を平坦化しウエーハ厚を均一化するために、外周面に保護膜17を残した状態で両面にラッピング又は平面研削を行う。両面の平面研削は片面ずつ行っても、両面同時に行ってもよい。また、ラッピングの後に片面又は両面の平面研削を行ってもよい。この加工では、ウエーハ18の外周面に保護膜17が残されているので、その外周面の損傷や汚れが防止される。
【0055】
スライス面の平坦化及びウエーハ厚の均一化が終わると、図1(f)に示すように、表面の加工歪層19を除去しその表面を鏡面化するために、ウエーハ18の外周面に保護膜17を残した状態で両面を研磨する。両面の研磨は片面ずつ行っても、両面同時に行ってもよい。この加工でも、ウエーハ18の外周面に保護膜17が残されているので、その外周面の損傷や汚れが防止される。
【0056】
外周面の損傷や汚れのおそれがない場合や保護膜17が研磨面に悪影響を及ぼすおそれがある場合は、保護膜17を除去した後に研磨を行ってもよい。それ以外の場合は、図1(g)に示すように、研磨後に保護膜17を除去し洗浄を行う。保護膜17の除去は、その保護膜17が酸化膜であればHFで、エポキシ樹脂であれば溶剤を用いて行う。
【0057】
以上の工程により、両面が鏡面研磨され且つ外周面の面取り及び鏡面研磨が行われた高品質なウエーハ18が、従来より僅かの工程数で、しかも周縁部の欠けや汚れを生じることなく製造される。
【0058】
上記実施形態では、インゴット11の外周面に環状凸部12,12・・を形成することで、定径のための丸め加工、凹凸加工及び面取り加工を同時に行ったが、定径のための丸め加工の後に凹凸加工及び面取り加工を行うことも可能である。また、凹凸加工及び面取り加工は、凹凸加工の後に面取り加工を行うものでもよい。
【0059】
ウエーハの加工では、適当な工程間に裏面へのCVD酸化膜形成、EGとしてのポリシリコン膜の形成、表層に無欠陥層を形成するための高温熱処理、平坦度を良くするためのプラズマエッチング処理等を適宜付加することができる。この場合、保護膜が樹脂膜である場合は熱処理前に保護膜を除去するのがよい。研磨後にエピ成長を行うことも可能である。
【0060】
なお、洗浄は必要な段階で適宜実施される。
【0061】
【発明の効果】
以上に説明した通り、本発明の半導体基板の製造方法は、インゴットの状態で外周面に複数の環状凸部を形成する加工を行うことにより、多数枚のウエーハに対する面取り加工を極めて簡単に実施することができる。また、インゴットの定径のための丸め加工を省略することができる。更に、多数枚のウエーハに対するエッチングを省略することもできる。これらにより、高品質なウエーハを能率よく低コストで製造することが可能になる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体基板の製造方法の工程図である。
【図2】 同製造方法に使用される外面加工装置(外面研削装置)の正面図である。
【図3】 ノッチ部の加工が可能な外面加工装置(外面研削装置)の正面図である。
【図4】 同外面加工装置によるノッチ部の加工を示す側面図である。
【図5】 同製造方法に使用される外面加工装置(外面研磨装置)の正面図である。
【図6】 他の研削ロールの正面図である。
【図7】 従来の半導体基板の製造方法の工程図である。
【符号の説明】
10 単結晶インゴット
11 単結晶インゴットから切り出されたブロック
12 環状凸部
13 隣接する環状凸部間に形成される環状溝
14 環状凸部が形成された特殊形状のブロック
15 ノッチ部
16 外周面の加工歪層
17 保護膜
18 単結晶ウエーハ
19 ウエーハ表面の加工歪層
20,30 外面加工装置(外面研削装置)
21 31 研削ロール
22 32 研削ディスク
40 外面加工装置(外面研磨装置)
41,42 研磨パッド
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor substrate used as a material for a semiconductor device.
[0002]
[Prior art]
A semiconductor substrate used as a material for a semiconductor device is manufactured by growing a silicon single crystal ingot by the CZ method or the FZ method, and cutting a wafer from the ingot. This manufacturing method is described, for example, in Precision Machine 51/7/1985 “Silicon Crystal and Wafer Processing”. The details of the process of obtaining the product wafer from the ingot are as follows.
[0003]
The silicon single crystal ingot grown by the CZ method or the FZ method is cut into a plurality of blocks 1, 1... As shown in FIG. As shown in FIG. 7B, each block 1 is rounded into blocks 2 having a constant diameter by external grinding. In some cases, each block may be cut after rounding. As an external grinding machine used for rounding, a diamond cup wheel grinder is generally used and is commercially available as a cylindrical three-dimensional grinding machine.
[0004]
When the rounding process is finished, the crystal orientation of the block 2 is confirmed by X-rays, and an orientation flat (hereinafter referred to as orientation flat) or notch showing the crystal orientation is machined over the entire length of a part of the outer peripheral surface in the circumferential direction. The block 2 subjected to this processing is sliced into a plurality of wafers 3, 3... By an inner peripheral blade or a wire saw as shown in FIG.
[0005]
For each wafer 3, first, as shown in FIG. 7 (d), chamfering is performed for the purpose of preventing chipping of the peripheral portion and chip. Next, in order to make the thickness of the wafer 3 uniform, lapping is performed. Lapping is a process in which a polishing liquid is injected between a surface plate and a workpiece, and the surface of the workpiece is polished by the movement or scratching action of the polishing liquid by the rotation of the surface plate.
[0006]
When the lapping is completed, as shown in FIG. 7E, the entire surface of the wafer 3 is dissolved by etching. The purpose of the etching is to remove the processing strain layer 4 formed by conventional machining, to reduce the surface roughness, to flatten the surface. As an etchant, an acid solution obtained by adding acetic acid as a moderator to a mixed solution of hydrofluoric acid and nitric acid is often used, but an alkaline solution obtained by adding a surfactant to KOH, NaOH, or the like is also used in part. .
[0007]
When the etching is finished, although not shown in the drawing, processing distortion is applied to the back surface by sandblasting for gettering, and a Donakiller treatment is performed at 650 ° C. At present, since the processing strain on the back surface becomes a dust generation source in the device process, a polysilicon film may be formed on the back surface. In some cases, oxygen precipitation nuclei are grown at a temperature of about 650 ° C. for the purpose of IG. Furthermore, an oxide film may be formed on the back surface by CVD for the purpose of preventing autodoping during epi growth described later.
[0008]
Finally, by polishing the surface, a silicon wafer having a mirror surface can be obtained. This surface polishing has been conventionally performed only on one side, but the number of cases where it is performed on both sides is increasing due to the demand for high accuracy. In order to achieve high accuracy, high-precision and low-damage surface grinding may be performed before surface polishing. In order to reduce dust generation and chipping in the device process, the chamfered surface may be polished to a mirror surface before the surface polishing.
[0009]
Further, in addition to the above steps, there are cases where heat treatment at a high temperature or epilayer growth is performed for the purpose of improving the crystal quality of the surface layer, which is a device forming layer of a silicon wafer. Cleaning is performed as appropriate.
[0010]
[Problems to be solved by the invention]
In such a conventional method for manufacturing a semiconductor substrate, many steps are required to obtain a product wafer from an ingot. With only the main ones, collection of block 1 by ingot cutting, rounding to constant diameter block 2 by external grinding, processing of orientation flat or notch indicating crystal orientation, sampling of wafer 3 by slicing, chamfering of wafer peripheral part There are lapping for making the wafer thickness uniform, etching for removing the processing strain layer, mirror processing by surface polishing, and the like.
[0011]
Among these processes, for example, chamfering of the peripheral edge of the wafer is performed on each of a large number of wafers 3, 3... Cut out from the block 2. Requires a processing machine. Etching for removing the processing strain layer is also performed on each of the plurality of wafers 3, 3.
[0012]
Due to these circumstances, the amount of capital investment required to obtain product wafers from ingots is still enormous, and it is possible to manufacture substrates with larger diameters from the current level and to achieve higher flatness due to higher device integration. In addition, in order to meet the demand for mirror-finishing of the back surface and outer peripheral surface, the amount is expected to increase further, and an increase in manufacturing cost due to this is a major problem.
[0013]
An object of the present invention is to provide a semiconductor substrate manufacturing method capable of manufacturing a high-quality semiconductor substrate at a lower cost than conventional ones.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention as set forth in claim 1 is characterized in that, before cutting a single crystal wafer from a single crystal ingot, a plurality of annular convex portions that are continuous in the circumferential direction are provided on the outer peripheral surface of the single crystal ingot. An outer surface machining step formed at predetermined intervals in the direction, an outer surface finishing step for removing a processing strain layer generated on the outer surface of the single crystal ingot by the outer surface machining step , and a single crystal ingot after the outer surface finishing step. A film forming step of forming a protective film on the outer peripheral surface of the substrate, and after this film forming step, the single crystal ingot is cut between two adjacent annular projections to cut out a plurality of single crystal wafers from the single crystal ingot. And a slicing step .
[0015]
According to the second aspect of the present invention, before cutting the single crystal wafer from the single crystal ingot, a plurality of annular convex portions that are continuous in the circumferential direction are formed on the outer peripheral surface of the single crystal ingot at predetermined intervals in the axial direction. An outer surface processing step and an outer surface finishing step of removing the processing strain layer generated on the outer peripheral surface portion of the single crystal ingot by the outer surface processing step, and processing the outer peripheral surface of the single crystal ingot into a mirror surface after removing the processing strain layer Then, after this outer surface finishing step, a film forming step of forming a protective film on the outer peripheral surface of the single crystal ingot, and after this film forming step, the single crystal ingot is cut between two adjacent annular projections. And a slicing step of cutting a plurality of single crystal wafers from the single crystal ingot.
[0016]
According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor substrate according to the first or second aspect, further comprising a wafer finishing step of finishing a single crystal wafer into a product after the slicing step. is there.
[0017]
The present invention is defined in claim 4, in the wafer polishing step, a method of manufacturing a semiconductor substrate according to claim 3, characterized in that processing the surface of the wafer, leaving a protective film on the outer peripheral surface of the wafer It is.
[0018]
In the method for manufacturing a semiconductor substrate according to the present invention, before the outer surface processing, the processing that represents the crystal orientation in a part of the outer peripheral surface of the ingot in the circumferential direction can be performed over the entire length in the axial direction. In that case, the annular convex portion formed on the outer peripheral surface of the ingot is not continuous to the entire circumference. The annular convex portion that is continuous in the circumferential direction does not mean a portion that is continuously continuous over the entire circumference, but includes a portion that is divided at a portion in the circumferential direction.
[0019]
The annular convex portion can have a shape corresponding to the peripheral shape of the single crystal wafer that has undergone chamfering.
[0020]
The outer surface processing may be chemical such as etching, but from the viewpoint of efficiency, machining for grinding the outer peripheral surface of the ingot is preferable.
[0021]
In the outer surface processing, rounding processing, uneven processing and chamfering processing can be performed simultaneously. Thereby, simplification of a process is achieved.
[0022]
After the outer surface processing, it is possible to perform an outer surface finish for removing the processing strain layer generated on the outer peripheral surface layer portion of the single crystal ingot by the processing. For example, etching can be used as the outer surface finish. In this outer surface finishing, the outer peripheral surface of the single crystal ingot can be processed into a mirror surface after removing the processing strain layer.
[0023]
After the outer surface processing, film forming for forming a protective film on the outer peripheral surface of the single crystal ingot is performed. When the outer surface finish is performed, filming is performed after the outer surface finish. This filming protects the peripheral edge of the wafer in later slices. Examples of the protective film include a thermal oxide film and a resin coating film in addition to an oxide film formed by CVD.
[0024]
After the slicing, a wafer finishing process for finishing the single crystal wafer into a product can be performed. Examples of the wafer finishing process include lapping or surface grinding. As a result, the wafer surface is flattened and the wafer thickness is made uniform. Polishing can be performed after lapping or surface grinding. By this polishing, the processing strain layer on the wafer surface is removed. Moreover, the surface is finished to a mirror surface. After the polishing, in order to improve the flatness, plasma etching as described in the monthly Semiconductor World 19944.4 "SOI wafer processing technology" can be performed. In these wafer finishing processes, the peripheral portion is protected by leaving a protective film on the outer peripheral surface of the wafer.
[0025]
In the method of manufacturing a semiconductor substrate according to the present invention, a single crystal having a special shape such that a plurality of chamfered single crystal wafers are overlapped and integrated in an outer surface processing step before cutting a single crystal wafer from a single crystal ingot. Ingots are manufactured.
[0026]
If such a single crystal ingot having a special shape is manufactured, first, the chamfering of the wafer peripheral portion is efficiently carried out collectively in the state of the ingot, and the chamfering in the state of the wafer which is troublesome is unnecessary. Become. Secondly, the etching for removing the processing strain layer is also efficiently carried out collectively in the ingot state, and the etching in the wafer state which is troublesome becomes unnecessary. Third, the rounding process for making the diameter of the ingot constant is also unnecessary. Fourth, when the outer peripheral surface of the wafer is mirror-finished, the processing is efficiently performed in an ingot state. Fifth, even when the peripheral edge of the wafer is protected with a protective film, the filming is efficiently carried out collectively in an ingot state.
[0027]
Filming not only protects the peripheral edge of the wafer by slicing, but also effectively protects the peripheral edge of the wafer by subsequent lapping or surface grinding.
[0028]
As a result, a high-quality semiconductor substrate is manufactured at a low cost.
[0029]
Further, as an external surface processing apparatus used in the method for manufacturing a semiconductor substrate of the present invention, a means for supporting a single crystal ingot to rotate in the circumferential direction and a rotation center line of the single crystal ingot rotating in the circumferential direction are parallel. An outer surface grinding apparatus provided with a grinding roll that is provided and forms an annular convex portion continuous in the circumferential direction on the outer peripheral surface of the single crystal ingot by pressing the grooved outer peripheral surface against the outer peripheral surface of the single crystal ingot. It is done. With this apparatus, the rounding process, the concavo-convex process and the chamfering process can be simultaneously performed by efficient machining, and the above-described single crystal ingot having a special shape can be economically manufactured.
[0030]
The grinding roll preferably has a configuration in which a plurality of grooves are continuously provided in the axial direction on the outer peripheral surface in order to simultaneously form a plurality of annular convex portions.
[0031]
Further, as another external surface processing apparatus used in the method for manufacturing a semiconductor substrate of the present invention, means for rotating in the circumferential direction by supporting a single crystal ingot in which an annular convex portion continuous in the circumferential direction is formed on the outer peripheral surface is provided. And a roll-shaped polishing pad that is provided parallel to the rotation center line of the single crystal ingot rotating in the circumferential direction and that presses against the outer peripheral surface of the single crystal ingot to polish the surface of the annular convex portion. An external surface polishing apparatus is mentioned. With this apparatus, mirror processing of the annular convex portion can be efficiently performed by mechanochemical processing.
[0032]
Moreover, the single crystal ingot obtained by the method for manufacturing a semiconductor substrate of the present invention is a specially shaped ingot having a plurality of annular projections arranged on the outer peripheral surface in parallel in the axial direction and arranged in parallel at predetermined intervals. Yes, a wafer that does not require chamfering or etching can be provided by cutting the wafer from the ingot.
[0033]
The annular convex part here can also be made into the shape corresponding to the peripheral part shape of the single crystal wafer which received the chamfering process.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0035]
1 is a process diagram of a semiconductor substrate manufacturing method according to an embodiment of the present invention, FIG. 2 is a front view of an external surface processing apparatus (external surface grinding apparatus) used in the manufacturing method, and FIG. 3 is capable of processing a notch portion. FIG. 4 is a side view showing the processing of the notch portion by the external surface processing apparatus, and FIG. 5 is another external surface processing apparatus (external surface polishing apparatus) used in the manufacturing method. FIG. 6 is a front view of another grinding roll.
[0036]
In the method of manufacturing a semiconductor substrate according to the embodiment of the present invention, first, as shown in FIG. 1A, a silicon single crystal ingot 10 grown by a CZ method or an FZ method includes a plurality of blocks 11, 11,. Is cut and separated.
[0037]
For each block 11, first, the crystal orientation is confirmed by X-rays, and an orientation flat or notch indicating the crystal orientation is processed in the circumferential direction part of the outer circumferential surface over the entire axial length. When the orientation flat or notch is formed, as shown in FIG. 1B, the outer peripheral surface of the block 11 is ground so as to correspond to the predetermined crystal orientation of the single crystal wafer obtained by slicing. A plurality of annular convex portions 12, 12,... Continuous in the circumferential direction are formed on the outer peripheral surface at predetermined intervals in the axial direction.
[0038]
Each annular convex portion 12 has a substantially semicircular cross-sectional shape corresponding to the peripheral portion shape of the single crystal wafer that has undergone chamfering. The width W of the annular protrusion 12 corresponds to the thickness of the wafer sliced from the block 11, that is, the final thickness T of the wafer + the double-sided machining allowance (t1 + t2) of the wafer, and is formed between the adjacent annular protrusions 12 and 12. The width w of the annular groove 13 corresponds to the slice allowance S [see FIG. 1 (e)].
[0039]
For this outer surface processing, for example, an outer surface processing device 20 shown in FIG. 2 is used. The outer surface processing apparatus 20 shown in FIG. 2 includes means for supporting the block 11 and rotating it in the circumferential direction, and a grinding roll 21 pressed against the outer peripheral surface of the block 11. The grinding roll 21 has a configuration in which a predetermined number of grinding disks 22, 22... Are connected in the axial direction and integrated, and the central axis thereof is parallel to the rotation center line of the block 11. Each grinding disk 22 is a grooved disk having an annular groove having a cross-sectional shape corresponding to the annular protrusion 12 on the outer peripheral surface, and the outer peripheral surface is an uneven grinding surface on which diamond is deposited. A plurality of the uneven grinding surfaces may be formed in the axial direction.
[0040]
By rotating the block 11 in the circumferential direction and applying the grinding liquid to the outer peripheral surface of the block 11 and pressing the grinding roll 21 against the outer peripheral surface, a predetermined number of annular convex portions 12, 12,. It is formed. When the formation of the predetermined number of annular protrusions 12, 12,... Is finished, the grinding roll 21 is once separated from the block 11, the block 11 is moved in the axial direction, and the predetermined number of annular protrusions 12, 12,. Form. By repeating this, annular convex portions 12, 12,... Are formed on the entire outer peripheral surface of the block 11, and a block 14 having a special shape such as a plurality of chamfered single crystal wafers stacked and integrated is obtained. Manufactured.
[0041]
That is, according to the outer surface processing apparatus 20 shown in FIG. 2, the rounding process for constant diameter, the uneven | corrugated process, and the chamfering process are performed simultaneously.
[0042]
There is no problem when an orientation flat is formed on the outer peripheral surface of the block 11, but when a notch is formed, the grinding disk 22 does not enter the notch portion in the outer surface processing apparatus 20 of FIG. Processing cannot be performed. Therefore, for example, the notch portion is chamfered using an outer surface processing apparatus 30 shown in FIG.
[0043]
The outer surface processing apparatus 30 shown in FIG. 3 includes means for supporting the specially shaped block 14 and rotating it in the circumferential direction, and a grinding roll 31 pressed against the outer peripheral surface of the block 14. The grinding roll 31 has an integral structure in which small-diameter grinding disks 32, 32,. When the grinding roll 31 is pressed against the outer peripheral surface of the block 14 while rotating, and the block 14 is rotated at a low speed, each grinding disk 32 of the grinding roll 31 passes through the notch portion 15 of the block 14, as shown in FIG. The notch 15 is chamfered.
[0044]
Here, the formation of the notch portion, the formation of the annular projections 12, 12,... By the outer surface processing device 20, and the chamfering of the notch portion by the outer surface processing device 30 were performed in order, but the outer surface processing device 30 was used from the beginning. The formation of the notch portion, the formation of the annular convex portions 12, 12,... And the chamfering of the notch portion can be performed simultaneously. Further, when forming the orientation flat, the orientation flat and the annular convex portions 12, 12,... Can be simultaneously formed using the outer surface processing device 30.
[0045]
The cross-sectional shape of the annular convex portion 12 is a semicircular shape here, but may be a trapezoidal shape. In that case, grinding rolls 21 and 31 as shown in FIG. Moreover, although the bottom face shape of the annular groove 13 formed between the adjacent annular convex parts 12 and 12 is flat in the axial direction, it may be semicircular. In that case, grinding rolls 21 and 31 as shown in FIG.
[0046]
When the block 14 having a special shape is manufactured, as shown in FIG. 1C, etching is performed to remove the processing strain layer 16 existing on the outer peripheral surface portion of the block 14. As the etching solution, a mixed solution of hydrofluoric acid and nitric acid, or an alkaline solution obtained by adding a surfactant to KOH, NaOH, or the like is used. It is possible to hold the block 14 at both end surfaces and rotate the block 14 or to stir the etching solution so that the outer peripheral surface of the block 14 is uniformly etched.
[0047]
When the etching is finished, the outer peripheral surface of the block 14 is mirror-polished by, for example, an outer surface processing apparatus 40 shown in FIG. The outer surface processing apparatus 40 includes means for supporting and rotating the specially shaped block 14 and roll-shaped polishing pads 41 and 42 pressed against the outer peripheral surface of the block 14. Although the polishing pad 41 is a straight body roll, the outer peripheral surface of the polishing pad 42 is provided with annular grooves 43, 43... Having a cross-sectional shape corresponding to the annular protrusion 12. The polishing slurry is supplied to the outer peripheral surface of the block 14 and pressed against the outer peripheral surface while rotating the polishing pads 41, 42, so that the tip surfaces of the annular protrusions 12, 12. 42, each side surface of the annular projections 12, 12,... Is mirror-polished.
[0048]
If the processing strained layer 16 can be removed by mirror polishing, it is possible to omit the etching and perform mirror polishing directly.
[0049]
When the mirror polishing of the outer peripheral surface of the block 14 is finished, a protective film 17 is formed on the outer peripheral surface as shown in FIG. As a method for forming the protective film 17, for example, there is a method in which a resin is applied to the outer peripheral surface of the block 14, or an OCD (SiO 2 coating forming coating solution) is applied and cured by heating.
[0050]
As another forming method, there is a method of forming an oxide film or a nitride film at about 700 ° C. using a low pressure CVD furnace. In this case, since the growth of oxygen precipitation nuclei can be promoted by the heat treatment for film formation, the IG source can be formed. Further, irregularities are formed on the outer peripheral surface of the block 14, the surface area thereof is large, and the cooling rate is increased, so that donor killer treatment is also possible.
[0051]
As another forming method, there is a method of forming a thermal oxide film by performing a heat treatment at, for example, about 800 to 1000 ° C. in an oxidizing atmosphere using a diffusion furnace. In this case as well, IG source formation and donor killer treatment are possible.
[0052]
Also during film formation, the block 14 is held at both end faces in the same way as during etching to protect the outer peripheral surface.
[0053]
When the film formation is finished, as shown in FIG. 1 (e), the block 14 is set in a slicing machine so that the crystal plane becomes a predetermined plane, and the block 14 is placed between the adjacent annular convex portions 12 and 12. A plurality of wafers 18, 18,... Are cut out from the block 14 by cutting. The slicing machine may be a wire saw or an inner peripheral saw. In this processing, since the outer peripheral surface of the block 14 is protected by the protective film 17, damage and dirt on the outer peripheral surface are prevented. The cut out wafer 18 has already been chamfered and mirror finished on the outer peripheral surface, and the finished surface is still protected by the protective film 17.
[0054]
For each wafer 18, first, lapping or surface grinding is performed on both surfaces with the protective film 17 left on the outer peripheral surface in order to flatten the sliced surface and make the wafer thickness uniform. The surface grinding on both sides may be performed on each side or simultaneously on both sides. Moreover, you may perform the single side | surface or double-sided surface grinding after lapping. In this processing, since the protective film 17 is left on the outer peripheral surface of the wafer 18, damage and dirt on the outer peripheral surface are prevented.
[0055]
When the flattening of the slice surface and the uniformization of the wafer thickness are finished, as shown in FIG. 1 (f), the outer peripheral surface of the wafer 18 is protected in order to remove the processed strain layer 19 on the surface and make the surface mirror. Both surfaces are polished with the film 17 left. The polishing on both sides may be performed on each side or on both sides simultaneously. Even in this processing, since the protective film 17 is left on the outer peripheral surface of the wafer 18, damage and contamination of the outer peripheral surface are prevented.
[0056]
When there is no possibility of damage or contamination of the outer peripheral surface or when the protective film 17 may adversely affect the polished surface, polishing may be performed after removing the protective film 17. In other cases, as shown in FIG. 1G, after the polishing, the protective film 17 is removed and cleaning is performed. The protective film 17 is removed using HF if the protective film 17 is an oxide film, and using a solvent if it is an epoxy resin.
[0057]
Through the above process, a high-quality wafer 18 whose both surfaces are mirror-polished and whose outer peripheral surface is chamfered and mirror-polished has been manufactured in a smaller number of processes than before, and without causing chipping or contamination of the peripheral edge. The
[0058]
In the above embodiment, by forming the annular protrusions 12, 12... On the outer peripheral surface of the ingot 11, the rounding process for the constant diameter, the concavo-convex process, and the chamfering process are performed simultaneously, but the rounding for the constant diameter is performed. It is also possible to perform uneven processing and chamfering after processing. Further, the concavo-convex processing and chamfering may be performed by performing chamfering after the concavo-convex processing.
[0059]
In wafer processing, CVD oxide film formation on the back surface, formation of a polysilicon film as EG, high-temperature heat treatment for forming a defect-free layer on the surface layer, plasma etching processing for improving flatness between appropriate processes Etc. can be added as appropriate. In this case, when the protective film is a resin film, it is preferable to remove the protective film before the heat treatment. It is also possible to perform epi growth after polishing.
[0060]
The cleaning is appropriately performed at a necessary stage.
[0061]
【The invention's effect】
As described above, the method for manufacturing a semiconductor substrate of the present invention performs chamfering on a large number of wafers very simply by performing a process of forming a plurality of annular protrusions on the outer peripheral surface in an ingot state. be able to. Moreover, the rounding process for the constant diameter of an ingot can be abbreviate | omitted. Furthermore, etching on a large number of wafers can be omitted. By these, it becomes possible to manufacture a high-quality wafer efficiently and at low cost.
[Brief description of the drawings]
FIG. 1 is a process diagram of a semiconductor substrate manufacturing method according to an embodiment of the present invention.
FIG. 2 is a front view of an outer surface processing apparatus (outer surface grinding apparatus) used in the manufacturing method.
FIG. 3 is a front view of an outer surface processing apparatus (outer surface grinding apparatus) capable of processing a notch portion.
FIG. 4 is a side view showing processing of the notch portion by the outer surface processing apparatus.
FIG. 5 is a front view of an outer surface processing apparatus (outer surface polishing apparatus) used in the manufacturing method.
FIG. 6 is a front view of another grinding roll.
FIG. 7 is a process diagram of a conventional method for manufacturing a semiconductor substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Single-crystal ingot 11 Block cut out from single-crystal ingot 12 Annular convex part 13 The annular groove formed between adjacent annular convex parts 14 The special-shaped block in which the annular convex part was formed 15 Notch part 16 Processing of outer peripheral surface Strain layer 17 Protective film 18 Single crystal wafer 19 Wafer surface processing strain layer 20, 30 External surface processing device (external grinding device)
21 31 Grinding roll 22 32 Grinding disk 40 External surface processing device (external surface polishing device)
41, 42 Polishing pad

Claims (4)

単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去する外面仕上げ工程と、この外面仕上げ工程後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法。Before cutting a single crystal wafer from a single crystal ingot, an outer surface machining step for forming a plurality of annular convex portions continuous in the circumferential direction at predetermined intervals on the outer circumferential surface of the single crystal ingot, and this outer surface machining step An outer surface finishing step for removing the processing strain layer generated on the outer peripheral surface layer portion of the single crystal ingot, a film forming step for forming a protective film on the outer peripheral surface of the single crystal ingot after the outer surface finishing step , and this film attaching step And a slicing step of cutting a single crystal ingot between two adjacent annular convex portions to cut out a plurality of single crystal wafers from the single crystal ingot. 単結晶インゴットから単結晶ウエーハを切り出す前に、単結晶インゴットの外周面に、周方向に連続する複数の環状凸部を軸方向に所定の間隔で形成する外面加工工程と、この外面加工工程によって単結晶インゴットの外周面表層部に生じた加工歪層を除去し、該加工歪層を除去した後に単結晶インゴットの外周面を鏡面に加工する外面仕上げ工程と、この外面仕上げ工程の後に、単結晶インゴットの外周面に保護膜を形成する膜付け工程と、この膜付け工程より後に、単結晶インゴットを隣接する2つの環状凸部の間で切断して単結晶インゴットから複数枚の単結晶ウエーハを切り出すスライス工程とを包含することを特徴とする半導体基板の製造方法。Before cutting a single crystal wafer from a single crystal ingot, an outer surface machining step for forming a plurality of annular convex portions continuous in the circumferential direction at predetermined intervals on the outer circumferential surface of the single crystal ingot, and this outer surface machining step An outer surface finishing step of removing the processed strain layer generated on the outer peripheral surface layer of the single crystal ingot, processing the outer peripheral surface of the single crystal ingot into a mirror surface after removing the processed strain layer, and after the outer surface finishing step, A film forming step of forming a protective film on the outer peripheral surface of the crystal ingot, and after this film forming step, the single crystal ingot is cut between two adjacent annular projections to form a plurality of single crystal wafers from the single crystal ingot. And a slicing step of cutting out the semiconductor substrate. 前記スライス工程の後に、単結晶ウエーハを製品に仕上げるウエーハ仕上げ工程を包含することを特徴とする請求項1または請求項2に記載の半導体基板の製造方法。3. The method of manufacturing a semiconductor substrate according to claim 1, further comprising a wafer finishing step of finishing a single crystal wafer into a product after the slicing step . 4. 前記ウエーハ仕上げ工程では、ウエーハの外周面に保護膜を残した状態でウエーハの表面を加工することを特徴とする請求項に記載の半導体基板の製造方法。 4. The method of manufacturing a semiconductor substrate according to claim 3 , wherein, in the wafer finishing step, the surface of the wafer is processed with a protective film left on the outer peripheral surface of the wafer .
JP16089998A 1998-06-09 1998-06-09 Manufacturing method of semiconductor substrate Expired - Fee Related JP4224871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (en) 1998-06-09 1998-06-09 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16089998A JP4224871B2 (en) 1998-06-09 1998-06-09 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH11348031A JPH11348031A (en) 1999-12-21
JP4224871B2 true JP4224871B2 (en) 2009-02-18

Family

ID=15724770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16089998A Expired - Fee Related JP4224871B2 (en) 1998-06-09 1998-06-09 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4224871B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099936A (en) * 2004-08-30 2006-04-13 Hoya Corp Method for manufacturing magnetic disk glass substrate, method for manufacturing magnetic disk, and cylindrical glass base material for glass substrate
JP2007250962A (en) * 2006-03-17 2007-09-27 Disco Abrasive Syst Ltd Manufacturing method of wafer
DE102006060195A1 (en) * 2006-12-18 2008-06-26 Jacobs University Bremen Ggmbh Edge rounding of wafers
JP2009182180A (en) * 2008-01-31 2009-08-13 Tkx:Kk Method of manufacturing semiconductor wafer, and semiconductor wafer
JP2010010299A (en) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd Method of manufacturing chip made of brittle material
JP2010150080A (en) * 2008-12-25 2010-07-08 Disco Abrasive Syst Ltd Method for processing silicon block
DE102013113030A1 (en) * 2013-03-28 2014-10-02 Freiberger Compound Materials Gmbh Method for edge rounding of semiconductor wafers
JP7153578B2 (en) * 2019-01-29 2022-10-14 信越半導体株式会社 Silicon wafer manufacturing method
JP7045676B1 (en) * 2021-12-14 2022-04-01 有限会社サクセス Semiconductor crystal wafer manufacturing equipment and manufacturing method

Also Published As

Publication number Publication date
JPH11348031A (en) 1999-12-21

Similar Documents

Publication Publication Date Title
JP3400765B2 (en) Method of manufacturing a semiconductor wafer and use of the method
JP4192482B2 (en) Silicon wafer manufacturing method
JP4835069B2 (en) Silicon wafer manufacturing method
JP3169120B2 (en) Method for manufacturing semiconductor mirror-surface wafer
JP3329288B2 (en) Semiconductor wafer and method of manufacturing the same
US5756399A (en) Process for making semiconductor wafer
JP2006222453A (en) Silicon wafer, method for manufacturing the same, and soi wafer
JP3828176B2 (en) Manufacturing method of semiconductor wafer
JP3328193B2 (en) Method for manufacturing semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
US20020016072A1 (en) Method of manufacturing semiconductor wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
KR101752986B1 (en) METHOD FOR PRODUCING SiC SUBSTRATE
JP6879223B2 (en) Manufacturing method of bonded wafer
JP4103808B2 (en) Wafer grinding method and wafer
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JPH0513388A (en) Manufacture of semiconductor wafer
JP2010040549A (en) Semiconductor wafer and manufacturing method thereof
JP4154683B2 (en) Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method
JP2005209862A (en) Method for manufacturing semiconductor epitaxial wafer
JP2003151939A (en) Method of manufacturing soi substrate
JPS6381934A (en) Wafer and manufacture thereof
JPH1131670A (en) Manufacture of semiconductor substrate
JP2011091143A (en) Method of manufacturing silicon epitaxial wafer
JP2000211997A (en) Production of epitaxial wafer

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees