JP7153578B2 - Silicon wafer manufacturing method - Google Patents
Silicon wafer manufacturing method Download PDFInfo
- Publication number
- JP7153578B2 JP7153578B2 JP2019012962A JP2019012962A JP7153578B2 JP 7153578 B2 JP7153578 B2 JP 7153578B2 JP 2019012962 A JP2019012962 A JP 2019012962A JP 2019012962 A JP2019012962 A JP 2019012962A JP 7153578 B2 JP7153578 B2 JP 7153578B2
- Authority
- JP
- Japan
- Prior art keywords
- notch
- silicon wafer
- chamfering
- main surface
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 90
- 229910052710 silicon Inorganic materials 0.000 title claims description 90
- 239000010703 silicon Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 36
- 238000000227 grinding Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000007493 shaping process Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 125
- 238000005498 polishing Methods 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 13
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000004744 fabric Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 239000006260 foam Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Description
本発明は、ノッチを有するシリコンウェーハの製造方法およびシリコンウェーハに関する。 The present invention relates to a method for manufacturing a silicon wafer having a notch and the silicon wafer.
シリコンウェーハの製造方法としては、単結晶インゴットから薄円板状のウェーハを切り出すスライス工程、ウェーハ外周部の欠けや割れを防止するための面取り工程、ウェーハを平坦化するラッピング工程もしくは両面研削工程、ラッピングや両面研削により生じたウェーハの歪みや汚染物を除去するエッチング工程、ウェーハの主面を鏡面研磨する鏡面研磨工程、ウェーハの面取り部を鏡面にする鏡面面取り工程等を順次行うことが一般的である。 Silicon wafer manufacturing methods include a slicing process for cutting out a thin disk-shaped wafer from a single crystal ingot, a chamfering process for preventing chipping and cracking of the outer periphery of the wafer, a lapping process for flattening the wafer or a double-sided grinding process, Generally, the etching process to remove distortion and contaminants of the wafer caused by lapping and double-side grinding, the mirror polishing process to mirror-polish the main surface of the wafer, and the mirror-beveling process to mirror-finish the chamfered portion of the wafer are performed in sequence. is.
上記のエッチング工程では、近年の厳しい平坦度の要求を達成するために、ウェーハの形状維持性が高い、比較的エッチングレートの遅いエッチング条件が使用される。例えば、水酸化ナトリウムや水酸化カリウム等のアルカリ系水溶液がシリコンウェーハの製造では広く用いられている。 In the etching process described above, etching conditions with a relatively low etching rate and high wafer shape retention are used in order to meet recent strict flatness requirements. For example, alkaline aqueous solutions such as sodium hydroxide and potassium hydroxide are widely used in the manufacture of silicon wafers.
比較的レートの遅いエッチングでは、エッチング速度に結晶方位依存性があり、結晶面によってエッチングレートが異なることが知られている(例えば、特許文献1参照)。
It is known that in etching at a relatively slow rate, the etching rate depends on the crystal orientation, and the etching rate differs depending on the crystal plane (see
ウェーハの外周部には、ウェーハの結晶方位を示すため、ノッチと呼ばれるV字型の切欠きが設けられることが多い。例えば、主面の結晶面が(100)面であるシリコンウェーハの場合、ノッチは<100>方位や<110>方位等を示すように形成される。 In order to indicate the crystal orientation of the wafer, a V-shaped notch called a notch is often provided on the outer periphery of the wafer. For example, in the case of a silicon wafer whose main crystal plane is the (100) plane, notches are formed to indicate the <100> orientation, the <110> orientation, or the like.
一般に、ノッチの鏡面面取り加工は、ノッチの形状に合わせた周縁部分を有する円板形状またはリング形状の発泡ウレタンあるいは不織布から成る研磨部材を回転させながらノッチに圧接することで行われる。一方、ノッチを除くウェーハ外周部の鏡面面取り加工は、ウェーハを一定速度で回転させながら、研磨布を貼り付けた円筒ドラムを回転させ、研磨布をウェーハ外周部に圧接することで遂行される。 In general, mirror chamfering of a notch is performed by rotating a disk-shaped or ring-shaped polishing member made of urethane foam or non-woven fabric and having a peripheral portion matching the shape of the notch and pressing the polishing member against the notch. On the other hand, the mirror surface chamfering of the outer periphery of the wafer, excluding notches, is performed by rotating a cylindrical drum on which a polishing cloth is attached while rotating the wafer at a constant speed, thereby pressing the polishing cloth against the outer periphery of the wafer.
鏡面面取り加工は、集積回路の製造工程での欠けや発塵を防止するために、ウェーハ外周部が完全に鏡面化するまで行われる。鏡面面取り工程においてウェーハ外周部の鏡面化が十分になされなかったシリコンウェーハは、後の検査工程において不良品として判断され、製品として出荷することはできない。 Mirror chamfering is performed until the outer peripheral portion of the wafer is completely mirror-finished in order to prevent chipping and dust generation in the integrated circuit manufacturing process. Silicon wafers in which the peripheral portion of the wafer has not been sufficiently mirror-finished in the mirror chamfering process are judged as defective products in the subsequent inspection process, and cannot be shipped as products.
しかしながら、エッチング工程を経て製品ウェーハを作製した場合、ウェーハの主面に接続するノッチの面取り部の傾斜部(以下、単にノッチの傾斜部とも言う)に研磨残りが発生し、検査工程で不良品となってしまうことがあった。本発明者がこの原因について調査したところ、前記の研磨残りは、エッチングによりノッチの傾斜部に突起が発生し、これが鏡面面取り加工で十分に鏡面化されず残存したものであることが判明した。 However, when a product wafer is produced through an etching process, the slanted portion of the chamfered portion of the notch connected to the main surface of the wafer (hereinafter simply referred to as the slanted portion of the notch) is left unpolished, resulting in a defective product in the inspection process. There were times when it became When the present inventor investigated the cause of this, it was found that the above-mentioned polishing residue was caused by etching, which caused projections on the slopes of the notches, which were not sufficiently mirror-finished by mirror chamfering and remained.
本発明者が、エッチングによりノッチの傾斜部に突起が発生する理由について調査したところ、ノッチの傾斜部にはエッチングレートの異なる結晶面が混在して露出し易く、その場合、相対的にエッチングレートの低い結晶面が十分にエッチングされず、突起状になることを突き止めた。 The present inventor investigated the reason for the formation of protrusions on the sloped portion of the notch due to etching, and found that crystal planes with different etching rates are mixed and easily exposed in the sloped portion of the notch. It was found that the low crystal planes were not sufficiently etched and became protrusions.
エッチングにより発生する上記の突起が研磨残りとなるのを防ぐためには、エッチング工程後に表面に砥粒が担持されたテープを用いてウェーハ外周部を加工するテープ面取り加工を付加することや、鏡面面取りの加工時間を長くし研磨量を多くする方法などが考えられるが、これらの方法は、コストの増加や生産性の低下などを引き起こすという問題があり望ましくない。 In order to prevent the above-mentioned protrusions generated by etching from remaining after polishing, tape chamfering, which processes the outer peripheral portion of the wafer using a tape on which abrasive grains are carried on the surface after the etching process, is added, or mirror chamfering is performed. However, these methods are not desirable because they cause problems such as an increase in cost and a decrease in productivity.
本発明は前述のような問題に顧みてなされたもので、研磨残りの原因となる突起がエッチングによりノッチの傾斜部に発生するのを抑制し、製品ウェーハのノッチの傾斜部に突起由来の研磨残りが発生するのを防止できるシリコンウェーハの製造方法およびシリコンウェーハを提供することを目的とする。 The present invention has been made in consideration of the above-mentioned problems, and suppresses the formation of protrusions, which are the cause of polishing residue, on the slope of the notch due to etching. It is an object of the present invention to provide a method for manufacturing a silicon wafer and a silicon wafer that can prevent the generation of residue.
本発明は、上記目的を達成するためになされたものであり、ノッチを有するシリコンウェーハの周縁部を研削して面取り加工を行う面取り工程と、
該面取り工程の後に、前記シリコンウェーハの主面にラッピング又は両面研削加工を行うラッピング又は両面研削工程と、
該ラッピング又は前記両面研削工程の後に、前記シリコンウェーハにエッチング加工を行うエッチング工程と、
該エッチング工程の後に、前記シリコンウェーハの面取り部の鏡面面取り加工を行う鏡面面取り工程とを含むシリコンウェーハの製造方法であって、
前記シリコンウェーハの前記ノッチの前記面取り部の断面形状において、前記シリコンウェーハの第1の主面に接続する傾斜部の前記第1の主面に対する傾斜角度をθ1とし、前記シリコンウェーハの第2の主面に接続する傾斜部の前記第2の主面に対する傾斜角度をθ2と定義したとき、
前記面取り工程において、前記ノッチにおける前記傾斜部の傾斜角度θ1及びθ2が12°以下となるように前記面取り加工を行うことを特徴とするシリコンウェーハの製造方法を提供する。
The present invention has been made to achieve the above objects, and includes a chamfering process for chamfering by grinding the peripheral edge of a silicon wafer having a notch;
After the chamfering step, a lapping or double-sided grinding step of performing lapping or double-sided grinding processing on the main surface of the silicon wafer;
an etching step of etching the silicon wafer after the lapping or double-side grinding step;
A method for manufacturing a silicon wafer, which includes, after the etching step, a step of performing a mirror-like chamfering process on the chamfered portion of the silicon wafer,
In the cross-sectional shape of the chamfered portion of the notch of the silicon wafer, the inclination angle of the inclined portion connected to the first main surface of the silicon wafer with respect to the first main surface is θ1, and the second surface of the silicon wafer is When the inclination angle with respect to the second main surface of the inclined portion connected to the main surface is defined as θ2,
In the chamfering step, the chamfering process is performed so that the inclination angles θ1 and θ2 of the inclined portions of the notches are 12° or less.
このようなシリコンウェーハの製造方法であれば、上記面取り加工により、ノッチの傾斜部にエッチングレートの異なる結晶面が混在して露出するのを防ぐことができる。これにより、エッチングでノッチの傾斜部に突起が生じるのを防ぐことができ、鏡面面取り加工後の製品ウェーハのノッチに突起由来の研磨残りが発生するのを防止することができる。 With such a method for manufacturing a silicon wafer, it is possible to prevent crystal planes having different etching rates from being mixed and exposed at the inclined portion of the notch by the chamfering process. As a result, it is possible to prevent the formation of protrusions on the inclined portions of the notch due to etching, and it is possible to prevent the occurrence of polishing residues due to the protrusions in the notch of the product wafer after mirror chamfering.
また、このとき、前記面取り工程において、前記ノッチにおける前記傾斜部の傾斜角度θ1及びθ2が10°以上となるように前記面取り加工を行うことが好ましい。 Further, at this time, in the chamfering step, the chamfering is preferably performed so that the inclination angles θ1 and θ2 of the inclined portions of the notches are 10° or more.
このようにすれば、デバイス形成工程のエッチング工程において、パーティクルを含むリンス液が主面に付着し易くなるのを防ぐことができる。 By doing so, it is possible to prevent the rinsing liquid containing particles from easily adhering to the main surface in the etching process of the device forming process.
また、このとき、前記面取り工程の面取り加工を、砥石に形成された溝に前記シリコンウェーハの周縁部を当接し、該シリコンウェーハの周縁部を前記砥石の溝形状に成形することで行うことができる。 Further, at this time, the chamfering process in the chamfering step can be performed by contacting the peripheral edge portion of the silicon wafer with a groove formed in a grindstone and shaping the peripheral edge portion of the silicon wafer into the shape of the groove of the grindstone. can.
これにより、シリコンウェーハの周縁部を所望する面取り形状に簡便に成形することができる。 As a result, the periphery of the silicon wafer can be easily formed into a desired chamfered shape.
また、このとき、前記シリコンウェーハを、前記主面の結晶面方位が(100)であり、前記ノッチの結晶方位が<100>のものとすることができる。 Further, at this time, the silicon wafer may have a (100) crystal plane orientation of the main surface and a <100> crystal orientation of the notch.
本発明はこのようなシリコンウェーハに対して好適に用いることができ、これにより、主面の結晶面方位が(100)、ノッチの結晶方位が<100>であるシリコンウェーハのノッチの傾斜部に、エッチングによって突起が発生するのを防ぐことができ、製品ウェーハのノッチに研磨残りが発生するのを防止することができる。 The present invention can be suitably used for such a silicon wafer, and thereby, the notch inclined portion of the silicon wafer having the crystal plane orientation of the main surface of (100) and the crystal orientation of the notch of <100>. , it is possible to prevent the occurrence of protrusions due to etching, and to prevent the occurrence of polishing residue in the notch of the product wafer.
また本発明は、ノッチを有するシリコンウェーハであって、
前記シリコンウェーハの前記ノッチの面取り部の断面形状において、前記シリコンウェーハの第1の主面に接続する傾斜部の前記第1の主面に対する傾斜角度をθ1とし、前記シリコンウェーハの第2の主面に接続する傾斜部の前記第2の主面に対する傾斜角度をθ2と定義したとき、
前記ノッチにおける前記傾斜部の傾斜角度θ1及びθ2が12°以下であることを特徴とするシリコンウェーハを提供する。
The present invention also provides a silicon wafer having a notch,
In the cross-sectional shape of the chamfered portion of the notch of the silicon wafer, the inclination angle of the inclined portion connected to the first main surface of the silicon wafer with respect to the first main surface is θ1, and the second main surface of the silicon wafer is When the inclination angle with respect to the second main surface of the inclined portion connecting to the surface is defined as θ2,
A silicon wafer is provided, wherein the inclination angles θ1 and θ2 of the inclined portions of the notches are 12° or less.
このようなシリコンウェーハであれば、ノッチの傾斜部にエッチングレートの異なる結晶面が混在して露出するのを防ぐことができる。このため、エッチング工程にかけた場合のノッチの傾斜部での突起の発生や、鏡面面取り工程にかけた場合の突起由来の研磨残りの発生を防止することが可能なシリコンウェーハとなる。 With such a silicon wafer, it is possible to prevent crystal planes having different etching rates from being mixed and exposed at the inclined portion of the notch. Therefore, the silicon wafer can be prevented from producing projections on the slope of the notch when it is subjected to an etching process, and it is possible to prevent the occurrence of polishing residues due to projections when it is subjected to a mirror chamfering process.
このとき、前記ノッチにおける前記傾斜部の傾斜角度θ1及びθ2が10°以上であることが好ましい。 At this time, it is preferable that the inclination angles θ1 and θ2 of the inclined portion of the notch are 10° or more.
このようなものであれば、デバイス形成工程のエッチング工程において、パーティクルを含むリンス液が主面に付着し易くなるのを防ぐことができるものとなる。 With such a device, it is possible to prevent the rinse liquid containing particles from easily adhering to the main surface in the etching process of the device forming process.
また、前記シリコンウェーハは、前記主面の結晶面方位が(100)であり、前記ノッチの結晶方位が<100>であるものとすることができる。 In the silicon wafer, the crystal plane orientation of the main surface may be (100), and the crystal orientation of the notch may be <100>.
このようなものであれば、エッチング工程や鏡面面取り工程にかけても、ノッチの傾斜部に突起の発生や研磨残りの発生の無い、主面の結晶面方位が(100)でノッチの結晶方位が<100>のシリコンウェーハとすることができる。 With such a material, even if it is subjected to an etching process or a mirror chamfering process, there is no occurrence of protrusions on the slope of the notch and no polishing residue, and the crystal plane orientation of the main surface is (100) and the crystal orientation of the notch is < 100> silicon wafer.
以上のように、本発明のシリコンウェーハの製造方法およびシリコンウェーハによれば、エッチングによりノッチの傾斜部に突起が生じるのを防ぐことができ、鏡面面取り加工後の製品ウェーハのノッチに突起由来の研磨残りが発生するのを防止することができる。 As described above, according to the method for manufacturing a silicon wafer and the silicon wafer of the present invention, it is possible to prevent the occurrence of projections on the inclined portions of the notches due to etching, and the notches of the product wafer after the mirror chamfering process have projections originating from the projections. It is possible to prevent the occurrence of polishing residue.
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 The present invention will be described in detail below, but the present invention is not limited to these.
上述のように、エッチングを行った場合、ノッチの傾斜部に突起が発生し、これが鏡面面取り加工で十分に鏡面化されず、製品ウェーハのノッチに研磨残りが発生するという問題がある。 As described above, when etching is performed, protrusions are generated on the slopes of the notches, and the protrusions are not sufficiently mirror-finished by the mirror-beveling process.
本発明者が、エッチングによりノッチの傾斜部に突起が発生する理由について調査したところ、ノッチの傾斜部にはエッチングレートの異なる結晶面が混在して露出し易く、相対的にエッチングレートの低い結晶面が十分にエッチングされず、突起状になることを突き止めた。 The present inventor investigated the reason why the protrusion is generated in the sloped portion of the notch by etching. It was found that the surface was not sufficiently etched and became protruding.
本発明者は、上記課題について鋭意検討を重ねた結果、ノッチの面取り部の断面形状寸法の上記傾斜角度θ1及びθ2が12°以下となるように面取り加工を行うことで、ノッチの傾斜部にエッチングレートの異なる結晶面が混在して露出するのを防げることを発見した。それにより、エッチングでノッチの傾斜部に突起が発生するのを抑制し、鏡面面取り加工後の製品ウェーハのノッチの傾斜部に突起由来の研磨残りが発生するのを防止できることを見出し、本発明を完成させた。 As a result of intensive studies on the above problems, the present inventors found that chamfering is performed so that the inclination angles θ1 and θ2 of the cross-sectional shape dimensions of the chamfered portion of the notch are 12° or less, so that the inclined portion of the notch can be It was discovered that it is possible to prevent the exposure of mixed crystal planes with different etching rates. As a result, the inventors have found that it is possible to suppress the formation of protrusions on the sloped portion of the notch during etching, and to prevent the occurrence of polishing residue due to the protrusions on the sloped portion of the notch of the product wafer after mirror chamfering. completed.
以下、本発明のシリコンウェーハについて図面を参照しながらより詳細に説明する。
図1-3に本発明のシリコンウェーハを示す。図1は全体図である。また図2はノッチの面取り部の断面形状、図3はノッチの面取り部を主面に垂直な方向から見た説明図である。
図1に示すように、本発明のシリコンウェーハ20はノッチNを有している。そして、表裏面に主面M(第1の主面、第2の主面)を有し、周縁部は面取りされた面取り部Cを有している。
ここでは主面Mの結晶面方位が(100)、ノッチNの結晶方位が<100>のシリコンウェーハを挙げるが、本発明はこれに限定されない。結晶面方位等の関係が特にこのような場合の従来のシリコンウェーハでは、エッチング加工を行ったときに、エッチング速度の結晶方位依存性によりノッチの面取り部に突起が生じやすいが、本発明のシリコンウェーハではその突起の発生を防ぐことができる。
Hereinafter, the silicon wafer of the present invention will be described in more detail with reference to the drawings.
1-3 show silicon wafers of the present invention. FIG. 1 is an overall view. 2 is a cross-sectional view of the chamfered portion of the notch, and FIG. 3 is an explanatory view of the chamfered portion of the notch viewed from a direction perpendicular to the main surface.
As shown in FIG. 1, the
Here, a silicon wafer in which the main surface M has a crystal plane orientation of (100) and the notch N has a crystal orientation of <100> is exemplified, but the present invention is not limited to this. In a conventional silicon wafer having such a relationship between crystal plane orientations, etc., when etching is performed, projections are likely to occur at the chamfered portion of the notch due to the dependence of the etching rate on the crystal orientation. Wafers can be prevented from producing such protrusions.
そして図2に示すようにノッチNの面取り部5(面取り部Cのうちのノッチの部分)の断面形状は、ウェーハ20の第1の主面1に接続する傾斜部(第1の傾斜部3)を有し、また、第2の主面2に接続する傾斜部(第2の傾斜部4)を有している。
ここで、第1の傾斜部3の第1の主面1に対する傾斜角度をθ1とし、第2の傾斜部4の第2の主面2に対する傾斜角度をθ2と定義すると、このノッチNにおける傾斜部3、4の傾斜角度θ1、θ2は共に12°以下となっている。
As shown in FIG. 2, the cross-sectional shape of the chamfered
Here, if the inclination angle of the first
ここで図3に示すようにノッチNの面取り部5は、主面6(主面Mのノッチ近傍)に垂直な方向から見ると、ノッチ斜面7とノッチ底8から構成される。ノッチの結晶方位が<100>のウェーハの場合、通常、従来のシリコンウェーハで問題となる突起は、その位置の説明のために本発明品である図3中に仮に表すと、アルカリエッチングによってノッチ斜面7の突起発生領域9に発生する。断面形状で見た場合、突起発生領域9は、図2の第1の傾斜部3、第2の傾斜部4の位置と一致している。
Here, as shown in FIG. 3, the chamfered
しかし本発明では、上記のように傾斜角度θ1およびθ2が12°以下であるので、エッチング加工した際に生じ得る突起を防ぐことができる。さらには、該突起を起因とする、鏡面面取り加工後の研磨残渣の発生も防ぐことができる。このため、ウェーハ検査工程で製品ウェーハを検査した場合に、研磨残りを理由に不良品となるのを防ぐことが可能である。 However, in the present invention, since the inclination angles θ1 and θ2 are 12° or less as described above, it is possible to prevent projections that may occur during etching. Furthermore, it is possible to prevent the occurrence of polishing residue after mirror chamfering due to the protrusions. Therefore, when inspecting product wafers in the wafer inspection process, it is possible to prevent defective products due to unpolished products.
なお、傾斜角度θ1、θ2の下限は0°より大きければ良いが、特には5°以上であるのが好ましく、さらには10°以上であるのがより好ましい。傾斜角度θ1及びθ2を5°以上とすることで、デバイス形成工程のエッチング工程において、パーティクルを含むリンス液が主面に付着し易くなるのを防ぐことができる。さらには10°以上とすることで、このリンス液の付着をより一層効果的に防ぐことができる。 The lower limits of the inclination angles θ1 and θ2 should be greater than 0°, preferably 5° or more, and more preferably 10° or more. By setting the inclination angles θ1 and θ2 to 5° or more, it is possible to prevent the rinsing liquid containing particles from easily adhering to the main surface in the etching process of the device forming process. Further, by setting the angle to 10° or more, the adhesion of the rinse liquid can be prevented more effectively.
以下、本発明のシリコンウェーハの製造方法について図面を参照しながらより詳細に説明する。
図4に本発明のシリコンウェーハの製造方法のフローの一例を示す。
(ウェーハ用意工程)
まず、シリコン単結晶インゴットをスライスしてノッチを有するシリコンウェーハを用意する。例えば、チョクラルスキー法などによりシリコン単結晶インゴットを育成し、該インゴットにノッチを形成した後、ワイヤーソー等を用いてインゴットをスライスすることにより、ノッチ付きシリコンウェーハを得ることができる。
ここでは例として主面の結晶面が(100)面、ノッチの結晶方位が<100>である薄円板状のシリコンウェーハとする。
Hereinafter, the method for manufacturing a silicon wafer according to the present invention will be described in more detail with reference to the drawings.
FIG. 4 shows an example of the flow of the silicon wafer manufacturing method of the present invention.
(Wafer preparation process)
First, a silicon wafer having a notch is prepared by slicing a silicon single crystal ingot. For example, a notched silicon wafer can be obtained by growing a silicon single crystal ingot by the Czochralski method or the like, forming a notch in the ingot, and then slicing the ingot using a wire saw or the like.
Here, as an example, a thin disk-shaped silicon wafer having a (100) crystal plane as a main surface and a <100> crystal orientation of a notch is used.
(面取り工程)
次に面取り工程を実施する。
この面取り工程において使用することができる面取り砥石について図5を参照して説明する。図5に示すように面取り砥石10は溝11が形成されている。この溝11の形状は、面取り加工により最終的に得るシリコンウェーハの所望の面取り部の形状に形作られている。すなわち、ノッチの面取り加工に用いるものの場合、溝11の2つの斜面12の水平面に対する傾斜角度は12°以下であり、それぞれ、図2のθ1及びθ2と同じ傾斜角度になっている。
このような面取り砥石10を用いて面取り加工を実施する場合、面取り砥石10に形成された溝11にシリコンウェーハWの周縁部を当接し、シリコンウェーハWの周縁部を面取り砥石10の溝11の形状に成形することで行うことができる。すなわち、ノッチNの面取り部5における傾斜角度θ1及びθ2が12°以下となるように、上記のように設計した溝形状を有する面取り砥石10を用いることで、ノッチNを所望の面取り形状(傾斜角度θ1及びθ2が12°以下)に簡単に成形することができる。
(Chamfering process)
Next, a chamfering process is performed.
A chamfering whetstone that can be used in this chamfering step will be described with reference to FIG. As shown in FIG. 5, the chamfering whetstone 10 has a groove 11 formed therein. The shape of this groove 11 is formed in the shape of the desired chamfered portion of the silicon wafer finally obtained by the chamfering process. That is, when used for chamfering a notch, the inclination angle of the two slopes 12 of the groove 11 with respect to the horizontal plane is 12° or less, which are the same inclination angles as θ1 and θ2 in FIG.
When chamfering is performed using such a chamfering grindstone 10, the peripheral edge of the silicon wafer W is brought into contact with the groove 11 formed in the chamfering grindstone 10, and the peripheral edge of the silicon wafer W is pressed against the groove 11 of the chamfering grindstone 10. It can be done by molding into a shape. That is, by using the chamfering grindstone 10 having the groove shape designed as described above so that the inclination angles θ1 and θ2 at the chamfered
また、傾斜角度θ1及びθ2を特には5°以上、さらには10°以上とするのが好ましい。このような傾斜角度とすれば、デバイス形成工程のエッチング工程において、パーティクルを含むリンス液が主面に付着し易くなるのを効果的に防止できる。 Moreover, it is preferable to set the inclination angles θ1 and θ2 to 5° or more, more preferably 10° or more. With such an inclination angle, it is possible to effectively prevent the rinsing liquid containing particles from easily adhering to the main surface in the etching process of the device forming process.
また、ノッチを除くウェーハ周縁部の面取り部の傾斜角度は、ノッチにおける傾斜角度θ1及びθ2と同じであっても良いし、異なっていても良い。所望の傾斜角度に成形されるように設計した溝形状を有する別の面取り砥石を用いて面取り加工を行うことができる。
なお、ここでは面取り工程として図5に示すような面取り砥石10を用いる例を挙げたが、これに限定されない。使用する面取り装置は適宜決定でき、ノッチの面取り部の傾斜部の傾斜角度θ1及びθ2が12°以下になるように面取り加工できれば良い。
Also, the inclination angle of the chamfered portion of the wafer peripheral portion excluding the notch may be the same as or different from the inclination angles .theta.1 and .theta.2 of the notch. Chamfering can be performed using a different chamfering grindstone having a groove shape designed to form the desired angle of inclination.
In addition, although the example using the chamfering grindstone 10 as shown in FIG. 5 was mentioned here as a chamfering process, it is not limited to this. The chamfering device to be used can be determined as appropriate, as long as the chamfering can be performed so that the inclination angles θ1 and θ2 of the inclined portions of the chamfered portion of the notch are 12° or less.
(ラッピング又は両面研削工程)
上記のようにして面取り工程を実施した後、ウェーハ主面にラッピング又は両面研削加工を行う。例えば従来と同様のラッピング装置、両頭研削装置等を用いて行うことができる。
(Lapping or double-sided grinding process)
After the chamfering process is performed as described above, the main surface of the wafer is subjected to lapping or double-sided grinding. For example, it can be performed using a conventional lapping machine, double-headed grinding machine, or the like.
(エッチング工程)
次に、ラッピング又は両面研削加工によりウェーハに導入された加工歪みや汚染物を除去するために、エッチング工程を実施する。エッチング加工は、比較的エッチングレートの遅い、水酸化ナトリウムや水酸化カリウム等のアルカリ系水溶液を用いて行うことが好ましい。これにより、エッチングによるウェーハ主面の形状変化を比較的抑制することができ、ラッピングや両面研削で向上させたウェーハの平坦度を悪化させずにエッチングすることができる。
(Etching process)
An etching step is then performed to remove processing distortions and contaminants introduced into the wafer by the lapping or double-side grinding process. The etching process is preferably performed using an alkaline aqueous solution such as sodium hydroxide or potassium hydroxide, which has a relatively slow etching rate. As a result, the shape change of the main surface of the wafer due to etching can be relatively suppressed, and etching can be performed without deteriorating the flatness of the wafer, which has been improved by lapping or double-sided grinding.
前述したように従来のシリコンウェーハの製造方法では、図3の突起発生領域9において、エッチング後に突起が発生してしまう。しかし本発明の製造方法の場合、先の面取り工程での面取り加工により、傾斜角度θ1及びθ2は12°以下になっているため、その領域(ノッチNの傾斜部3、4と一致する)にエッチングレートが異なる結晶面が混在して露出するのを防ぐことができ、それにより、エッチング後に突起が生じるのを防ぐことができる。
As described above, in the conventional silicon wafer manufacturing method, protrusions are generated after etching in the
(鏡面研磨工程)
エッチングを行ったウェーハについて鏡面研磨工程を実施する。例えば従来と同様の研磨装置等を用いて主面の両面又は片面の鏡面研磨を行うことができる。
(Mirror polishing process)
A mirror polishing step is performed on the etched wafer. For example, both sides or one side of the main surface can be mirror-polished using a conventional polishing apparatus or the like.
(鏡面面取り工程)
主面の鏡面研磨工程を実施した後、鏡面面取り工程を実施する。
図6はノッチの鏡面面取り加工を説明する説明図である。ノッチNの鏡面面取り加工には、例えば、ノッチNの形状に合わせた周縁部分を有する円板形状またはリング形状の発泡ウレタンあるいは不織布から成る研磨部材13を用いることができる。
鏡面面取り加工の際には、この研磨部材13を回転させながらノッチNに圧接することで行うことができる。このとき、ウェーハWは、研磨部材13に対して所定の傾斜角度となるよう傾けられる。
ノッチNを除くウェーハ外周部の鏡面面取り加工は、例えば、ウェーハを一定速度で回転させながら、研磨布を貼り付けた円筒ドラムを回転させ、研磨布をウェーハ外周部に圧接することで遂行できる。
(Mirror chamfering process)
After the main surface is mirror-polished, the mirror chamfering step is carried out.
FIG. 6 is an explanatory diagram for explaining the notch mirror chamfering process. For mirror chamfering of the notch N, for example, a disc-shaped or ring-shaped polishing member 13 made of urethane foam or non-woven fabric having a peripheral portion matching the shape of the notch N can be used.
Mirror chamfering can be performed by pressing the polishing member 13 against the notch N while rotating. At this time, the wafer W is tilted at a predetermined tilt angle with respect to the polishing member 13 .
The mirror surface chamfering of the outer periphery of the wafer excluding the notch N can be performed, for example, by rotating the cylindrical drum on which the polishing cloth is adhered while rotating the wafer at a constant speed, thereby pressing the polishing cloth against the outer periphery of the wafer.
以上のような工程を経て、製品となるノッチ付きシリコンウェーハを製造する。前述したように面取り加工でノッチNの面取り部5の傾斜部3、4の傾斜角度θ1及びθ2を12°以下としているのでエッチング工程後でも傾斜部3、4に突起は発生せず、そのため、上記の鏡面面取り工程を経て得られた製品ウェーハのノッチNにおける傾斜部に、突起由来の研磨残りが発生するのを防止することができる。
Through the steps described above, a notched silicon wafer as a product is manufactured. As described above, the inclination angles θ1 and θ2 of the
また、傾斜角度θ1、θ2の値に応じて鏡面面取り加工の条件、例えば、研磨部材13に対するウェーハの傾斜角度等を適切に変更することで、突起由来の研磨残りの発生をより一層確実に防ぐことができる。 In addition, by appropriately changing the mirror chamfering conditions, for example, the tilt angle of the wafer with respect to the polishing member 13, according to the values of the tilt angles θ1 and θ2, it is possible to more reliably prevent the occurrence of polishing residue due to protrusions. be able to.
なお、本発明では、シリコンウェーハの製造において一般的に用いられているその他の工程を含んでも良い。例えば、シリコンウェーハ表面にレーザーを照射しマーキングするレーザーマーク工程や、洗浄工程、熱処理工程等を上記の各工程の前後に含んでいても良い。 It should be noted that the present invention may include other steps generally used in the production of silicon wafers. For example, a laser mark process of irradiating the silicon wafer surface with a laser for marking, a cleaning process, a heat treatment process, etc. may be included before and after each of the above processes.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES The present invention will be described in more detail below with reference to Examples and Comparative Examples, but the present invention is not limited to these.
(実施例1~3)
ウェーハ主面の結晶面が(100)面、ノッチ方位が<100>である薄円板状のシリコンウェーハを用意し、該シリコンウェーハについて、面取り加工を実施した。このときノッチの面取り加工は、図5のような面取り砥石(具体的にはノッチの面取り部の断面形状寸法である傾斜部の傾斜角度θ1及びθ2が12°以下となるように設計した溝形状を有するダイヤモンド砥石)を用いて実施した。
この面取り工程により、ノッチにおける傾斜角度θ1及びθ2が、実施例1では10°、実施例2では12°、実施例3では5°のシリコンウェーハを得た。
(Examples 1-3)
A thin disk-shaped silicon wafer having a (100) crystal plane on the main surface of the wafer and a <100> notch orientation was prepared, and chamfering was performed on the silicon wafer. At this time, the chamfering of the notch is performed by a chamfering whetstone as shown in FIG. It was carried out using a diamond grindstone with
Through this chamfering step, silicon wafers having notches with inclination angles θ1 and θ2 of 10° in Example 1, 12° in Example 2, and 5° in Example 3 were obtained.
上記のようにして面取り加工を行ったシリコンウェーハについてラッピング加工を実施した。ラッピング加工は、ラッピング装置を用意し、キャリアで保持したウェーハを上下の定盤で挟み込み、アルミナ等の遊離砥粒を供給しながら定盤とキャリアを回転させることで行った。 A lapping process was performed on the silicon wafers chamfered as described above. The lapping process was carried out by preparing a lapping device, sandwiching the wafer held by carriers between upper and lower surface plates, and rotating the surface plates and the carrier while supplying free abrasive grains such as alumina.
ラッピング工程の完了後、ウェーハに導入された加工歪みや汚染物を除去するために、エッチング加工を行った。エッチングは、液温84℃に加熱された水酸化ナトリウム水溶液にシリコンウェーハを約10分間浸漬することで行った。 After the lapping process was completed, an etching process was performed to remove processing distortions and contaminants introduced into the wafer. Etching was performed by immersing the silicon wafer in an aqueous sodium hydroxide solution heated to a liquid temperature of 84° C. for about 10 minutes.
エッチング工程後、シリコンウェーハのノッチ斜面の傾斜部を顕微鏡により観察し、突起の発生の有無を調査した。また、顕微鏡観察によりノッチ斜面の傾斜部の100μm四方の画像を取得し、その画像内に占める突起の面積値を算出することで、突起の発生度合いを定量化した。100μm四方の画像はウェーハ表面側および裏面側の双方の傾斜部から1箇所ずつ取得し、面積値は表面側および裏面側での値の平均をとった。なお、ここで言う突起とは、ノッチの傾斜部に露出した相対的にエッチングレートの低い結晶面が、相対的にエッチングレートの高い周囲の結晶面に比べて十分にエッチングされないことで、エッチング後に周囲に対して数μm~数10μm程度の高さを有した部分のものを言う。
この結果を下記表1に示す。表1に示したように、実施例1~3においては、突起の面積値は0μm2であり、エッチング工程後にノッチの面取り部の傾斜部に突起の発生は見られなかった。
After the etching process, the sloped portion of the notch slope of the silicon wafer was observed with a microscope to investigate the presence or absence of protrusions. Further, a 100 μm square image of the inclined portion of the notch slope was obtained by microscopic observation, and the area value of the protrusions occupying the image was calculated to quantify the degree of protrusion generation. An image of 100 μm square was acquired from each inclined portion on both the front side and the back side of the wafer, and the area value was the average of the values on the front side and the back side. The term “protrusion” as used here means that the crystal plane with a relatively low etching rate exposed at the inclined part of the notch is not sufficiently etched compared to the surrounding crystal plane with a relatively high etching rate, and thus, after etching, the crystal plane has a relatively low etching rate. It refers to a portion having a height of several micrometers to several tens of micrometers from the surroundings.
The results are shown in Table 1 below. As shown in Table 1, in Examples 1 to 3, the area value of the projection was 0 μm 2 , and no projection was found on the inclined portion of the chamfered portion of the notch after the etching process.
その後、研磨装置を用いてシリコンウェーハの主面について鏡面研磨加工を施した後、鏡面面取り加工を実施した。ノッチの鏡面面取り加工は、図6のような、ノッチの形状に合わせた周縁部分を有するリング形状の発泡ウレタンから成る研磨部材を用意し、回転させながらノッチに圧接することで実施した。ノッチを除くウェーハ外周部の鏡面面取り加工は、ウェーハを一定速度で回転させながら、研磨布を貼り付けた円筒ドラムを回転させ、研磨布をウェーハ外周部に圧接することで行った。 After that, the main surface of the silicon wafer was mirror-polished using a polishing apparatus, and then mirror-beveled. The mirror chamfering of the notch was performed by preparing a ring-shaped urethane foam polishing member having a peripheral portion matching the shape of the notch, as shown in FIG. 6, and pressing it against the notch while rotating it. Mirror chamfering of the outer periphery of the wafer, excluding notches, was performed by rotating the cylindrical drum on which the polishing cloth was adhered while rotating the wafer at a constant speed, thereby pressing the polishing cloth against the outer periphery of the wafer.
上記の工程を経て作製した製品ウェーハについて、ノッチの突起由来の研磨残りの有無を顕微鏡観察により判定した。表1に突起由来の研磨残りの発生の有無を示した。その結果、実施例1~3においては、ノッチに突起由来の研磨残りは見られなかった。 For the product wafers produced through the above steps, the presence or absence of polishing residues derived from notch protrusions was determined by microscopic observation. Table 1 shows the presence or absence of polishing residues originating from projections. As a result, in Examples 1 to 3, no polishing residue due to projections was found in the notches.
このように実施例1~3では、エッチングによってノッチの面取り部の傾斜部に突起が発生せず、また、製品ウェーハのノッチに突起由来の研磨残りも生じなかった。 As described above, in Examples 1 to 3, no protrusions were generated in the inclined portions of the chamfered portions of the notches due to etching, and no polishing residues due to protrusions were generated in the notches of the product wafers.
(比較例1~6)
実施例1と同様のウェーハ主面の結晶面が(100)面、ノッチ方位が<100>である薄円板状のシリコンウェーハを用意し、該シリコンウェーハについて、ノッチの面取り断面形状寸法である傾斜部の傾斜角度θ1及びθ2が12°より大きくなるように設計した溝形状を有するダイヤモンド砥石を用いて面取り加工を実施した。
この面取り工程により、ノッチにおける傾斜角度θ1およびθ2が、14°(比較例1)、16°(比較例2)、18°(比較例3)、22°(比較例4)、24°(比較例5)、26°(比較例6)のシリコンウェーハを得た。
(Comparative Examples 1 to 6)
A thin disk-shaped silicon wafer similar to that in Example 1, in which the crystal plane of the wafer main surface is the (100) plane and the notch orientation is <100>, is prepared, and the chamfered cross-sectional shape dimension of the notch is obtained for the silicon wafer. Chamfering was performed using a diamond grindstone having a groove shape designed so that the inclination angles θ1 and θ2 of the inclined portions were larger than 12°.
By this chamfering process, the inclination angles θ1 and θ2 of the notches are 14° (Comparative Example 1), 16° (Comparative Example 2), 18° (Comparative Example 3), 22° (Comparative Example 4), and 24° (Comparative Example 4). Example 5) and 26° (Comparative Example 6) silicon wafers were obtained.
面取り工程後、実施例1と同様の条件で、順次、ラッピング工程、エッチング工程を実施した。エッチング工程後、シリコンウェーハのノッチ斜面の傾斜部を顕微鏡により観察し、突起の発生有無の調査を実施例1と同様にして行い、表1にその結果を記載した。
比較例1~6においては、いずれもノッチの面取り部の傾斜部に突起の発生が認められた。また、傾斜角度θ1及びθ2が大きくなるほど突起の面積値が大きくなった。
After the chamfering process, under the same conditions as in Example 1, a lapping process and an etching process were successively performed. After the etching step, the inclined portion of the notch slope of the silicon wafer was observed with a microscope, and the presence or absence of protrusions was examined in the same manner as in Example 1. Table 1 lists the results.
In Comparative Examples 1 to 6, projections were observed on the inclined portion of the chamfered portion of the notch. Also, the area value of the protrusion increased as the inclination angles θ1 and θ2 increased.
その後、実施例1と同様の条件で、鏡面研磨工程、鏡面面取り工程を実施した。 After that, under the same conditions as in Example 1, a mirror polishing step and a mirror chamfering step were performed.
上記の工程を経て作製したシリコンウェーハについて、ノッチの突起由来の研磨残りの有無を実施例1と同様の方法で判定した。
表1にその結果を記載したが、比較例1~6においては、いずれもノッチに突起由来の研磨残りが発生した。
In the same manner as in Example 1, the presence or absence of polishing residue due to notch projections was determined for the silicon wafers produced through the above steps.
The results are shown in Table 1. In Comparative Examples 1 to 6, polishing residues originating from protrusions were generated in the notches in all cases.
(比較例7)
実施例1と同様のウェーハ主面の結晶面が(100)面、ノッチ方位が<100>である薄円板状のシリコンウェーハを用意し、該シリコンウェーハについて、ノッチの面取り断面形状寸法である傾斜部の傾斜角度θ1が12°、θ2が14°となるように設計した溝形状を有するダイヤモンド砥石を用いて面取り加工を実施した。
この面取り工程により、ノッチにおける表面側の傾斜角度θ1が12°、裏面側の傾斜角度θ2が14°のシリコンウェーハを得た。
(Comparative Example 7)
A thin disk-shaped silicon wafer similar to that in Example 1, in which the crystal plane of the wafer main surface is the (100) plane and the notch orientation is <100>, is prepared, and the chamfered cross-sectional shape dimension of the notch is obtained for the silicon wafer. Chamfering was performed using a diamond grindstone having a groove shape designed so that the inclination angle θ1 of the inclined portion was 12° and θ2 was 14°.
Through this chamfering step, a silicon wafer having a notch with an inclination angle θ1 of 12° on the front side and an inclination angle θ2 of 14° on the back side was obtained.
面取り工程後、実施例1と同様の条件で、順次、ラッピング工程、エッチング工程を実施した。エッチング工程後、シリコンウェーハのノッチ斜面の傾斜部を顕微鏡により観察し、突起の発生有無の調査を実施例1と同様にして行い、表1にその結果を記載した。
比較例7において、裏面側のノッチの面取り部の傾斜部に突起の発生が認められた。なお、表1の面積値(378μm2)は、表面側の値(0μm2)と裏面側の値(756μm2)の平均である。
After the chamfering process, under the same conditions as in Example 1, a lapping process and an etching process were successively performed. After the etching step, the inclined portion of the notch slope of the silicon wafer was observed with a microscope, and the presence or absence of protrusions was examined in the same manner as in Example 1. Table 1 lists the results.
In Comparative Example 7, projections were observed in the inclined portion of the chamfered portion of the notch on the back side. The area value (378 μm 2 ) in Table 1 is the average of the surface side value (0 μm 2 ) and the back side value (756 μm 2 ).
その後、実施例1と同様の条件で、鏡面研磨工程、鏡面面取り工程を実施した。 After that, under the same conditions as in Example 1, a mirror polishing step and a mirror chamfering step were performed.
上記の工程を経て作製したシリコンウェーハについて、ノッチの突起由来の研磨残りの有無を実施例1と同様の方法で判定した。
表1にその結果を記載したが、比較例7においては、表面側のノッチに突起由来の研磨残りは発生しなかったものの、裏面側には発生した。
In the same manner as in Example 1, the presence or absence of polishing residue due to notch projections was determined for the silicon wafers produced through the above steps.
The results are shown in Table 1. In Comparative Example 7, there was no polishing residue due to projections on the notch on the front side, but there was on the back side.
以上の結果から、面取り工程において、ノッチの面取り部の断面形状寸法の傾斜角度θ1及びθ2が12°以下となるように面取り加工を行うことで、エッチングによりノッチの面取り部の傾斜部に突起が発生するのを防ぐことができ、製品ウェーハのノッチに突起由来の研磨残りが発生するのを防止することができる。 From the above results, in the chamfering process, by performing the chamfering process so that the angles of inclination θ1 and θ2 of the cross-sectional dimensions of the chamfered portion of the notch are 12° or less, a protrusion is formed on the inclined portion of the chamfered portion of the notch by etching. It is possible to prevent the occurrence of this, and it is possible to prevent the occurrence of polishing residue due to protrusions in the notch of the product wafer.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 It should be noted that the present invention is not limited to the above embodiments. The above embodiment is an example, and any device that has substantially the same configuration as the technical idea described in the claims of the present invention and produces similar effects is the present invention. It is included in the technical scope of the invention.
1…第1の主面、 2…第2の主面、 3…第1の傾斜部、 4…第2の傾斜部、
5…ノッチの面取り部、 6…ウェーハの主面のノッチ近傍、 7…ノッチ斜面、
8…ノッチ底、 9…突起発生領域、 10…面取り砥石、 11…溝、
12…溝の斜面、 13…研磨部材、 20…本発明のシリコンウェーハ、
N…ノッチ、 M…ウェーハの主面、 C…面取り部、 W…ウェーハ。
DESCRIPTION OF
5... Chamfered portion of notch, 6... Near notch on main surface of wafer, 7... Slope of notch,
8... Notch bottom, 9... Projection generation area, 10... Chamfering grindstone, 11... Groove,
DESCRIPTION OF SYMBOLS 12... Slope of groove 13... Polishing
N... Notch, M... Main surface of wafer, C... Chamfered portion, W... Wafer.
Claims (3)
該面取り工程の後に、前記シリコンウェーハの主面にラッピング又は両面研削加工を行うラッピング又は両面研削工程と、
該ラッピング又は前記両面研削工程の後に、前記シリコンウェーハにエッチング加工を行うエッチング工程と、
該エッチング工程の後に、前記シリコンウェーハの面取り部の鏡面面取り加工を行う鏡面面取り工程とを含むシリコンウェーハの製造方法であって、
前記シリコンウェーハの前記ノッチの前記面取り部の断面形状において、前記シリコンウェーハの第1の主面に接続する傾斜部の前記第1の主面に対する傾斜角度をθ1とし、前記シリコンウェーハの第2の主面に接続する傾斜部の前記第2の主面に対する傾斜角度をθ2と定義したとき、
前記面取り工程において、前記ノッチにおける前記傾斜部の傾斜角度θ1及びθ2が12°以下(11°を除く)の所望の面取り形状となるように、砥石に前記所望の面取り形状に形作られた溝に前記シリコンウェーハのノッチを当接し、該シリコンウェーハのノッチを前記砥石の溝形状に成形することで、前記ノッチの面取り加工を行うことを特徴とするシリコンウェーハの製造方法。 A chamfering step of chamfering by grinding the peripheral edge of a silicon wafer having a notch;
After the chamfering step, a lapping or double-sided grinding step of performing lapping or double-sided grinding processing on the main surface of the silicon wafer;
an etching step of etching the silicon wafer after the lapping or double-side grinding step;
A method for manufacturing a silicon wafer, which includes, after the etching step, a step of performing a mirror-like chamfering process on the chamfered portion of the silicon wafer,
In the cross-sectional shape of the chamfered portion of the notch of the silicon wafer, the inclination angle of the inclined portion connected to the first main surface of the silicon wafer with respect to the first main surface is θ1, and the second surface of the silicon wafer is When the inclination angle of the inclined portion connected to the main surface with respect to the second main surface is defined as θ2,
In the chamfering step, the groove formed in the desired chamfered shape in the grindstone is formed so that the inclination angles θ1 and θ2 of the inclined portions of the notches are 12° or less (excluding 11°) . A method for producing a silicon wafer, wherein the notch of the silicon wafer is brought into contact with the notch, and the notch of the silicon wafer is chamfered by shaping the notch of the silicon wafer into the shape of the groove of the grindstone .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012962A JP7153578B2 (en) | 2019-01-29 | 2019-01-29 | Silicon wafer manufacturing method |
PCT/JP2020/000946 WO2020158376A1 (en) | 2019-01-29 | 2020-01-15 | Method for producing silicon wafer, and silicon wafer |
TW109101898A TW202032650A (en) | 2019-01-29 | 2020-01-20 | Method for producing silicon wafer, and silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012962A JP7153578B2 (en) | 2019-01-29 | 2019-01-29 | Silicon wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123610A JP2020123610A (en) | 2020-08-13 |
JP7153578B2 true JP7153578B2 (en) | 2022-10-14 |
Family
ID=71842251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019012962A Active JP7153578B2 (en) | 2019-01-29 | 2019-01-29 | Silicon wafer manufacturing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7153578B2 (en) |
TW (1) | TW202032650A (en) |
WO (1) | WO2020158376A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7131724B1 (en) | 2022-02-03 | 2022-09-06 | 信越半導体株式会社 | Semiconductor wafer manufacturing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008093488A1 (en) | 2007-01-31 | 2008-08-07 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer beveling device, silicon wafer manufacturing method, and etched silicon wafer |
JP5198543B2 (en) | 2010-11-19 | 2013-05-15 | 株式会社東芝 | Image processing method, image processing apparatus, and image processing program |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171703A (en) * | 1991-08-23 | 1992-12-15 | Intel Corporation | Device and substrate orientation for defect reduction and transistor length and width increase |
JPH06114745A (en) * | 1992-09-30 | 1994-04-26 | Kawasaki Steel Corp | Grinding wheel for grinding semiconductor wafer |
JPH11219923A (en) * | 1998-02-03 | 1999-08-10 | Hitachi Ltd | Semiconductor wafer and manufacture of the same, and manufacture of semiconductor device |
JP4224871B2 (en) * | 1998-06-09 | 2009-02-18 | 株式会社Sumco | Manufacturing method of semiconductor substrate |
JP5491273B2 (en) * | 2010-05-11 | 2014-05-14 | ダイトエレクトロン株式会社 | Wafer chamfering device |
-
2019
- 2019-01-29 JP JP2019012962A patent/JP7153578B2/en active Active
-
2020
- 2020-01-15 WO PCT/JP2020/000946 patent/WO2020158376A1/en active Application Filing
- 2020-01-20 TW TW109101898A patent/TW202032650A/en unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008093488A1 (en) | 2007-01-31 | 2008-08-07 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer beveling device, silicon wafer manufacturing method, and etched silicon wafer |
JP5198543B2 (en) | 2010-11-19 | 2013-05-15 | 株式会社東芝 | Image processing method, image processing apparatus, and image processing program |
Also Published As
Publication number | Publication date |
---|---|
TW202032650A (en) | 2020-09-01 |
WO2020158376A1 (en) | 2020-08-06 |
JP2020123610A (en) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192482B2 (en) | Silicon wafer manufacturing method | |
TWI390616B (en) | Semiconductor wafer manufacturing method | |
JP2006222453A (en) | Silicon wafer, method for manufacturing the same, and soi wafer | |
TW459297B (en) | Method of processing semiconductor wafers to build in back surface damage | |
JPH0997775A (en) | Manufacture of mirror-surface semiconductor wafer | |
JP6327329B1 (en) | Silicon wafer polishing method and silicon wafer manufacturing method | |
JP5967040B2 (en) | Mirror polished wafer manufacturing method | |
JP3828176B2 (en) | Manufacturing method of semiconductor wafer | |
US6284658B1 (en) | Manufacturing process for semiconductor wafer | |
JP2010034128A (en) | Production method of wafer and wafer obtained by this method | |
JP7153578B2 (en) | Silicon wafer manufacturing method | |
JP3943869B2 (en) | Semiconductor wafer processing method and semiconductor wafer | |
CN110383427B (en) | Method for manufacturing wafer | |
JP4492293B2 (en) | Manufacturing method of semiconductor substrate | |
JP4103808B2 (en) | Wafer grinding method and wafer | |
JPH09312274A (en) | Manufacture of semiconductor wafer | |
JP5074845B2 (en) | Semiconductor wafer grinding method and semiconductor wafer processing method | |
JP2010040876A (en) | Method of manufacturing semiconductor wafer | |
JP4075426B2 (en) | Silicon wafer manufacturing method | |
JP7131724B1 (en) | Semiconductor wafer manufacturing method | |
JPS6381934A (en) | Wafer and manufacture thereof | |
JP5846223B2 (en) | Substrate and light emitting device | |
JP7339056B2 (en) | Bonded wafer and manufacturing method of laminated wafer using the same | |
JP2004087523A (en) | Method of manufacturing semiconductor wafer | |
JP2010040950A (en) | Method of manufacturing semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220117 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220128 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220201 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220218 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220222 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220614 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220712 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220830 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220927 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7153578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |