DE102013113030A1 - Method for edge rounding of semiconductor wafers - Google Patents

Method for edge rounding of semiconductor wafers Download PDF

Info

Publication number
DE102013113030A1
DE102013113030A1 DE102013113030.5A DE102013113030A DE102013113030A1 DE 102013113030 A1 DE102013113030 A1 DE 102013113030A1 DE 102013113030 A DE102013113030 A DE 102013113030A DE 102013113030 A1 DE102013113030 A1 DE 102013113030A1
Authority
DE
Germany
Prior art keywords
wafer
rounding
edge
edges
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013113030.5A
Other languages
German (de)
Inventor
Wolfram Drescher
Jan Richter
Stefan Eichler
Franz Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Siltectra GmbH
Original Assignee
Freiberger Compound Materials GmbH
Siltectra GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freiberger Compound Materials GmbH, Siltectra GmbH filed Critical Freiberger Compound Materials GmbH
Priority to DE102013113030.5A priority Critical patent/DE102013113030A1/en
Priority to PCT/EP2014/056279 priority patent/WO2014154863A1/en
Priority to TW103111797A priority patent/TW201446454A/en
Priority to EP14720906.8A priority patent/EP2978575A1/en
Publication of DE102013113030A1 publication Critical patent/DE102013113030A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)

Abstract

Der Erfindung, welche eine Verfahren zur Kantenverrundung von Halbleiter-Wafern betrifft, liegt die Aufgabe zugrunde, ein Verfahren anzugeben, womit in einem Arbeitsgang eine Verrundung einer bereits vorhandenen umlaufenden Kante des Wafers als auch das Vermeiden der Entstehung scharfer Kanten nach einem Prozessschritt, in welchem der Wafer geteilt wird, erreicht und der Aufwand zur Kantenverrundung somit minimiert wird. Diese Aufgabe wird dadurch gelöst, dass zwischen den äußeren umlaufenden Kanten des Halbleiter-Wafers im gleichen Arbeitsschritt, in welchem mindestens eine Kante des Halbleiter-Wafers verrundet wird, eine ebenfalls umlaufende Vertiefung erzeugt wird.The invention, which relates to a method for edge rounding of semiconductor wafers, is based on the object of specifying a method with which, in one operation, rounding of an existing circumferential edge of the wafer and also avoiding the creation of sharp edges after a process step in which the wafer is divided, and the effort for edge rounding is thus minimized. This object is achieved in that a likewise circumferential recess is produced between the outer circumferential edges of the semiconductor wafer in the same work step in which at least one edge of the semiconductor wafer is rounded.

Description

Die Erfindung betrifft ein Verfahren zur Kantenverrundung von Halbleiter-Wafern, bei welchem mindestens eine äußere umlaufende Kante des Halbleiter-Wafers mit einer Rundung versehen wird. The invention relates to a method for the edge rounding of semiconductor wafers, in which at least one outer circumferential edge of the semiconductor wafer is provided with a rounding.

Beispielsweise bei der Herstellung einzelner Wafer-Scheiben aus einem Halbleiterrohmaterial entstehen, unabhängig davon, welche Verfahren zum Zertrennen der Wafer genutzt werden, wie beispielsweise ein Zersägen des Halbleiterrohmaterials, sehr scharfe Kanten in den Außenbereichen der Wafer. For example, in the manufacture of individual wafer slices from a semiconductor raw material, regardless of which processes are used to dice the wafers, such as dicing the semiconductor raw material, very sharp edges are formed in the outer areas of the wafers.

In derartigen Kantenbereichen treten bedingt durch mechanische, thermische oder sonstige Belastungen Spannungsspitzen im Material auf, welche das Risiko einer Zerstörung des Wafers zumindest in den kantennahen Bereichen beinhalten. Zur Verringerung derartiger Spannungen ist bekannt, die Kanten der Wafer zumindest teilweise abzurunden und derartige Absplitterungen (Edge Chipping) und Rissbildungen, und somit der Zerstörung der betroffenen Chips auf dem Wafer, entgegenzuwirken. In such edge regions, stress peaks in the material occur due to mechanical, thermal or other stresses, which involve the risk of destruction of the wafer, at least in the areas near the edges. To reduce such stresses, it is known to at least partially round off the edges of the wafers and counteract such chipping and cracking, and thus the destruction of the affected chips on the wafer.

Derartige Verfahren werden unter anderem in der DE 199 53 131 A1 und der DE 44 14 373 A1 beschrieben. Dabei wird neben dem Abrunden der Kanten mit einem vorgegebenen Radius auch eine Bearbeitung der Kanten zu einem trapezförmigen Kantenprofil beschrieben. Such methods are used inter alia in the DE 199 53 131 A1 and the DE 44 14 373 A1 described. In addition to the rounding of the edges with a given radius, a processing of the edges to a trapezoidal edge profile is described.

Die Rundung wird zum Beispiel mit einem Schleifstein erzeugt. Oft werden auch diamantbesetzte Profilscheiben oder Fräser eingesetzt. The rounding is generated, for example, with a grindstone. Often, diamond-tipped profile discs or cutters are used.

Zur Vermeidung der bekannten Nachteile beim Zersägen von Halbleiterrohlingen zu Wafer-Scheiben ist beispielsweise aus der DE 10 2012 001 620 A1 ein Verfahren bekannt, bei welchem zur Herstellung von dünnen Wafer-Scheiben auf eine Folie ein Kleber oder eine Klebeschicht aufgebracht wird. Zwei der derart vorbereiteten Folien werden jeweils mit ihrer Klebeschicht auf die Oberseite und die Unterseite des zu bearbeitenden Halbleiterrohlings aufgebracht. Nach dem Aushärten des Klebers wird der Wafer thermisch gestresst. Durch unterschiedliche thermische Eigenschaften von Wafer und Polymer bricht der Wafer in zwei dünnere Hälften. Auf beiden dünnen Wafern haftet nunmehr jeweils einseitig noch eine Folie, welche in einem nachfolgenden Schritt von der Waferoberfläche abgelöst werden muss. Auch bei diesem Herstellungsprozess entstehen Wafer-Scheiben mit sehr scharfen Bruch-Kanten, welche wie oben beschrieben, abgerundet werden müssen. To avoid the known disadvantages in sawing semiconductor blanks to wafer slices, for example, from DE 10 2012 001 620 A1 a method is known in which an adhesive or an adhesive layer is applied to produce a thin wafer slices on a film. Two of the thus prepared films are each applied with their adhesive layer on the top and bottom of the processed semiconductor blank. After curing of the adhesive, the wafer is thermally stressed. Due to different thermal properties of wafer and polymer, the wafer breaks into two thinner halves. On both thin wafers now one side still still adheres a film which must be removed from the wafer surface in a subsequent step. Wafer slices with very sharp rupture edges, which must be rounded as described above, are also produced in this production process.

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Kantenverrundung von Halbleiter-Wafern zu schaffen, womit in einem Arbeitsgang eine Verrundung einer bereits vorhandenen umlaufenden Kante des Wafers als auch das Vermeiden der Entstehung scharfer Kanten nach einem Prozessschritt, in welchem der Wafer geteilt wird, erreicht und der Aufwand zur Kantenverrundung somit minimiert wird. The invention is thus based on the object to provide a method for edge rounding of semiconductor wafers, which in one operation, a rounding of an existing peripheral edge of the wafer as well as avoiding the emergence of sharp edges after a process step in which the wafer is shared , Achieved and the effort for edge rounding is thus minimized.

Gemäß der Erfindung wird die Aufgabe bei einem Verfahren zur Kantenverrundung der eingangs genannten Art dadurch gelöst, dass zwischen den äußeren umlaufenden Kanten des Halbleiter-Wafers im gleichen Arbeitsschritt, in welchem mindestens eine Kante des Halbleiter-Wafers verrundet wird, eine ebenfalls umlaufende Vertiefung erzeugt wird. According to the invention, the object is achieved in a method for edge rounding of the type mentioned in that between the outer peripheral edges of the semiconductor wafer in the same step, in which at least one edge of the semiconductor wafer is rounded, a likewise circumferential recess is generated ,

Bei der Herstellung der Wafer können scharfe Kanten entstehen, welche die oben beschriebenen Risiken von Ausbrüchen und Rissbildungen in sich bergen. Diese Kanten entstehen beispielsweise am äußeren Rand einer Waferoberfläche und verlaufen um den Wafer herum. Diese umlaufenden Kanten können sowohl auf einer ersten Seite wie einer Oberseite des Wafers als auch auf einer zweiten Seite wie einer Unterseite des Wafers entstehen. The production of the wafers can result in sharp edges that carry the risks of breakouts and cracking described above. For example, these edges are created on the outer edge of a wafer surface and run around the wafer. These circumferential edges may be formed on a first side as well as an upper side of the wafer as well as on a second side like a lower side of the wafer.

Erfindungsgemäß werden in einem Arbeits- oder Prozessschritt bei der Bearbeitung der Halbleiter-Wafer sowohl die beiden scharfen umlaufenden Kanten des Wafers beseitigt als auch eine Vertiefung erzeugt. Diese Vertiefung ist ebenfalls um den äußeren Rand des Wafers umlaufend und verläuft beispielsweise mittig zwischen beiden abgerundeten Kanten. According to the invention, both the two sharp peripheral edges of the wafer are eliminated in a working or process step in the processing of semiconductor wafers and also creates a depression. This recess is also encircling the outer edge of the wafer and extends, for example, centrally between the two rounded edges.

Dabei kann das Verrunden der Waferkanten derart erfolgen, dass je Kante eine Rundung mit dem gleichen oder unterschiedlichen Radius erzeugt wird oder derart, dass eine beide Kanten einbeziehende gemeinsame Rundung mit einem vorgegebenen Radius erzeugt wird. In this case, the rounding of the wafer edges can be carried out such that each edge a rounding with the same or different radius is generated or such that a common rounding including both edges is generated with a predetermined radius.

In einer Ausgestaltung der Erfindung ist vorgesehen, dass die Vertiefung keilförmig und mit einer ersten und einer zweiten Teilrundung ausgeführt ist. In one embodiment of the invention it is provided that the recess is wedge-shaped and executed with a first and a second partial rounding.

Die gleichzeitig erzeugte Vertiefung ist eine keilförmige Vertiefung, welche derart ausgeführt wird, dass diese zwei Teilrundungen aufweist, welche zusammengesetzt das Profil der Vertiefung darstellen. Die Teilrundungen können mit dem gleichen Radius ausgeführt werden wie die Rundung einer benachbarten Kante des Wafers. So können beispielsweise der Radius der oberen Kanten mit dem Radius der oberen Teilrundung der keilförmigen Vertiefung und der Radius der unteren Teilrundung der keilförmigen Vertiefung mit dem Radius der unteren Kante übereinstimmen. In einer besonderen Form stimmen alle Radien aller Kanten überein. The recess formed at the same time is a wedge-shaped depression, which is designed in such a way that it has two partial roundings which, when assembled, represent the profile of the depression. The partial fillets can be made with the same radius as the rounding of an adjacent edge of the wafer. For example, the radius of the upper edges may coincide with the radius of the upper partial rounding of the wedge-shaped recess and the radius of the lower partial rounding of the wedge-shaped recess with the radius of the lower edge. In a special form all radii of all edges match.

In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass mehrere umlaufende Vertiefungen erzeugt werden. In a further embodiment of the invention it is provided that a plurality of circumferential recesses are generated.

Es ist vorgesehen die oben beschriebene keilförmige Vertiefung mehrfach zwischen der oberen und der unteren Waferkante einzubringen. Jede dieser Vertiefungen ist wiederum umlaufend und verläuft in einem gleichbleibenden Abstand zu einer benachbarten Vertiefung um die Wafer-Mantelfläche herum. Bei drei oder mehr Vertiefungen können diese gleich oder unterschiedlich voneinander beabstandet angeordnet sein. It is envisaged to introduce the wedge-shaped depression described above several times between the upper and the lower wafer edge. Each of these recesses is again circumferential and extends at a constant distance to an adjacent recess around the wafer circumferential surface. With three or more recesses, these may be arranged the same or different from each other.

In einer besonderen Ausführung der Erfindung ist vorgesehen, dass die Vertiefungen mit unterschiedlichen Teilrundungen und/oder unterschiedlichen Tiefen erzeugt werden. In a particular embodiment of the invention, it is provided that the depressions are produced with different partial roundings and / or different depths.

Erfindungsgemäß kann je Vertiefung sowohl eine unterschiedliche Tiefe als auch unterschiedliche Radien für die jeweils zwei Teilrundungen jeder Vertiefung gewählt werden. According to the invention, a different depth as well as different radii for the respective two partial roundings of each depression can be selected for each depression.

Da die Vertiefungen zur Ausbildung von Sollbruchstellen des Halbleiter-Wafers für ein Zertrennen des Wafers in zwei oder mehr Wafer-Scheiben, wie eingangs im Stand der Technik erläutert, genutzt werden, kann durch ein Einbringen der Vertiefungen nicht nur die Position einer Sollbruchstelle vorgegeben werden, sondern auch eine Reihenfolge des Auseinanderbrechens der Halbleiter-Wafer-Teilscheiben durch verschiedene Tiefen der Vertiefungen. So kann davon ausgegangen werden, dass der Wafer an der Sollbruchstelle mit der tiefsten Vertiefung zuerst durchbricht. Die derart entstandene Halbleiter-Wafer-Teilscheibe wird, wenn diese wiederum mehrere Vertiefungen unterschiedlicher Tiefe aufweist, bei entsprechender mechanischer Beanspruchung an der Sollbruchstelle mit der tiefsten Vertiefung zerbrechen und so weiter. Since the depressions for forming predetermined breaking points of the semiconductor wafer are used for a dicing of the wafer in two or more wafer wafers, as explained in the prior art, by introducing the depressions not only the position of a predetermined breaking point can be predetermined, but also an order of breakage of the semiconductor wafer dividing disks through different depths of the depressions. Thus, it can be assumed that the wafer first breaks through at the predetermined breaking point with the deepest depression. The thus formed semiconductor wafer partial disk is, if this in turn has a plurality of depressions of different depth, break with appropriate mechanical stress at the predetermined breaking point with the deepest depression and so on.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt The invention will be explained in more detail with reference to an embodiment. In the accompanying drawings shows

1 einen aus dem Stand der Technik bekannten Prozessschritt der Abrundung der Kanten eines Wafers mittels eines Schleifsteins, 1 a process step known from the prior art for rounding the edges of a wafer by means of a grindstone,

2 eine Darstellung der erfindungsgemäßen Kantenverrundung mittels eines Schleifsteins mit einem geänderten Profilverlauf, 2 a representation of the edge rounding according to the invention by means of a grindstone with a changed profile profile,

3 einen Wafer mit erfindungsgemäß verrundeten Kanten, mit vorbereiteter Sollbruchstelle, 3 a wafer with rounded edges according to the invention, with prepared predetermined breaking point,

4 den Wafer aus der 3 nach dem Zerteilen, 4 the wafer from the 3 after cutting,

5 eine erste alternative Ausführung der erfindungsgemäßen Kantenverrundung zur Vorbereitung zweier Sollbruchstellen eines Wafers, 5 a first alternative embodiment of the edge rounding according to the invention for preparing two predetermined breaking points of a wafer,

6 eine zweite alternative Ausführung der erfindungsgemäßen Kantenverrundung zur Vorbereitung zweier Sollbruchstellen eines Wafers mit verschiedenen Tiefen bei der Kantenverrundung und 6 a second alternative embodiment of the edge rounding according to the invention for the preparation of two predetermined breaking points of a wafer with different depths in the edge rounding and

7 eine weitere Ausführung der Kantenverrundung an einem Wafer, auf dessen Oberseite bereits elektronische Bauelemente in verschiedenen Halbleiterherstellungsschritten erzeugt wurden. 7 a further embodiment of the edge rounding on a wafer, on the upper side of which electronic components have already been produced in various semiconductor production steps.

Die 1 zeigt einen Halbleiter-Wafer 1 mit einem nur teilweise dargestellten Schleifstein 2, welcher eine Einkerbung 4 in Form eines Halbkreises aufweist, wie aus dem Stand der Technik bekannt ist. Dieser Schleifstein 2 kann aus verschiedensten Materialien bestehen, was keinen Einfluss auf das erfindungsgemäße Verfahren hat. Auch die genaue Form der Einkerbung 4 hat keinen Einfluss auf die Erfindung, so sind neben der Form eines Halbkreises auch trapezförmige Einkerbungen 4 bekannt. The 1 shows a semiconductor wafer 1 with a whetstone only partially shown 2 which is a notch 4 in the form of a semicircle, as known in the art. This grindstone 2 can consist of various materials, which has no influence on the process according to the invention. Also the exact shape of the notch 4 has no influence on the invention, as well as the shape of a semicircle and trapezoidal notches 4 known.

Der Wafer 1 weist vor der Verrundung der Kanten 3 mittels des Schleifsteins 2 scharfkantige umlaufende Kanten 3 auf, was in der 1 durch die Punkt-Punkt-Linie dargestellt ist. The wafer 1 points before the rounding of the edges 3 by means of the grindstone 2 sharp-edged circumferential edges 3 on what's in the 1 represented by the dot-dot line.

In der 2 ist ein Schleifstein 2 mit erfindungsgemäß verändertem Kantenprofil 4 dargestellt, welches es ermöglicht, neben dem Verrunden der Kanten 3 des Wafers 1 eine umlaufende Vertiefung 5 zu erzeugen. Die derart erzeugte umlaufende Vertiefung 5 weist zwei Teilrundungen 6 auf, wie in der 2 im linken Bereich des Wafers 1 zwei Bezugszeichen 6 für eine erste und eine zweite Teilrundung 6 dargestellt ist. In the 2 is a whetstone 2 with inventively modified edge profile 4 shown, which allows, in addition to the rounding of the edges 3 of the wafer 1 a circumferential recess 5 to create. The circumferential recess thus produced 5 has two partial roundings 6 on, like in the 2 in the left area of the wafer 1 two reference numerals 6 for a first and a second partial rounding 6 is shown.

In der Beispieldarstellung befindet sich die Vertiefung 5 mittig zwischen den Kanten 3 des Wafers 1. Diese Beabstandung zu den Kanten 3 ist nicht zwingend und kann, im Rahmen der technologischen Möglichkeiten, beliebig geändert werden. The example shows the depression 5 in the middle between the edges 3 of the wafer 1 , This spacing to the edges 3 is not mandatory and can be changed as required by the technological possibilities.

Die Kante 3 des Wafers 1 vor der Verrundung ist wiederum als eine Punkt-Punkt-Linie dargestellt. Erfindungsgemäß wird im gleichen Arbeitsgang sowohl das Verrunden der Kanten 4 als auch das Erzeugen der Vertiefung 5 realisiert. The edge 3 of the wafer 1 before the rounding is again represented as a dot-dot line. According to the invention, both the rounding of the edges in the same operation 4 as well as creating the pit 5 realized.

Die 3 zeigt einen Wafer 1 nach dem gerade beschriebenen Arbeitsgang in einer Schnittdarstellung. Zusätzlich ist eine sich von der linken Vertiefung 5 zur rechten Vertiefung 5 verlaufende Strich-Strich-Linie eingezeichnet, welche eine sogenannte Sollbruchstelle 7 darstellt. The 3 shows a wafer 1 after the operation just described in a sectional view. In addition, one is from the left depression 5 to the right indentation 5 extending dash-line drawn, which is a so-called breaking point 7 represents.

Die erzeugte umlaufende Vertiefung 5 führt zu einer Reduzierung des Durchmessers des Wafers 1. Bei der Anwendung eines Verfahrens zur Teilung eines Halbleiter-Wafers 1 in zwei Teil-Wafer, wie weiter oben bereits zur DE 10 2012 001 620 A1 beschrieben wurde, kann durch den reduzierten Durchmesser die Stelle oder der Bereich vorgegeben werden, an welcher oder in welchem der Wafer 1 geteilt wird. In dieser Beschreibung wird diese Stelle oder dieser Bereich als Sollbruchstelle 7 bezeichnet. The generated circumferential depression 5 leads to a reduction of the diameter of the wafer 1 , In the application of a method for dividing a semiconductor wafer 1 in two sub-wafers, as already above for DE 10 2012 001 620 A1 has been described, by the reduced diameter, the location or the area can be specified at which or in which of the wafer 1 is shared. In this description, this location or area will be considered as a breaking point 7 designated.

Vorteilhaft ist hierbei, dass bei einem Zerteilen des Wafers 1 an der Sollbruchstelle 7 keine, wie im Stand der Technik üblichen, scharfen Kanten entstehen. Durch die Ausbildung der Vertiefung 5 mit den Teilrundungen 6 ist die an der Sollbruchstelle entstehende Kante 4 des Wafers 1 keine scharfe Kante mehr, das diese bereits eine der Teilrundungen 6 aufweist. The advantage here is that when a division of the wafer 1 at the breaking point 7 none, as in the prior art usual, sharp edges arise. By training the depression 5 with the partial roundings 6 is the edge created at the breaking point 4 of the wafer 1 no more sharp edges, this already one of the partial roundings 6 having.

Die nach der Teilung der Wafers 1 an der Sollbruchstelle 7 erzeugten Teilwafer 1 mit ihren bereits verrundeten Kanten sind in der 4 dargestellt. The after the division of the wafer 1 at the breaking point 7 produced partial wafers 1 with their already rounded edges are in the 4 shown.

Das Verfahren ist nicht auf eine Erzeugung einer Vertiefung 5 an einem Wafer 1 beschränkt. Beispielhaft ist in der 5 eine Ausgestaltung mit zwei Vertiefungen 5 dargestellt. An beiden Vertiefungen 5 entsteht je eine Sollbruchstelle 7, an welcher die Teilung der Wafers erfolgt. The method is not for a deepening 5 on a wafer 1 limited. Is exemplary in the 5 a design with two wells 5 shown. At both wells 5 each creates a predetermined breaking point 7 at which the division of the wafers takes place.

Durch eine Ausgestaltung der Erzeugung der Vertiefungen 5 mit unterschiedlichen Tiefen, wie in der 6 dargestellt ist, kann die Reihenfolge des Zerteilens des Wafers 1 vorgegeben werden. Es kann davon ausgegangen werden, dass der Wafer an der Sollbruchstelle 7 mit dem geringsten Durchmesser zuerst bricht. Somit wird der dargestellte Wafer 1 in der 6 zuerst an der oberen Sollbruchstelle 7 und nachfolgend an der unteren Sollbruchstelle 7 zerbrechen, bei entsprechender mehrfachen Anwendung des Verfahrens zur Teilung eines Halbleiter-Wafers 1 in zwei Teil-Wafer. By an embodiment of the generation of the depressions 5 with different depths, like in the 6 can be shown, the order of the division of the wafer 1 be specified. It can be assumed that the wafer at the predetermined breaking point 7 with the smallest diameter breaks first. Thus, the illustrated wafer 1 in the 6 first at the upper breaking point 7 and subsequently at the lower predetermined breaking point 7 break, with a corresponding multiple application of the method for dividing a semiconductor wafer 1 in two part wafers.

Die Erzeugung der erfindungsgemäßen Vertiefung 5 kann sowohl vor als auch nach dem Prozessieren eines Wafers 1 erfolgen. Vor dem Prozessieren beispielsweise zur Erzeugung von Teil-Wafern, wie bereits beschrieben, und nach dem Prozessieren beispielsweise zum dünnen der Halbleitermaterialschicht. Für diesen Fall kann der Wafer 1 mit normalen Kanten hergestellt und prozessiert werden. Nach der Fertigstellung der elektronischen Bauelemente 8 auf dem Wafer 1, in verschiedenen vorgelagerten Prozessschritten, werden die Wafer-Kanten 3 mit gleichzeitigem Erzeugen der Vertiefung 5 verrundet. Ein derart erzeugter Wafer 1 ist in der 7 dargestellt. Nach dem Einbringen der Vertiefung 5 erfolgt das Zerteilen an der Sollbruchstelle 7. Alternativ kann der Wafer 1 mit bereits verrundeten Kanten 3 und der eingebrachten Vertiefung 5 durchprozessiert und nachfolgend gesplittet werden. The generation of the depression according to the invention 5 can both before and after processing a wafer 1 respectively. Before processing, for example, to produce partial wafers, as already described, and after processing, for example, to thin the semiconductor material layer. In this case, the wafer can 1 manufactured and processed with normal edges. After the completion of the electronic components 8th on the wafer 1 , in different upstream process steps, become the wafer edges 3 with simultaneous creation of the depression 5 rounded. Such a generated wafer 1 is in the 7 shown. After inserting the recess 5 the cutting takes place at the predetermined breaking point 7 , Alternatively, the wafer can 1 with already rounded edges 3 and the indented recess 5 be processed through and subsequently split.

In allen Anwendungsfällen kann die Sollbruchstelle 7 zusätzlich durch weitere kristallschädigende Verfahren weiter ausgeprägt werden, wie beispielsweise durch ein Anritzen mittels einer Anritznadel oder durch Verwendung eines Lasers. In all applications, the predetermined breaking point 7 additionally be further characterized by further crystal damaging processes, such as by scribing using a scriber or by using a laser.

Die beispielsweise vorliegenden Waferdickendimensionen sind zwischen 200 und 1500µm vor dem Splitten oder Zerteilen, so dass die Teilrundungen Dicken von 100 bis 800µm aufweisen. Die erzeugte Vertiefung 5 weist vorzugsweise einen spitzen Winkel auf, wobei die Vertiefung 5 in verschiedenen Tiefen ausgeführt werden kann. The wafer thickness dimensions present, for example, are between 200 and 1500 μm before splitting or cutting, so that the partial roundings have thicknesses of 100 to 800 μm. The generated pit 5 preferably has an acute angle, wherein the recess 5 can be executed at different depths.

Vorteil bei der Anwendung des Verfahrens ist somit, dass beim Verrunden von Halbleiterwaferkanten und einem beispielsweise mittigen Zerteilen des Wafers, keine Risse entstehen, welche von der Seite in den Wafer führen. Advantage in the application of the method is thus that when rounding semiconductor wafer edges and, for example, a central division of the wafer, no cracks, which lead from the side into the wafer.

Somit werden unerwünschte Kristallschäden in mittleren Regionen des Wafers vermieden und ein teilweises oder vollständiges Zerteilen des Wafers verhindert. Thus, unwanted crystal damage in middle regions of the wafer is avoided and partial or complete wafer dicing is prevented.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1 1
Halbleiter-Wafer Semiconductor wafer
2 2
Schleifstein grindstone
3 3
Kante des Wafers Edge of the wafer
4 4
Kantenprofil/Einkerbung Edge profile / notch
5 5
Vertiefung deepening
6 6
Teilrundung partial round
7 7
Sollbruchstelle Breaking point
8 8th
Beschichtung/elektronische Bauelemente Coating / electronic components

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 19953131 A1 [0004] DE 19953131 A1 [0004]
  • DE 4414373 A1 [0004] DE 4414373 A1 [0004]
  • DE 102012001620 A1 [0006, 0033] DE 102012001620 A1 [0006, 0033]

Claims (4)

Verfahren zur Kantenverrundung von Halbleiter-Wafern (1), bei welchem mindestens eine äußere der umlaufenden Kanten (3) des Halbleiter-Wafers (1) mit einer Rundung versehen wird, dadurch gekennzeichnet, dass zwischen den äußeren umlaufenden Kanten (3) des Halbleiter-Wafers (1) im gleichen Arbeitsschritt, in welchem mindestens eine Kante (3) des Halbleiter-Wafers (1) verrundet wird, eine ebenfalls umlaufende Vertiefung (5) erzeugt wird. Method for edge rounding of semiconductor wafers ( 1 ), in which at least one outer of the peripheral edges ( 3 ) of the semiconductor wafer ( 1 ) is provided with a rounding, characterized in that between the outer peripheral edges ( 3 ) of the semiconductor wafer ( 1 ) in the same work step, in which at least one edge ( 3 ) of the semiconductor wafer ( 1 ), a rounding well ( 5 ) is produced. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefung (5) keilförmig und mit einer ersten und einer zweiten Teilrundung (6) ausgeführt ist. Method according to claim 1, characterized in that the depression ( 5 ) wedge-shaped and with a first and a second partial rounding ( 6 ) is executed. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mehrere umlaufende Vertiefungen (5) erzeugt werden. A method according to claim 1 or 2, characterized in that a plurality of circumferential recesses ( 5 ) be generated. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Vertiefungen (5) mit unterschiedlichen Teilrundungen (6) und/oder unterschiedlichen Tiefen erzeugt werden. Method according to one of claims 1 to 3, characterized in that the depressions ( 5 ) with different partial roundings ( 6 ) and / or different depths.
DE102013113030.5A 2013-03-28 2013-11-26 Method for edge rounding of semiconductor wafers Ceased DE102013113030A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102013113030.5A DE102013113030A1 (en) 2013-03-28 2013-11-26 Method for edge rounding of semiconductor wafers
PCT/EP2014/056279 WO2014154863A1 (en) 2013-03-28 2014-03-28 Method for rounding edges of solid parts generated from solid starting material and solid products produced by this method
TW103111797A TW201446454A (en) 2013-03-28 2014-03-28 Method for the edge rounding of solid fragments generated from a solid starting material and solid products produced by means of this method
EP14720906.8A EP2978575A1 (en) 2013-03-28 2014-03-28 Method for rounding edges of solid parts generated from solid starting material and solid products produced by this method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013205720 2013-03-28
DE102013205720.2 2013-03-28
DE102013113030.5A DE102013113030A1 (en) 2013-03-28 2013-11-26 Method for edge rounding of semiconductor wafers

Publications (1)

Publication Number Publication Date
DE102013113030A1 true DE102013113030A1 (en) 2014-10-02

Family

ID=51519684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013113030.5A Ceased DE102013113030A1 (en) 2013-03-28 2013-11-26 Method for edge rounding of semiconductor wafers

Country Status (4)

Country Link
EP (1) EP2978575A1 (en)
DE (1) DE102013113030A1 (en)
TW (1) TW201446454A (en)
WO (1) WO2014154863A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008034A1 (en) 2015-06-23 2016-12-29 Siltectra Gmbh Method for guiding a tear in the edge region of a donor substrate
DE102015008037A1 (en) 2015-06-23 2016-12-29 Siltectra Gmbh Method for guiding a tear in the edge region of a donor substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006971A1 (en) 2015-04-09 2016-10-13 Siltectra Gmbh Method for producing low-loss multi-component wafers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414373A1 (en) 1994-04-25 1995-10-26 Siemens Ag Standardised geometry semiconductor wafer for diode, transistor, power electronic chip
DE19953131A1 (en) 1999-11-04 2001-08-02 Bosch Gmbh Robert Method and device for rounding edges
DE102012001620A1 (en) 2012-01-30 2013-08-01 Siltectra Gmbh Process for the preparation of thin sheets of low ductility materials by means of temperature-induced mechanical stress using prefabricated polymer films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07232319A (en) * 1994-02-24 1995-09-05 M Setetsuku Kk Method for slicing ingot
JPH09290358A (en) * 1996-04-25 1997-11-11 Komatsu Electron Metals Co Ltd Manufacture of semiconductor wafer and chamfering work device for semiconductor ingot
JP4224871B2 (en) * 1998-06-09 2009-02-18 株式会社Ｓｕｍｃｏ Manufacturing method of semiconductor substrate
DE102006060195A1 (en) * 2006-12-18 2008-06-26 Jacobs University Bremen Ggmbh Edge rounding of wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414373A1 (en) 1994-04-25 1995-10-26 Siemens Ag Standardised geometry semiconductor wafer for diode, transistor, power electronic chip
DE19953131A1 (en) 1999-11-04 2001-08-02 Bosch Gmbh Robert Method and device for rounding edges
DE102012001620A1 (en) 2012-01-30 2013-08-01 Siltectra Gmbh Process for the preparation of thin sheets of low ductility materials by means of temperature-induced mechanical stress using prefabricated polymer films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008034A1 (en) 2015-06-23 2016-12-29 Siltectra Gmbh Method for guiding a tear in the edge region of a donor substrate
DE102015008037A1 (en) 2015-06-23 2016-12-29 Siltectra Gmbh Method for guiding a tear in the edge region of a donor substrate
US10280107B2 (en) 2015-06-23 2019-05-07 Siltectra, GmbH Method for guiding a crack in the peripheral region of a donor substrate
US10676386B2 (en) 2015-06-23 2020-06-09 Siltectra Gmbh Method for guiding a crack in the peripheral region of a donor substrate
US10994442B2 (en) 2015-06-23 2021-05-04 Siltectra Gmbh Method for forming a crack in the edge region of a donor substrate, using an inclined laser beam

Also Published As

Publication number Publication date
EP2978575A1 (en) 2016-02-03
WO2014154863A1 (en) 2014-10-02
TW201446454A (en) 2014-12-16

Similar Documents

Publication Publication Date Title
DE102013113030A1 (en) Method for edge rounding of semiconductor wafers
DE102007022310A1 (en) Method for producing a circular saw blade having cooling channels
EP2209586A1 (en) Method for the laser ablation of brittle components
DE102013114659B4 (en) Device for cutting and / or machining an object
DE102010032029B4 (en) Method for separating a round flat plate made of brittle material into several rectangular individual plates by means of laser
DE102015210864B4 (en) clutch assembly
WO2014079615A1 (en) Method for producing a valve device and corresponding valve device
DE102014117874A1 (en) Process and workpiece
EP2719864A1 (en) Adapter for a blade-disc connection for a rotor of a fluid flow engine and a corresponding rotor of a fluid flow engine
DE3209300A1 (en) Veneer edge
EP1738622B8 (en) Circuit board panel with a plurality of circuit carriers and method for individually separating circuit carriers belonging to a circuit board panel
DE102013209179A1 (en) Method for the repair of components
EP3181293A1 (en) Finishing tool possessing locally varying cutting ability
DE102018219036A1 (en) Tire vulcanization mold and its production process
DE102013204922A1 (en) Vibration minimization with diamond cutting discs
EP3348770B1 (en) Method for manufacturing a door leaf and door leaf with filling area
DE102016220433A1 (en) A method of aligning a first object with respect to a second object
DE102018203985A1 (en) Method and device for the sequential separation of a workpiece into sections of any section contour
DE202005021802U1 (en) Cutting wheel
DE112015006331T5 (en) Window for covering an optoelectronic semiconductor chip, window comprising a plurality of windows, method for producing windows and optoelectronic semiconductor component
DE102020008063A1 (en) Molded part and method of making such a molded part
DE102016111144A1 (en) Method for producing a plurality of components and component
DE102015114258A1 (en) Tool for the production of cutting discs
DE102008003065B3 (en) Hexagonal retaining washer manufacturing method for mechanical engineering, involves stamping outer mold of washer without separating outer mold from material strip, producing final accurate mold of washer, and separating washer from strip
DE102018218265A1 (en) Method for producing tip armor on a rotor blade of a turbomachine

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PATENTANWAELTE LIPPERT, STACHOW & PARTNER, DE

Representative=s name: LIPPERT STACHOW PATENTANWAELTE RECHTSANWAELTE , DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R082 Change of representative

Representative=s name: KEHL, ASCHERL, LIEBHOFF & ETTMAYR - PATENTANWA, DE