JP3828176B2 - 半導体ウェハの製造方法 - Google Patents
半導体ウェハの製造方法 Download PDFInfo
- Publication number
- JP3828176B2 JP3828176B2 JP07926695A JP7926695A JP3828176B2 JP 3828176 B2 JP3828176 B2 JP 3828176B2 JP 07926695 A JP07926695 A JP 07926695A JP 7926695 A JP7926695 A JP 7926695A JP 3828176 B2 JP3828176 B2 JP 3828176B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mirror
- double
- chamfering
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、表面を鏡面研磨して得られる半導体ウェハの製造方法に関するものである。
【０００２】
【従来の技術】
従来、表面を鏡面研磨して製造される半導体ウェハは、図６に示すように次のような工程で得られる。
（１）シリコン単結晶のインゴットを内周刃でスライス状に切断する〔図７（ａ）参照〕。
（２）切断されたスライス状のシリコンの周縁部の割れカケを防止するために、周縁部を面取りする〔図７（ｂ）参照〕。
（３）面取りされたシリコンの両切断面をラッピングすることにより厚みを揃える〔図７（ｃ）参照〕。
（４）ラッピングにより発生する加工歪をエッチングにより除去する〔図７（ｄ）参照〕。
（５）エッチングされたシリコンの片面を研磨して鏡面加工する〔図７（ｅ）参照〕。
（６）鏡面加工した後に薬液で洗浄して重金属やパーティクルといった不純物等を取り除く。
上記したエッチングは、生産効率等の理由から比較的エッチングレートの早い混酸等が一般的である。
ところが、このようなエッチングはレートが早いために例えば周縁部が速くエッチングされ、図７（ｄ）に示すように周縁部が中心部に比し薄い状態となる厚さムラが発生し、最終的な片面研磨仕上げをしても、図７（ｅ）に示すようにその裏面部分にΔｔの厚さムラが残ることになる。
このΔｔは、例えばエッチングにＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏを混合した混酸を使用した場合、そのエッチングレートが早いため１μｍ以下にすることが極めて困難であった。
この厚さムラを改善した半導体ウェハの製造方法としては、特公平６−６１６８１号公報に示された「鏡面ウェーハの製造方法」がある。
これはウェーハの一面あるいは両面を鏡面研磨して得られる鏡面ウェーハの製造方法において、少なくとも最終鏡面研磨工程以前にウェーハの一面あるいは両面を精密切削加工するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した「鏡面ウェーハの製造方法」は、あくまでも前述した従来技術の製造方法に一面もしくは両面を精密研削するという工程を加えるものにすぎず、工程が増える分だけ生産性が悪くなるという問題点がある。
また、精密研削をすることによりその表面に加工歪が生じ、この加工歪を取り除くためにさらにエッチングや表面研磨が必要とされるため、これもまた生産性を低下させることになるという問題点がある。
本発明は、上記問題に鑑みなされたもので、平坦度の高い半導体ウェハを効率よく製造することができる半導体ウェハの製造方法を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】
このため本発明では、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨し、両面研磨されたウェハの周縁部を両面研磨に起因して周縁部に発生した加工歪が除去される程度にミラー面取りし、ミラー面取りされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。また、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨し、両面研磨されたウェハを両面研磨に起因してウェハの周縁部に発生した加工歪が除去される程度にエッチングし、エッチングされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。
【０００５】
【作用】
本発明では、ラップドウェハをエッチングすることなく、その両面を同時に研磨することにより、ラッピングによって発生する加工歪を除去するのと同時に平坦度をあげることができ、さらに平坦度の高い半導体ウェハを従来技術より効率よく製造できる。
【０００６】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
図１は本発明に係る半導体ウェハの製造方法を示す工程図、図２は両面研磨を示す模式図、図３は本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【０００７】
図１に示すように、本実施例の半導体ウェハの製造方法における工程は、インゴットの切断からラッピングまでは従来技術と同様である。
ここで、便宜上まず両面研磨装置について説明する。
図２に示すように、ラッピングを終了したウェハ１をキャリア２の保持孔２１に装填し、これを上面にクロス３ａを固着した下定盤３と、底面にクロス４ａを固着した上定盤４により圧接挟持し、ラッピング装置と同様に下定盤３と上定盤４を逆方向に回転させることにより、インターナルギア（図示せず）とサンギア（図示せず）の回転数の違いによる遊星運動を行うようにして、ウェハ１の両面を同時に研磨する。尚、キャリア２の保持孔２１の内壁には、ウェハ１の周縁部の劣化を最小限に押さえるために樹脂製のクッション２ａが固着されている。
【０００８】
図３（ａ）に示すように、ラッピングを終了したウェハ１の両面には、ラッピング加工歪１ａがある。
図３（ｂ）に示すように、両面研磨工程においてこのラッピング加工歪１ａが取り除かれる。この両面研磨工程では平坦度も確保することから、その取代は５μｍ〜５０μｍが望ましく、その両面研磨にかかる加工時間は５分〜５０分程度である。
この両面研磨は極めて平坦度の高い研磨であるため、この両面研磨が終了した時点でその厚さムラは表面及び裏面においてそれぞれ１．０μｍ以下である。
【０００９】
次に、図１に示す片面仕上研磨をウェハの表面に施す。
ここで従来技術の片面研磨と本発明で使用する片面仕上研磨との違いを説明する。従来技術の片面研磨は図７（ｄ）及び（ｅ）に示すようにウェハの表面の平坦化と鏡面加工を目的としており、このため片面研磨による取代としてはエッチドウェハの表面側を１０μｍ〜３０μｍほど研磨する必要があり、それにかかる加工時間は２０分〜４０分程度が必要である。これに対し、本発明ではすでに両面加工においてウェハ表面が平坦化されており、この片面仕上研磨では、単にその表面の面粗さを整えるいわゆる鏡面加工のみであるため、その取代は０．０１μｍ〜１．０μｍ程度でしかなく、それにかかる加工時間は１分〜１０分程度となる。
図２に示すように、最後にウェハ表面に付着している重金属やパーティクルを薬液洗浄により除去して半導体ウェハを得られる。
【００１０】
上記実施例においては、図３（ａ）に示すようにラッピング工程でラッピング加工歪１ａがウェハ１の両面に発生し、面取り工程で面取加工歪１ｂが生じる。両面のラッピング加工歪１ａは図３（ｂ）に示すように両面研磨で除去されるが、この両面研磨をすることにより、図２に示すようにウェハ１の面取り面がキャリア２のクッション２ａに接触し両面研磨加工歪１ｃがさらに発生し、面取り部の形状が僅かではあるが劣化することとなる。この製造方法で得られた半導体ウェハは非常に平坦度が高いため、この面取り部の形状劣化はデバイス工程に及ぼす影響は僅かであり、使用に差し支えはない。これに対し、さらに品質の向上を図りデバイス工程における歩留りをさらに改善したい場合には、これらの加工歪を除去し図３（ｃ）に示すような状態にすることができ、その手段としては機械的にミラー面取りする方法、化学的にエッチングする方法、この２つの方法を併用した方法がある。
【００１１】
図４は本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。
まず、ミラー面取りする方法は、図４に示すように両面研磨をされたウェハを例えばテープ研磨装置などによりミラー面取りを施して、面取り部の加工歪を除去する。その後に上記実施例と同様に片面仕上研磨をし、最後に洗浄して半導体ウェハを得る。
【００１２】
図５は本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。
エッチングする方法としては、図５に示すように両面研磨をされたウェハをエッチングすることによりウェハの周縁部に加工歪を除去する。この際、エッチングレートが高い薬液を使用すると両面研磨によって得られた平坦度が損なわれるため、比較的エッチングレートの低いものが望ましく、希釈されたＫＯＨやＮａＯＨ、ＢＨＦ、希釈混酸などが好適である。
この周縁部の加工歪を除去されたウェハを、上記実施例と同様に片面仕上研磨を施し、洗浄して半導体ウェハを得る。
【００１３】
尚、このエッチングする方法は、ウェハ裏面の粗さをコントロールする作用もあり、前記したミラー面取りと併用しても効果的である。
【００１４】
【発明の効果】
本発明では以上のように構成したので、次のような優れた効果がある。
（１）従来技術に比べ工程自体を減らすことができるため、より効率的に高平坦度の半導体ウェハをより安価で製造できる。
（２）混酸といったエッチングレートの高い薬液を使用する必要がなく、安全に半導体ウェハを製造できる。
（３）ミラー研磨工程またはエッチング工程を加えることにより、さらに品質の高い半導体ウェハを製造できる。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの製造方法を示す工程図である。
【図２】両面研磨を示す模式図である。
【図３】本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【図４】本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。
【図５】本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。
【図６】従来技術の半導体ウェハの製造方法を示す工程図である。
【図７】従来技術の製造方法によるそれぞれの工程における半導体ウェハの側面図である。
【符号の説明】
１ ウェハ
１ａ ラッピング加工歪
１ｂ 面取り加工歪
１ｃ 両面研磨加工歪
２ キャリア
２ａ クッション
２１ 保持孔
３ 下定盤
３ａ クロス
４ 上定盤
４ａ クロス
【産業上の利用分野】
本発明は、表面を鏡面研磨して得られる半導体ウェハの製造方法に関するものである。
【０００２】
【従来の技術】
従来、表面を鏡面研磨して製造される半導体ウェハは、図６に示すように次のような工程で得られる。
（１）シリコン単結晶のインゴットを内周刃でスライス状に切断する〔図７（ａ）参照〕。
（２）切断されたスライス状のシリコンの周縁部の割れカケを防止するために、周縁部を面取りする〔図７（ｂ）参照〕。
（３）面取りされたシリコンの両切断面をラッピングすることにより厚みを揃える〔図７（ｃ）参照〕。
（４）ラッピングにより発生する加工歪をエッチングにより除去する〔図７（ｄ）参照〕。
（５）エッチングされたシリコンの片面を研磨して鏡面加工する〔図７（ｅ）参照〕。
（６）鏡面加工した後に薬液で洗浄して重金属やパーティクルといった不純物等を取り除く。
上記したエッチングは、生産効率等の理由から比較的エッチングレートの早い混酸等が一般的である。
ところが、このようなエッチングはレートが早いために例えば周縁部が速くエッチングされ、図７（ｄ）に示すように周縁部が中心部に比し薄い状態となる厚さムラが発生し、最終的な片面研磨仕上げをしても、図７（ｅ）に示すようにその裏面部分にΔｔの厚さムラが残ることになる。
このΔｔは、例えばエッチングにＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏを混合した混酸を使用した場合、そのエッチングレートが早いため１μｍ以下にすることが極めて困難であった。
この厚さムラを改善した半導体ウェハの製造方法としては、特公平６−６１６８１号公報に示された「鏡面ウェーハの製造方法」がある。
これはウェーハの一面あるいは両面を鏡面研磨して得られる鏡面ウェーハの製造方法において、少なくとも最終鏡面研磨工程以前にウェーハの一面あるいは両面を精密切削加工するようにしたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した「鏡面ウェーハの製造方法」は、あくまでも前述した従来技術の製造方法に一面もしくは両面を精密研削するという工程を加えるものにすぎず、工程が増える分だけ生産性が悪くなるという問題点がある。
また、精密研削をすることによりその表面に加工歪が生じ、この加工歪を取り除くためにさらにエッチングや表面研磨が必要とされるため、これもまた生産性を低下させることになるという問題点がある。
本発明は、上記問題に鑑みなされたもので、平坦度の高い半導体ウェハを効率よく製造することができる半導体ウェハの製造方法を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】
このため本発明では、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨し、両面研磨されたウェハの周縁部を両面研磨に起因して周縁部に発生した加工歪が除去される程度にミラー面取りし、ミラー面取りされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。また、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨し、両面研磨されたウェハを両面研磨に起因してウェハの周縁部に発生した加工歪が除去される程度にエッチングし、エッチングされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。
【０００５】
【作用】
本発明では、ラップドウェハをエッチングすることなく、その両面を同時に研磨することにより、ラッピングによって発生する加工歪を除去するのと同時に平坦度をあげることができ、さらに平坦度の高い半導体ウェハを従来技術より効率よく製造できる。
【０００６】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
図１は本発明に係る半導体ウェハの製造方法を示す工程図、図２は両面研磨を示す模式図、図３は本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【０００７】
図１に示すように、本実施例の半導体ウェハの製造方法における工程は、インゴットの切断からラッピングまでは従来技術と同様である。
ここで、便宜上まず両面研磨装置について説明する。
図２に示すように、ラッピングを終了したウェハ１をキャリア２の保持孔２１に装填し、これを上面にクロス３ａを固着した下定盤３と、底面にクロス４ａを固着した上定盤４により圧接挟持し、ラッピング装置と同様に下定盤３と上定盤４を逆方向に回転させることにより、インターナルギア（図示せず）とサンギア（図示せず）の回転数の違いによる遊星運動を行うようにして、ウェハ１の両面を同時に研磨する。尚、キャリア２の保持孔２１の内壁には、ウェハ１の周縁部の劣化を最小限に押さえるために樹脂製のクッション２ａが固着されている。
【０００８】
図３（ａ）に示すように、ラッピングを終了したウェハ１の両面には、ラッピング加工歪１ａがある。
図３（ｂ）に示すように、両面研磨工程においてこのラッピング加工歪１ａが取り除かれる。この両面研磨工程では平坦度も確保することから、その取代は５μｍ〜５０μｍが望ましく、その両面研磨にかかる加工時間は５分〜５０分程度である。
この両面研磨は極めて平坦度の高い研磨であるため、この両面研磨が終了した時点でその厚さムラは表面及び裏面においてそれぞれ１．０μｍ以下である。
【０００９】
次に、図１に示す片面仕上研磨をウェハの表面に施す。
ここで従来技術の片面研磨と本発明で使用する片面仕上研磨との違いを説明する。従来技術の片面研磨は図７（ｄ）及び（ｅ）に示すようにウェハの表面の平坦化と鏡面加工を目的としており、このため片面研磨による取代としてはエッチドウェハの表面側を１０μｍ〜３０μｍほど研磨する必要があり、それにかかる加工時間は２０分〜４０分程度が必要である。これに対し、本発明ではすでに両面加工においてウェハ表面が平坦化されており、この片面仕上研磨では、単にその表面の面粗さを整えるいわゆる鏡面加工のみであるため、その取代は０．０１μｍ〜１．０μｍ程度でしかなく、それにかかる加工時間は１分〜１０分程度となる。
図２に示すように、最後にウェハ表面に付着している重金属やパーティクルを薬液洗浄により除去して半導体ウェハを得られる。
【００１０】
上記実施例においては、図３（ａ）に示すようにラッピング工程でラッピング加工歪１ａがウェハ１の両面に発生し、面取り工程で面取加工歪１ｂが生じる。両面のラッピング加工歪１ａは図３（ｂ）に示すように両面研磨で除去されるが、この両面研磨をすることにより、図２に示すようにウェハ１の面取り面がキャリア２のクッション２ａに接触し両面研磨加工歪１ｃがさらに発生し、面取り部の形状が僅かではあるが劣化することとなる。この製造方法で得られた半導体ウェハは非常に平坦度が高いため、この面取り部の形状劣化はデバイス工程に及ぼす影響は僅かであり、使用に差し支えはない。これに対し、さらに品質の向上を図りデバイス工程における歩留りをさらに改善したい場合には、これらの加工歪を除去し図３（ｃ）に示すような状態にすることができ、その手段としては機械的にミラー面取りする方法、化学的にエッチングする方法、この２つの方法を併用した方法がある。
【００１１】
図４は本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。
まず、ミラー面取りする方法は、図４に示すように両面研磨をされたウェハを例えばテープ研磨装置などによりミラー面取りを施して、面取り部の加工歪を除去する。その後に上記実施例と同様に片面仕上研磨をし、最後に洗浄して半導体ウェハを得る。
【００１２】
図５は本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。
エッチングする方法としては、図５に示すように両面研磨をされたウェハをエッチングすることによりウェハの周縁部に加工歪を除去する。この際、エッチングレートが高い薬液を使用すると両面研磨によって得られた平坦度が損なわれるため、比較的エッチングレートの低いものが望ましく、希釈されたＫＯＨやＮａＯＨ、ＢＨＦ、希釈混酸などが好適である。
この周縁部の加工歪を除去されたウェハを、上記実施例と同様に片面仕上研磨を施し、洗浄して半導体ウェハを得る。
【００１３】
尚、このエッチングする方法は、ウェハ裏面の粗さをコントロールする作用もあり、前記したミラー面取りと併用しても効果的である。
【００１４】
【発明の効果】
本発明では以上のように構成したので、次のような優れた効果がある。
（１）従来技術に比べ工程自体を減らすことができるため、より効率的に高平坦度の半導体ウェハをより安価で製造できる。
（２）混酸といったエッチングレートの高い薬液を使用する必要がなく、安全に半導体ウェハを製造できる。
（３）ミラー研磨工程またはエッチング工程を加えることにより、さらに品質の高い半導体ウェハを製造できる。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの製造方法を示す工程図である。
【図２】両面研磨を示す模式図である。
【図３】本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
【図４】本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。
【図５】本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。
【図６】従来技術の半導体ウェハの製造方法を示す工程図である。
【図７】従来技術の製造方法によるそれぞれの工程における半導体ウェハの側面図である。
【符号の説明】
１ ウェハ
１ａ ラッピング加工歪
１ｂ 面取り加工歪
１ｃ 両面研磨加工歪
２ キャリア
２ａ クッション
２１ 保持孔
３ 下定盤
３ａ クロス
４ 上定盤
４ａ クロス
Claims (2)
- 次の工程からなることを特徴とする半導体ウェハの製造方法。
（１）インゴットをスライスしてウェハを得るインゴット切断工程。
（２）スライスされたウェハの周縁部を面取りする面取り工程。
（３）面取りされたウェハの切断面を平面化するラッピング工程。
（４）ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨する両面研磨工程。
（５）両面研磨されたウェハの周縁部を、前記両面研磨工程に起因して当該周縁部に発生した加工歪が除去される程度にミラー面取りするミラー面取り工程。
（６）ミラー面取りれたウェハの表面を鏡面仕上げする片面仕上研磨工程。
（７）表面を鏡面仕上げされたウェハを洗浄する洗浄工程。 - 次の工程からなることを特徴とする半導体ウェハの製造方法。
（１）インゴットをスライスしてウェハを得るインゴット切断工程。
（２）スライスされたウェハの周縁部を面取りする面取り工程。
（３）面取りされたウェハの切断面を平面化するラッピング工程。
（４）ラッピングされたウェハをキャリアの保持孔で保持してウェハの両面を同時に研磨する両面研磨工程。
（５）両面研磨されたウェハを、前記両面研磨工程に起因して当該ウェハの周縁部に発生した加工歪が除去される程度にエッチングするエッチング工程。
（６）エッチングされたウェハの表面を鏡面仕上げする片面仕上研磨工程。
（７）表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07926695A JP3828176B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体ウェハの製造方法 |
| US09/249,142 US6162730A (en) | 1995-02-28 | 1999-02-12 | Method for fabricating semiconductor wafers |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07926695A JP3828176B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体ウェハの製造方法 |
| US08/705,155 US5899743A (en) | 1995-03-13 | 1996-08-29 | Method for fabricating semiconductor wafers |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004153262A Division JP2004260211A (ja) | 2004-05-24 | 2004-05-24 | 半導体ウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236489A JPH08236489A (ja) | 1996-09-13 |
| JP3828176B2 true JP3828176B2 (ja) | 2006-10-04 |
Family
ID=26420303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07926695A Expired - Lifetime JP3828176B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体ウェハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6162730A (ja) |
| JP (1) | JP3828176B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945643A (ja) * | 1995-07-31 | 1997-02-14 | Komatsu Electron Metals Co Ltd | 半導体ウェハ及びその製造方法 |
| JPH09174430A (ja) * | 1995-12-27 | 1997-07-08 | Komatsu Electron Metals Co Ltd | 半導体ウェハの研磨装置 |
| JPH09270396A (ja) * | 1996-03-29 | 1997-10-14 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製法 |
| JP2000114216A (ja) * | 1998-10-01 | 2000-04-21 | Sumitomo Metal Ind Ltd | 半導体ウェーハの製造方法 |
| US6685539B1 (en) | 1999-08-24 | 2004-02-03 | Ricoh Company, Ltd. | Processing tool, method of producing tool, processing method and processing apparatus |
| US6722964B2 (en) * | 2000-04-04 | 2004-04-20 | Ebara Corporation | Polishing apparatus and method |
| JP2002324773A (ja) * | 2001-04-25 | 2002-11-08 | Nec Corp | 半導体装置の製造方法 |
| JP2003062740A (ja) * | 2001-08-22 | 2003-03-05 | Shin Etsu Handotai Co Ltd | 鏡面ウェーハの製造方法 |
| KR100420205B1 (ko) * | 2001-09-10 | 2004-03-04 | 주식회사 하이닉스반도체 | 웨이퍼 제조 방법 |
| KR100398704B1 (ko) * | 2001-12-28 | 2003-09-19 | 주식회사 실트론 | 실리콘 웨이퍼 제조 방법 |
| US7001827B2 (en) * | 2003-04-15 | 2006-02-21 | International Business Machines Corporation | Semiconductor wafer front side protection |
| DE10344602A1 (de) * | 2003-09-25 | 2005-05-19 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben |
| JP4748968B2 (ja) * | 2004-10-27 | 2011-08-17 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| US20060138681A1 (en) * | 2004-12-27 | 2006-06-29 | Asml Netherlands B.V. | Substrate and lithography process using the same |
| DE102005046726B4 (de) * | 2005-09-29 | 2012-02-02 | Siltronic Ag | Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung |
| KR100746373B1 (ko) * | 2005-12-13 | 2007-08-03 | 주식회사 실트론 | 양면 연마장치의 캐리어 플레이트 구조 |
| DE102007056122A1 (de) | 2007-11-15 | 2009-05-28 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
| JP2014167996A (ja) * | 2013-02-28 | 2014-09-11 | Ebara Corp | 研磨装置および研磨方法 |
| JP6920849B2 (ja) * | 2017-03-27 | 2021-08-18 | 株式会社荏原製作所 | 基板処理方法および装置 |
| JP6743785B2 (ja) * | 2017-08-30 | 2020-08-19 | 株式会社Sumco | キャリアの製造方法およびウェーハの研磨方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| DE4304849C2 (de) * | 1992-02-21 | 2000-01-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| JP2910507B2 (ja) * | 1993-06-08 | 1999-06-23 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| JPH07323420A (ja) * | 1994-06-02 | 1995-12-12 | Tokyo Seimitsu Co Ltd | ウェーハ製造方法及びその装置 |
-
1995
- 1995-02-28 JP JP07926695A patent/JP3828176B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-12 US US09/249,142 patent/US6162730A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6162730A (en) | 2000-12-19 |
| JPH08236489A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| US5899743A (en) | Method for fabricating semiconductor wafers | |
| JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
| JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US6352927B2 (en) | Semiconductor wafer and method for fabrication thereof | |
| US5756399A (en) | Process for making semiconductor wafer | |
| WO2013187441A1 (ja) | 半導体ウェーハの製造方法 | |
| US7588481B2 (en) | Wafer polishing method and polished wafer | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| US20030060020A1 (en) | Method and apparatus for finishing substrates for wafer to wafer bonding | |
| JPH11135464A (ja) | 半導体ウェハの製造方法 | |
| KR20190057394A (ko) | 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법 | |
| JPH10180624A (ja) | ラッピング装置及び方法 | |
| JP2005166809A (ja) | シリコンウェーハの製造方法 | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| JP2588326B2 (ja) | 半導体ウエーハの製造方法 | |
| JP2009302478A (ja) | 半導体ウェーハの製造方法 | |
| JPH11348031A (ja) | 半導体基板の製造方法、外面加工装置及び単結晶インゴット | |
| JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH02222144A (ja) | 半導体ウエーハ及びその製造方法 | |
| JPH08274050A (ja) | 半導体ウェハの製造方法 | |
| JP2004260211A (ja) | 半導体ウェハの製造方法 | |
| JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP7131724B1 (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040527 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |