JP2004260211A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2004260211A
JP2004260211A JP2004153262A JP2004153262A JP2004260211A JP 2004260211 A JP2004260211 A JP 2004260211A JP 2004153262 A JP2004153262 A JP 2004153262A JP 2004153262 A JP2004153262 A JP 2004153262A JP 2004260211 A JP2004260211 A JP 2004260211A
Authority
JP
Japan
Prior art keywords
wafer
mirror
polishing
manufacturing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004153262A
Other languages
English (en)
Inventor
Fumitaka Kai
文隆 甲斐
Masahiko Maeda
正彦 前田
Junichi Yamashita
純一 山下
Toshiji Shikoku
利治 指谷
Takafumi Hajime
啓文 一
Yasumitsu Harada
恭光 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2004153262A priority Critical patent/JP2004260211A/ja
Publication of JP2004260211A publication Critical patent/JP2004260211A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】
レートの早いエッチングを要することなく、平坦度の高い半導体ウェハを効率よく製造することができる。
【解決手段】
インゴットをスライスしてウェハを得る。ウェハの周縁部を面取りする。ウェハの切断面をラッピングにより平面化する。ウェハの両面を同時に研磨する。ウェハの表面を鏡面仕上げする。ウェハを洗浄する。
【選択図】 図1

Description

本発明は、表面を鏡面研磨して得られる半導体ウェハの製造方法に関するものである。
従来、表面を鏡面研磨して製造される半導体ウェハは、図6に示すように次のような工程で得られる。
(1)シリコン単結晶のインゴットを内周刃でスライス状に切断する〔図7(a)参照〕。
(2)切断されたスライス状のシリコンの周縁部の割れカケを防止するために、周縁部を面取りする〔図7(b)参照〕。
(3)面取りされたシリコンの両切断面をラッピングすることにより厚みを揃える〔図7(c)参照〕。
(4)ラッピングにより発生する加工歪をエッチングにより除去する〔図7(d)参照〕。
(5)エッチングされたシリコンの片面を研磨して鏡面加工する〔図7(e)参照〕。
(6)鏡面加工した後に薬液で洗浄して重金属やパーティクルといった不純物等を取り除く。
上記したエッチングは、生産効率等の理由から比較的エッチングレートの早い混酸等が一般的である。ところが、このようなエッチングはレートが早いために例えば周縁部が速くエッチングされ、図7(d)に示すように周縁部が中心部に比し薄い状態となる厚さムラが発生し、最終的な片面研磨仕上げをしても、図7(e)に示すようにその裏面部分にΔtの厚さムラが残ることになる。このΔtは、例えばエッチングにHF、HNO3、CH3COOH、H2Oを混合した混酸を使用した場合、そのエッチングレートが早いため1μm以下にすることが極めて困難であった。この厚さムラを改善した半導体ウェハの製造方法としては、特公平6−61681号公報に示された「鏡面ウェーハの製造方法」がある。これはウェーハの一面あるいは両面を鏡面研磨して得られる鏡面ウェーハの製造方法において、少なくとも最終鏡面研磨工程以前にウェーハの一面あるいは両面を精密切削加工するようにしたものである。
しかしながら、上記した「鏡面ウェーハの製造方法」は、あくまでも前述した従来技術の製造方法に一面もしくは両面を精密研削するという工程を加えるものにすぎず、工程が増える分だけ生産性が悪くなるという問題点がある。また、精密研削をすることによりその表面に加工歪が生じ、この加工歪を取り除くためにさらにエッチングや表面研磨が必要とされるため、これもまた生産性を低下させることになるという問題点がある。本発明は、上記問題に鑑みなされたもので、平坦度の高い半導体ウェハを効率よく製造することができる半導体ウェハの製造方法を提供することを目的とするものである。
このため本発明では、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。また、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハの周縁部をミラー面取りし、ミラー面取りれたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。さらに、半導体ウェハの製造方法を、インゴットをスライスしてウェハを得、スライスされたウェハの周縁部を面取りし、面取りされたウェハの切断面をラッピングにより平面化し、ラッピングされたウェハの両面を同時に研磨し、両面研磨されたウェハをエッチングし、エッチングされたウェハの表面を鏡面仕上げし、表面を鏡面仕上げされたウェハを洗浄するようにしたものである。
本発明では、ラップドウェハをエッチングすることなく、その両面を同時に研磨することにより、ラッピングによって発生する加工歪を除去するのと同時に平坦度をあげることができ、さらに平坦度の高い半導体ウェハを従来技術より効率よく製造できる。
以下、本発明の実施例を図面に基づいて説明する。図1は本発明に係る半導体ウェハの製造方法を示す工程図、図2は両面研磨を示す模式図、図3は本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。
図1に示すように、本実施例の半導体ウェハの製造方法における工程は、インゴットの切断からラッピングまでは従来技術と同様である。ここで、便宜上まず両面研磨装置について説明する。図2に示すように、ラッピングを終了したウェハ1をキャリア2の保持孔21に装填し、これを上面にクロス3aを固着した下定盤3と、底面にクロス4aを固着した上定盤4により圧接挟持し、ラッピング装置と同様に下定盤3と上定盤4を逆方向に回転させることにより、インターナルギア(図示せず)とサンギア(図示せず)の回転数の違いによる遊星運動を行うようにして、ウェハ1の両面を同時に研磨する。尚、キャリア2の保持孔21の内壁には、ウェハ1の周縁部の劣化を最小限に押さえるために樹脂製のクッション2aが固着されている。
図3(a)に示すように、ラッピングを終了したウェハ1の両面には、ラッピング加工歪1aがある。図3(b)に示すように、両面研磨工程においてこのラッピング加工歪1aが取り除かれる。この両面研磨工程では平坦度も確保することから、その取代は5μm〜50μmが望ましく、その両面研磨にかかる加工時間は5分〜50分程度である。この両面研磨は極めて平坦度の高い研磨であるため、この両面研磨が終了した時点でその厚さムラは表面及び裏面においてそれぞれ1.0μm以下である。
次に、図1に示す片面仕上研磨をウェハの表面に施す。ここで従来技術の片面研磨と本発明で使用する片面仕上研磨との違いを説明する。従来技術の片面研磨は図7(d)及び(e)に示すようにウェハの表面の平坦化と鏡面加工を目的としており、このため片面研磨による取代としてはエッチドウェハの表面側を10μm〜30μmほど研磨する必要があり、それにかかる加工時間は20分〜40分程度が必要である。これに対し、本発明ではすでに両面加工においてウェハ表面が平坦化されており、この片面仕上研磨では、単にその表面の面粗さを整えるいわゆる鏡面加工のみであるため、その取代は0.01μm〜1.0μm程度でしかなく、それにかかる加工時間は1分〜10分程度となる。図2に示すように、最後にウェハ表面に付着している重金属やパーティクルを薬液洗浄により除去して半導体ウェハを得られる。
上記実施例においては、図3(a)に示すようにラッピング工程でラッピング加工歪1aがウェハ1の両面に発生し、面取り工程で面取加工歪1bが生じる。両面のラッピング加工歪1aは図3(b)に示すように両面研磨で除去されるが、この両面研磨をすることにより、図2に示すようにウェハ1の面取り面がキャリア2のクッション2aに接触し両面研磨加工歪1cがさらに発生し、面取り部の形状が僅かではあるが劣化することとなる。この製造方法で得られた半導体ウェハは非常に平坦度が高いため、この面取り部の形状劣化はデバイス工程に及ぼす影響は僅かであり、使用に差し支えはない。これに対し、さらに品質の向上を図りデバイス工程における歩留りをさらに改善したい場合には、これらの加工歪を除去し図3(c)に示すような状態にすることができ、その手段としては機械的にミラー面取りする方法、化学的にエッチングする方法、この2つの方法を併用した方法がある。
図4は本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。まず、ミラー面取りする方法は、図4に示すように両面研磨をされたウェハを例えばテープ研磨装置などによりミラー面取りを施して、面取り部の加工歪を除去する。その後に上記実施例と同様に片面仕上研磨をし、最後に洗浄して半導体ウェハを得る。
図5は本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。エッチングする方法としては、図5に示すように両面研磨をされたウェハをエッチングすることによりウェハの周縁部に加工歪を除去する。この際、エッチングレートが高い薬液を使用すると両面研磨によって得られた平坦度が損なわれるため、比較的エッチングレートの低いものが望ましく、希釈されたKOHやNaOH、BHF、希釈混酸などが好適である。この周縁部の加工歪を除去されたウェハを、上記実施例と同様に片面仕上研磨を施し、洗浄して半導体ウェハを得る。
尚、このエッチングする方法は、ウェハ裏面の粗さをコントロールする作用もあり、前記したミラー面取りと併用しても効果的である。
本発明では以上のように構成したので、次のような優れた効果がある。
(1)従来技術に比べ工程自体を減らすことができるため、より効率的に高平坦度の半導体ウェハをより安価で製造できる。
(2)混酸といったエッチングレートの高い薬液を使用する必要がなく、安全に半導体ウェハを製造できる。
(3)ミラー研磨工程またはエッチング工程を加えることにより、さらに品質の高い半導体ウェハを製造できる。
本発明に係る半導体ウェハの製造方法を示す工程図である。 両面研磨を示す模式図である。 本発明に係る半導体ウェハの製造方法により製造された半導体ウェハの側断面図である。 本発明に係る半導体ウェハの製造方法にミラー面取り工程を加えた工程図である。 本発明に係る半導体ウェハの製造方法にエッチング工程を加えた工程図である。 従来技術の半導体ウェハの製造方法を示す工程図である。 従来技術の製造方法によるそれぞれの工程における半導体ウェハの側面図である。
符号の説明
1 ウェハ
1c 両面研磨加工歪
2 キャリア
2a クッション
21 保持孔
3 下定盤
3a クロス
4 上定盤
4a クロス

Claims (3)

  1. 次の工程からなることを特徴とする半導体ウェハの製造方法。
    (1)インゴットをスライスしてウェハを得るインゴット切断工程。
    (2)スライスされたウェハの周縁部を面取りする面取り工程。
    (3)面取りされたウェハの切断面を平面化するラッピング工程。
    (4)ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
    (5)両面研磨されたウェハの表面を鏡面仕上げする片面仕上研磨工程。
    (6)表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
  2. 次の工程からなることを特徴とする半導体ウェハの製造方法。
    (1)インゴットをスライスしてウェハを得るインゴット切断工程。
    (2)スライスされたウェハの周縁部を面取りする面取り工程。
    (3)面取りされたウェハの切断面を平面化するラッピング工程。
    (4)ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
    (5)両面研磨されたウェハの周縁部をミラー面取りするミラー面取り工程。
    (6)ミラー面取りれたウェハの表面を鏡面仕上げする片面仕上研磨工程。
    (7)表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
  3. 次の工程からなることを特徴とする半導体ウェハの製造方法。
    (1)インゴットをスライスしてウェハを得るインゴット切断工程。
    (2)スライスされたウェハの周縁部を面取りする面取り工程。
    (3)面取りされたウェハの切断面を平面化するラッピング工程。
    (4)ラッピングされたウェハの両面を同時に研磨する両面研磨工程。
    (5)両面研磨されたウェハをエッチングするエッチング工程。
    (6)エッチングされたウェハの表面を鏡面仕上げする片面仕上研磨工程。
    (7)表面を鏡面仕上げされたウェハを洗浄する洗浄工程。
JP2004153262A 2004-05-24 2004-05-24 半導体ウェハの製造方法 Pending JP2004260211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004153262A JP2004260211A (ja) 2004-05-24 2004-05-24 半導体ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004153262A JP2004260211A (ja) 2004-05-24 2004-05-24 半導体ウェハの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP07926695A Division JP3828176B2 (ja) 1995-02-28 1995-02-28 半導体ウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2004260211A true JP2004260211A (ja) 2004-09-16

Family

ID=33128679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004153262A Pending JP2004260211A (ja) 2004-05-24 2004-05-24 半導体ウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2004260211A (ja)

Similar Documents

Publication Publication Date Title
JP3828176B2 (ja) 半導体ウェハの製造方法
JP6312976B2 (ja) 半導体ウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
US5899743A (en) Method for fabricating semiconductor wafers
JP3658454B2 (ja) 半導体ウェハの製造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP2005166809A (ja) シリコンウェーハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2004260211A (ja) 半導体ウェハの製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JPH08274050A (ja) 半導体ウェハの製造方法
JPH02222144A (ja) 半導体ウエーハ及びその製造方法
JP2010040950A (ja) 半導体ウェーハの製造方法
KR20030053085A (ko) 실리콘 웨이퍼의 제조방법
JP2001313380A (ja) 張り合わせ基板およびその製造方法
JP2009302412A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Effective date: 20061018

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070626

Free format text: JAPANESE INTERMEDIATE CODE: A02