JPH02222144A - 半導体ウエーハ及びその製造方法 - Google Patents

半導体ウエーハ及びその製造方法

Info

Publication number
JPH02222144A
JPH02222144A JP4175589A JP4175589A JPH02222144A JP H02222144 A JPH02222144 A JP H02222144A JP 4175589 A JP4175589 A JP 4175589A JP 4175589 A JP4175589 A JP 4175589A JP H02222144 A JPH02222144 A JP H02222144A
Authority
JP
Japan
Prior art keywords
wafer
polishing
mirror
double
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4175589A
Other languages
English (en)
Inventor
Hiroshi Sakama
坂間 弘
Masaki Omura
大村 雅紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP4175589A priority Critical patent/JPH02222144A/ja
Publication of JPH02222144A publication Critical patent/JPH02222144A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は半導体基板に用いる半導体ウェーハ及びその
製造方法に関し、特に高清浄度で重金属汚染の少ない高
平坦度の半導体ウェーハ及びその製造方法に関するもの
である。
[従来の技術] 半導体ウェーハは例えば半導体集積回路の半導体基板と
して用いられており、一般に表面(デバイス作成面)が
鏡面で、裏面がエツチング面で凹凸の大きな粗面となっ
ているので、−見して表面と裏面が区別できる形で提供
されている。
また、このような表面を鏡面とする半導体ウェーハ(以
下ウェーハと略す)の製造方法は、これまでルーチン的
に実施されており、ラッピング工程後のウェーハ面をフ
ッ酸、硝酸、酢酸等の混合液ないしは水酸化ナトリウム
、水酸化カリウム水溶液によって化学的エツチングを行
った後、裏面をワックスによりプレート(上研磨盤)に
貼りつけて片面研磨を行うものである。片面研磨におい
てウェーハを取付けたプレートは研磨剤を含浸させた研
磨布を固着した回転する下研磨板上を自転しつつ相対的
に遊星運動を行って平坦度と面精度の優れた鏡面ウェー
ハを製造している。
近頃は、半導体装置の旧j集積化に応じてウェハの表面
平坦度もよりよいものが要求され、従来の方法のワック
ス厚の不均一性による問題に着目して、例えばウェーハ
との密着性のよい特殊なフィルムによりワックスを使わ
ない片面研磨や両面研磨を行う研磨法が開発されている
。これらいすずれの方法でも、下記文献でみられるよう
に、テンブレー1・又は遊星キャリアでウェーハの位置
を保ちながら研磨を行うもので、特に両面研磨法では表
面平坦度のよいウェーハが作られている。
文献・・rLsIハンドブック」 、電子通信学会編、
オーム社刊、昭和59年11月30日発行。
238頁。
以上の研磨法のうち、この発明に関連する方法として、
両面研磨法の概略について図によって説明する。第5図
は」1記文献に示されている両面研磨機の模式的な要部
断面説明図である。
第5図において、上研磨盤lO及び下研磨盤1jはいず
れもそのフラット面に固着された研磨布12が向い合う
ようにして所定の間隔をもって配設されている。そして
図に示されたようにテンプレート(遊星キャリアともい
う)13によって保持されたウェーハ14は上下の研磨
布12の間に挿入配設される。一方、テンプレート13
の外周にはテンブレー1・13をこの平面内で遊星運動
させるだめの歯15が取イ」けられていて、両面研磨機
の中心軸位置に設けられ、外周に歯車をもつ太陽車17
と、外周部に設けられ、内周に歯車を有するインタナル
18と歯合する構成になっている。そして、テンブレー
1・13の歯】5が太陽車17とインタナル18の図示
しない歯車とかみ合ってテンプレート13が遊星運動を
する。
以上の構成において、」二研磨盤10と下研磨盤11を
互に反対方向に回転させ、かつ太陽車17及びインタナ
ル18を所定の速度で回転させることによりテンプレー
ト13を太陽車17のまわりで自転しつつ遊星運動を行
わせなから、上研磨盤10の間隙から研磨剤液1Gを研
磨布12に供給することによって、テンプレート13に
固着さぜたウェーハ14の」−下両面が同時に鏡面研磨
されるようになっている。
[発明が解決しようとする課題] 上記のような従来の製造方法によって得られる通常のウ
ェーハでは、表面は鏡面に仕上げられているが、裏面は
エツチング面そのま・であるため、裏面側に片面研磨の
際に使用したワックスや貼付フィルムを除去する必要が
ある。また、裏面がエツチング面の状態では、有機物、
パーティクル(異物粒子)、重金属の汚染が残り易いと
いう問題がある。この原因として3点が挙げられる。
(a)ワックス等の汚染を有機溶剤によって裏面より完
全に除去するのは困難であり、同時に有機溶剤からも汚
染が発生する。
(b)化学エツチング工程後のウェーハに付着したウェ
ーハハンドリングによる汚染たとえば真空チャック、ベ
ルト、真空ピンセット等による汚染は、ウェーハ製造工
程の最後に行われる薬液洗浄では充分除去できない。
(C)従来ウェーハの裏面(エツチング面)には高密度
に凹凸が存在し、これらの場所に上記汚染が堆積し易く
、また、除去しにくい。
また、前記のように表面平坦度を向上するために両面研
磨法を採用して形成されたウェーハは表裏面とも鏡面に
仕上げられているので上記の汚染の問題はなくなるが表
裏の区別がつきにくいという問題がある、これは両面研
磨を行う場合に、鏡面研磨工程前の化学的(ウェット)
エツチング工程において、フッ酸−硝酸−酢酸混合液で
エツチングを行うと、鏡面研磨後に裏面も同時に鏡面と
なってしまうからである。
この発明は上記の課題を解決するためになされたちので
、両面研磨によって形成されるけれども表裏面の区別が
つき易く、かっとくに上記のような汚染がされにくい良
質のウェーハを得るとともに、表裏の見分は易いウェー
ハを得る製造方法を提供することを目的とするものであ
る。
[課題を解決するための手段] この発明に係る半導体ウェーハは、表面は鏡面とし、裏
面は10 〜104個/ cJの密度のエッチピットが
存在する鏡面に近い研磨面としたものである。
また、この発明に係る半導体ウェー/\の製造方法は、
水酸化すトリウム又は水酸化カリウム水溶液を用いてウ
ェーハを化学的にエツチングし、さらに両面研磨法によ
って、裏面側の研磨量を表面側の研磨量より小さくなる
ようにして裏面のエッチピット密度を101〜104個
/ cJに制御する工程を有するものである。
[作 用] この発明によるウェーハの製造方法においては、スライ
スされたウェーハを水酸化ナトリウム、水酸化カリウム
等のアルカリ水溶液でエツチングを行うから、エツチン
グされたウエーノ\(エツチドウェーハ)の表・裏面上
には105個/ ct程度の密度を持つ深いエッチピッ
ト(後述の第3図参照)が生ずる。このような表面荒さ
の大きいエツチドウェーハを両面研磨機にかけて鏡面研
磨を行うと、研磨条件を適度に選択することにより、研
磨速度の大きい表面側が鏡面になったときに、裏面側は
エッチピットの密度を101〜104個/C!に低減さ
せた状態とする制御ができて、表面と裏面の区別の判断
が可能なウェーハが形成される。
また、上記の製造方法により得られるウェーl\は、ウ
ェーハの裏面側は鏡面に近い光沢度をもつようになるが
、完全な鏡面に研磨された表面とは容易に区別できる状
態のものとなっている。そのため、この鏡面に近い裏面
側は上述の各種汚染物が堆積しにくなるとともに、付着
した汚染物は除去しやすくなる。
[実施例] まず、この発明による半導体ウェー/%の製造方法をシ
リコンウェーハ(Siウェーハと略す)を例にとり、添
(=1図面に基いて説明する。
第2図はこの発明によるSiウェーハ形成までのウェー
ハ加工工程のフロー図である。なお、実際にはより細分
化された途中工程が必要であるが、この発明の製造プロ
セスの説明に必要な基本フロのみを(イ)〜(ト)のブ
ロック図により示したものである。
第2図においてCZ又はFZ単結晶Stのインゴツト(
イ)を円柱状に研削(ロ)したのち、内周刃切断機で所
定の厚さのウェーハに切出してスライシング(ハ)を行
う。スライスされたウェハは厚さむらなどの加工ひずみ
や反りを矯正するため両面をラッピング(ニ)して粗研
磨を行う。
ついで、ラップ工程(ニ)での加工ひずみを除去するウ
ェットエツチング(ホ)を行う。このエツチドウェーハ
をメカノケミカルポリンングによる両面研磨(へ)を行
って表面の鏡面仕上げを行い、Siウェーハ(ト)の製
造を終了する。
以上の工程のうち、(ホ)エツチング及び(へ)両面研
磨の2つの工程がこの発明の製造方法の特徴とする部分
であるので、以下この部分を主体にSlウェーハの製造
方法の一実施例を説明する。
第2図の(ホ)工程において、両面ラッピングされたウ
ェーハを水酸化ナトリウム又は水酸化カリウムのアルカ
リ水溶液で化学的にエツチングしたのち、(へ)工程の
両面研磨に移る。両面研磨は第5図の従来例装置と同様
な両面研磨機に装管して行う。
第1図はこの発明の一実施例を示す上記の両面研磨機に
よる両面研磨条件の模式説明図である。
第1図において、1はインターナル、2は太陽車、3は
上定盤(上研磨盤に相当)、4は下定盤(下研磨盤に相
当)、5は遊星キャリア(第5図のテンプレート13に
相当)を表わしている。また、Niはインターナルl、
Nsは太陽車2、NLIは上定盤3、N、Qは下定盤4
のそれぞれ回転数(rpm)を示す。この実施例の場合
、Ni、Ns、Nu。
Nj)はそれぞれ1.4.12.40.15rpmでそ
れぞれ矢印に示す回転方向に回転するような運転を行っ
た。
したがって、図示しないウェーハを装置した遊星キャリ
アは、上定盤3と下定盤4の間に挿着され、インタナル
1と太陽車2の間の領域を自転しながら遊星運動を行う
ようになっている。
鏡面研磨を目的とする両面研磨の動作は第5図の従来例
で説明したものと同じであるが、第1図の実施例ではN
uを4Orpm 、 N、QをL5rpmとしたから、
上定盤3で研磨されるウェーハ表面側の研磨量は裏面側
の研磨量より大きい状態に制御された両面研磨が行われ
る。すなわち、ウェーハ表面が鏡面研磨された状態で運
転停止すれば裏面は不完全な鏡面研磨の状態で留まるよ
うな研磨量の制御が実施される。
第3図(A)は水酸化すトリウム又は水酸化カリウム水
溶液によって上記(ホ)工程で化学的にエツチングされ
た研磨前のSiウェーハの表面荒さを示す測定結果図、
第3図(B)は上記の製造条件で研磨されたSiウェー
ハの裏面の表面荒さを示す測定結果図である。第3図(
A)、(B)ともに横軸はウェーハ面上のある直線方向
の長さを示し、縦軸は表面荒さ計の出力である。
第3図(A)、(B)にみられるように、化学的にエツ
チングされたSiウェーハ上にはおよそ105個/ c
Jのピットが存在した(A)が表面が鏡面研磨されたS
iウェーハの裏面(B)上にはおよそ2400個/ c
Jのピットが残留していた。この場合、もう少し研磨が
進行して、裏面上のエッチピット密度が101個/C♂
以下に研磨されると、すなわち10’個/ cJのエッ
チピット密度未満の場合は1」視上裏面かはとんと鏡面
となり表裏の区別か不可能となる。したがって裏面のエ
ッチピット密度は10 〜104個/ cJに止めた方
がよい。
上記の実施例の製造方法によって得られたSiウェーハ
は、表面が鏡面に研磨され、かつ裏面がエッチピットの
数が10 〜104個/cm2の密度をも■ つものであり、この範囲の密度のエッチピットを有する
Siウェーハの裏面は鏡面に近い光沢度を有するが、目
視上も鏡面とは識別可能なものとなっている。
第4図は上記実施例の製造方法によって得られた5個の
Siウェーハをよく知られたRCA法によって洗浄した
ときの裏面のエッチピット密度と表面の0.2μm以上
のパーティクル(異物)数との相関を示す線図である。
図において、横軸は裏面のエッチピット密度であり、縦
軸は光学的手段により検出されたSiウェーハ表面のパ
ーティクル数である。
第4図の測定結果からも明らかなように、Siウェーハ
の裏面のエッチピット密度が104個/ c1] 2 以上の場合は、鏡面研磨面となっているS1ウ工−ハ表
面に付着するパーティクル数は急激に増加する傾向が認
められており、裏面のエッチピット密度は104個/C
♂以下であることが好ましい。
なお、この発明による製造方法では両面研磨法を適用し
たのでワックスレスでありまた貼イ」フィルム等も使用
しないので、有機溶剤による洗浄を必要としないため、
従来の片面研磨法のようなワックス・有機溶剤等からの
汚染を回避できる利点がある。また、裏面のエッチピッ
ト密度はエツチング時のエッチピット密度より101〜
10−4程度に小さく形成されるので、マクロな表面の
単位面積当りの表面積が著しく減少し、そのため、その
他の各種汚染物の付着が小さくなり、かつ汚染物の除去
も容易となる。
[発明の効果コ 以上のようにこの発明によれば、水酸化ナトリウム、水
酸化カリウム等の水溶液で化学的にエツチングした半導
体ウェーハを両面研磨法を用いて裏面に密度が10 〜
104個/ cJのエッチピットが残留するように表裏
両面を研磨したので、得られる半導体ウェーハの表面は
鏡面であるが裏面は鏡面に近い状態に形成されるので、
表裏面の識別が可能である。
また、このような裏面を有する半導体ウェーハは裏面へ
の汚染の堆積を減少させることができるとともに、例え
ばウェーハハンドリングなどの場合に用いる真空チャッ
ク等において避けられない汚染などを容易に除去できる
効果をもっている。
また、この発明による半導体ウェーハは上記のように高
清浄度で重金属汚染も少なく、かつ高平坦度のウェーハ
を提供することができ、高性能半導体集積回路の半導体
基板として用いるのに好適である。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す両面研磨機の両面研
磨条件の模式説明図、第2図はこの発明のSiウェーハ
形成まてのウェーハ加工工程のフロー図、第3図(A)
は化学的エツチングのSiウェーハの表面粗さを示す測
定結果図、第3図(B)は両面研磨後のSlウェーハの
裏面の表面粗さを示す測定結果図、第4図はこの発明の
製造方法で得られたSiウェーハのRCA法洗浄後の裏
面エッチピット密度と表面パーティクル数との相関を示
す図、第5図は従来の両面研磨機の要部断面説明図であ
る。 図において、1はインターナル、2は太陽車、3は上定
盤、4は下定盤、5は遊星キャリア、10は上研磨盤、
11は下研磨盤、12は研磨布、13はテンプレート、
14はウェーハ、15は歯、j6は研磨剤液、】7は太
陽車、18はインタナルである。 代理人 弁理士 佐々木 宗 冶 第 図 面コ直柳張だ− 第 図 o2 ]031o41o6

Claims (2)

    【特許請求の範囲】
  1. (1)表面が鏡面であり、裏面が10^1〜10^4個
    /cm^2の密度のエッチピットを有する研磨面である
    ことを特徴とする半導体ウェーハ。
  2. (2)ラッピングされた半導体ウェーハの表裏両面を水
    酸化物系のアルカリ水溶液によりエッチングしたのち両
    面研磨機に装着し、 前記両面研磨機の上・下研磨盤の回転数を選択すること
    により、前記半導体ウェーハの表面研磨量を裏面研磨量
    より増大する両面研磨を行って表面に鏡面を形成すると
    ともに、裏面に10^1〜10^4個/cm^2の密度
    のエッチピットが残存する研磨面を形成することを特徴
    とする半導体ウェーハの製造方法。
JP4175589A 1989-02-23 1989-02-23 半導体ウエーハ及びその製造方法 Pending JPH02222144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4175589A JPH02222144A (ja) 1989-02-23 1989-02-23 半導体ウエーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4175589A JPH02222144A (ja) 1989-02-23 1989-02-23 半導体ウエーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02222144A true JPH02222144A (ja) 1990-09-04

Family

ID=12617236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4175589A Pending JPH02222144A (ja) 1989-02-23 1989-02-23 半導体ウエーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH02222144A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561532A2 (en) * 1992-03-16 1993-09-22 AT&T Corp. Method of manufacturing an integrated circuit including planarizing a wafer
EP0628992A2 (en) * 1993-06-08 1994-12-14 Shin-Etsu Handotai Company Limited Method of making semiconductor wafers
EP0791953A3 (en) * 1996-01-31 1998-07-15 Shin-Etsu Handotai Company Limited Method of manufacturing semiconductor wafers
WO2002015247A2 (en) * 2000-08-16 2002-02-21 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197367A (ja) * 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197367A (ja) * 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561532A2 (en) * 1992-03-16 1993-09-22 AT&T Corp. Method of manufacturing an integrated circuit including planarizing a wafer
EP0561532A3 (en) * 1992-03-16 1997-08-20 American Telephone & Telegraph Method of manufacturing an integrated circuit including planarizing a wafer
EP0628992A2 (en) * 1993-06-08 1994-12-14 Shin-Etsu Handotai Company Limited Method of making semiconductor wafers
EP0628992A3 (en) * 1993-06-08 1997-05-02 Shinetsu Handotai Kk Method of manufacturing semiconductor wafers.
EP0791953A3 (en) * 1996-01-31 1998-07-15 Shin-Etsu Handotai Company Limited Method of manufacturing semiconductor wafers
WO2002015247A2 (en) * 2000-08-16 2002-02-21 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
WO2002015247A3 (en) * 2000-08-16 2003-05-01 Memc Electronic Materials Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP2004507085A (ja) * 2000-08-16 2004-03-04 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 新規な最終研磨方法を用いて半導体ウェーハを処理する方法および装置
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method

Similar Documents

Publication Publication Date Title
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP4192482B2 (ja) シリコンウェーハの製造方法
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
JP3828176B2 (ja) 半導体ウェハの製造方法
JP6312976B2 (ja) 半導体ウェーハの製造方法
JPH09270400A (ja) 半導体ウェーハの製造方法
JP3317330B2 (ja) 半導体鏡面ウェーハの製造方法
EP1005069A2 (en) Semiconductor wafer and method for fabrication thereof
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
US5963821A (en) Method of making semiconductor wafers
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JPH10180624A (ja) ラッピング装置及び方法
US6043156A (en) Method of making semiconductor wafers
JPH10223580A (ja) 片面がコーティングおよび仕上げされた半導体ウエハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP2005166809A (ja) シリコンウェーハの製造方法
JPH02222144A (ja) 半導体ウエーハ及びその製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2005263569A (ja) ポリシリコンtft用合成石英ガラス基板の製造方法
JPH0745564A (ja) 高平坦度ウェーハの製造方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JPH04284629A (ja) 半導体基板の製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置