KR20010033902A - 반도체 웨이퍼 및 그 제조방법 - Google Patents

반도체 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20010033902A
KR20010033902A KR1020007007477A KR20007007477A KR20010033902A KR 20010033902 A KR20010033902 A KR 20010033902A KR 1020007007477 A KR1020007007477 A KR 1020007007477A KR 20007007477 A KR20007007477 A KR 20007007477A KR 20010033902 A KR20010033902 A KR 20010033902A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
etching
flatness
semiconductor
Prior art date
Application number
KR1020007007477A
Other languages
English (en)
Inventor
카토타다히로
오쿠니사다유끼
이케다수니찌
오카베케이이찌
오시마히사시
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20010033902A publication Critical patent/KR20010033902A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

종래 표면 연마/양면 폴리싱법으로 제조된 웨이퍼의 배면에 관련되고, 디바이스 제조공정 동안에 관찰되는 문제점을 해결할 수 있는 배면 특성과 고평탄도를 갖는 반도체 웨이퍼의 제조방법을 제공한다. 또한, 본 발명에 따르면, 표면 연마 수단으로 웨이퍼의 양면을 평탄화하는 단계; 에칭처리로 가공변질층을 제거하는 단계; 및 이어 상기 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는 공정에 의해 얻어진 반도체 웨이퍼로서, 상기 웨이퍼의 배면이 20-80%범위 내의 광택도를 지닌 반도체 웨이퍼를 제공한다.
그리고, 적어도, 반도체 잉곳을 슬라이싱하여 절단하는 단계; 상기 웨이퍼의 전면과 배면 모두를 동시에 연마하는 단계; 이어 상이한 조건 하에서 그 전면과 배면을 별도로 연마하기 위한 표면 연마 수단으로 상기 웨이퍼를 평탄화하는 단계; 평탄도를 유지하면서 에칭 처리로 가공변질층을 제거하는 단계; 및 이어 상기 웨이퍼를 편면 폴리싱 처리하는 단계를 포함함을 특징으로 하는 반도체 웨이퍼 제조방법을 제공한다.

Description

반도체 웨이퍼 및 그 제조방법{SEMICONDUCTOR WAFER AND PRODUCTION METHOD THEREFOR}
종래 반도체 웨이퍼 제조에 관한 방법은, 도10의 공정Ⅲ(이하, 이 공정은 '래핑/편면 폴리싱법(lapping/single side polishing method)'이라고도 함)에 도시된 바와 같이, 일반적으로, 단결정 인상 장치에서 인상된 단결정 실리콘을 슬라이싱(slicing)하여 얇은 디스크형의 웨이퍼를 얻는 슬라이싱 단계; 그 슬라이스된 웨이퍼의 흠결(cracking)과 파손을 방지하도록 웨이퍼의 외주 에지부를 챔퍼 (chamfer)하는 챔퍼링 단계; 챔퍼링된 웨이퍼의 표면을 평탄화하는 래핑 단계; 챔퍼링 단계와 래핑 단계 후에 잔류하는 가공변질층을 제거하는 습식 에칭 단계; 에칭된 웨이퍼가 경면(mirror surface)을 갖도록 웨이퍼의 일면에 마무리하는 폴리싱 단계; 및 웨이퍼의 청결도를 향상시키도록 웨이퍼 상에 잔류하는 폴리싱제(polishing agent) 또는 분진 입자를 제거하기 위하여 웨이퍼를 세척(cleaning)하는 세척 단계를 포함한다.
최근에는 반도체 사용의 고기능화, 고성능화, 초소형화, 경량화, 고집적화를 고려하여, 모체가 되는 웨이퍼의 고품질화 또는 저비용화를 추구하여 왔다. 그런데 특히, 200-300㎜이상의 대구경 웨이퍼에서 고정밀 평탄도를 얻기가 곤란하며, 제조비용을 절감하는데 한계가 있을 수 있다.
따라서, 차세대용 고평탄화 및 저비용화를 실현할 수 있는 웨이퍼 공정 방법은 활발하게 발전돼 오고 있다. 예를 들어, 표면 연마(surface grinding)과 양면 폴리싱(doulble side polishing)의 조합을 이용한 제조방법이 제안되었다(일본 특개평 제 9-260314호 공보 참조).
이 방법은 도11의 공정Ⅳ(이하, 표면 연마/양면 폴리싱법이라고도 함)에 도시된 바와 같이 공정Ⅲ의 래핑단계를 치환하여 고정밀 평탄도와 두께를 얻기가 용이하다. 또한, 와이어 소우(wire saw) 또는 내주도(inner diameter slicer)로 절단할 때 발생되는, 0.5에서 30㎜의 장주기의 물결 성분을 제거하는 양면을 동시에 연마(grinding)하는 방법도 개발되었다.
나아가, 그 양면 폴리싱은 또한 종래 일면 폴리싱보다 고정밀 평탄도를 얻을 수 있는 잇점이 있다.
상기 공정Ⅳ의 제 2면 연마단계에서, 일반적으로, 그 연마공정은 동일한 연마숫돌 또는 동일한 연마조건을 이용하여 전면과 배면을 개별적으로 실시한다. 표면 연마으로 인한 전면 및 배면 상에 연마공정 흔적은 양면 폴리싱으로 제거한다.
그런데, 평탄도 등에서 상기 탁월한 잇점을 지닌 공정Ⅳ로 양면 폴리싱된 웨이퍼를 제조하였라도, 지금까지 디바이스 제조에서 그 잇점들을 수용할 수 없는 경위가 있다. 그 이유로, 아래 3가지 이유를 들 수 있다.
첫째, 상기 디바이스 제조공정 과정에서 웨이퍼의 유무는 웨이퍼 배면을 센싱(sensing)하여 확인할 경우에, 광택도 및 표면거칠기 등의 웨이퍼 배면의 특성은 통상 웨이퍼와 다르다면, 센싱의 감도를 재조정할 필요가 있다. 이와 같은 센싱의 재조정은 수십 단계를 포함하는 긴 공정 전반에 걸쳐 실시될 필요가 있으므로, 배면 특성의 변화는 심각한 장애를 수반하게 된다.
둘째로, 양면 폴리싱으로 경면을 갖는 웨이퍼 배면은 그 배면의 처킹(chucking), 핸들링(handling) 등의 과정에서 접촉율이 높아진다. 따라서, 반송계(transportation system) 등으로부터 오염되기 쉽다. 그러므로 반송계에 대해 세척도의 상당한 향상이 요구된다. 그리고 이는 새로운 기술적 문제가 된다. 나아가, 이는 배면이 경면으로 되므로 반송계와 얼라이먼트(alignment)에서 웨이퍼의 미끄러짐(sliding)을 일으켜는 것도 지적된다.
셋째로, 웨이퍼 배면의 실질적 표면적 또는 접촉면적의 변화도 또한 심각한 현상을 일으킬 수도 있다. 예를 들어, 건식에칭 단계와 이온주입 단계 등에서 온도제어가 잘못될 수 있다. 디바이스 제조를 위한 공정단계의 변화를 최소화하기 위하여, 웨이퍼에 필요한 특성은 공정Ⅲ(래핑/편면 폴리싱법)으로 제조된 통상 웨이퍼의 배면의 특성과 비교될 수 있어야 한다. 구체적으로, 배면과 전면이 용이하게 구별될 수 있도록 배면 광택도는 20-80%의 범위 내에 있어야 한다.
나아가, 공정Ⅳ의 양면 폴리싱을 편면폴리싱으로 치환하더라도, 즉, 연마 후에 에칭처리된 비경면(non-mirror surface)이 그 웨이퍼 배면 상에 잔류하더라도, 폴리싱하여 연마면을 제거할 것을 전제로 하여 표면 연마와 동일한 연마숫돌과 동일한 연마조건을 이용하여 상기 배면을 연마하면 그 배면의 광택도는 80%를 초과하게 된다. 이와 같이, 경면과 같은 문제점이 발생될 수 있다. 이는, 후속되는 폴리싱단계에서 표면이 경면으로 용이하게 될 수 있도록, 최적의 표면 연마숫돌과 연마조건을 선택하여 표면 연마 조건을 이루기 때문이다.
[발명의 개시]
본 발명은 상기 종래 기술의 문제점을 해결하기 위해 이루어졌다. 그리고 그 주요 목적은, 고평탄도와 종래의 표면 연마/양면 폴리싱법으로 제조되어 디바이스제조 공정에서 관찰되는 양면에 대한 고광택도를 갖는 웨이퍼의 배면과 관련된 문제점을 해결할 수 있는 배면 특성을 지닌 반도체 웨이퍼 제조방법을 제공하고, 상기 특징을 지닌 반도체 웨이퍼를 제공한다.
상기 목적을 이루기 위하여, 본 발명은 적어도, 표면 연마 수단으로 웨이퍼의 양면을 평탄화하는 단계; 에칭처리로 인한 가공변질층을 제거하는 단계; 및 웨이퍼를 편면 폴리싱처리하는 단계를 포함하는 공정으로 얻은 반도체 웨이퍼를 제공한다. 여기서 웨이퍼의 배면은 약 20-80% 범위 내의 광택도를 갖는다.
이 웨이퍼는 양면의 평탄도도 우수하고 전면과 배면이 상이한 표면조건을 갖는 웨이퍼이다. 예를 들어, 전면은 90-100%의 광택도를 지닌 경면으로 마무리되며, 배면은 20-80%의 광택도를 갖도록 마무리된다. 상기 웨이퍼는 디바이스 제조공정을 통해 종래 표면 연마/양면 폴리싱법으로 제조된 웨이퍼에서 관찰되는 장애, 예를 들어, 센싱 감도재조절의 요구, 전면과 배면의 식별불능, 진공흡착후 탈착불량, 반송중의 오염, 불량한 온도제어 등을 확실하게 제거할 수 있다. 따라서 생산성과 수율이 향상되며, 디바이스 제조 공정의 비용을 탁월하게 절감할 수 있다.
본 발명은 적어도, 반도체 잉곳을 슬라싱하여 웨이퍼를 절단하는 단계; 웨이퍼의 전,배면 모두를 동시에 연마(grinding)하는 단계; 전면과 배면을 각각 상이한 조건 하에서 연마하여 웨이퍼를 평탄화하는 단계; 평탄도를 유지하면서 에칭처리로 변질층을 제거하는 단계; 및 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는 반도체 웨이퍼의 제조 방법을 제공한다.
상기와 같이, 양면을 동시에 표면 연마하는 단계; 전면과 배면을 각각 개별적으로 표면 연마하는 단계; 에칭하는 단계; 및 일면을 폴리싱하는 단계를 포함하는 웨이퍼 제조공정에 의해, 고평탄도를 갖는 웨이퍼를 종래 래핑/편면 폴리싱법보다 적은 비용으로 제조할 수 있다. 또한, 양면 폴리싱된 웨이퍼의 단점, 즉 배면의 고광택도와 달리, 원하는 낮은 광택도를 갖는 배면을 저비용으로 제조할 수도 있다.
따라서, 본 발명의 방법으로 제조된 웨이퍼는 양면에 대해 우수한 평탄도와 전면과 배면에 대해 다른 거칠기 조건을 갖는 웨이퍼이다. 예를 들어, 전면은 고광택도를 갖는 경면과 배면은 원하는 저광택도를 갖도록 마무리 할 수 있다. 상기 웨이퍼는 종래 표면 연마/양면 폴리싱법으로 발생되는 디바이스제조공정에서의 장애, 예를 들어 센싱 감도 재조절의 요구, 전면과 배면의 식별불능, 반송중 오염, 불량한 온도조절 등을 일소한다. 그러므로, 디바이스제조공정의 생산성, 수율 및 비용을 탁월하게 향상시킬 수 있다.
또한, 본 발명은 적어도 반도체 잉곳을 슬라싱하여 웨이퍼로 절단하는 단계; 웨이퍼의 전면과 배면을 모두 동시에 연마하는 단계; 이어 전면과 배면을 모두 동시에 연마했던 조건과 상이한 조건 하에서 전면만을 연마하기 위한 표면 연마 수단으로 전면을 평탄화하는 단계; 평탄도를 유지하면서 에칭처리로 인한 가공변질층을 제거하는 단계; 및 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는 반도체 웨이퍼를 제조하는 방법을 제공한다.
이 방법으로 또한 배면의 저광택도가 얻어지므로, 종래 웨이퍼의 배면 품질과 비교하여 큰 변화없이 고평탄도를 갖는 웨이퍼를 저비용으로 용이하게 제조할 수 있다. 따라서, 디바이스 제조 공정에서 여러 장애는 극복될 수 있고, 디바이스의 생산성, 수율 및 비용을 탁월하게 향상시킬 수 있다.
이 경우에는, 상기 연마 수단으로는, 웨이퍼의 전면과 배면을 동시에 연마할 수 있는 양두 연마 장치(double head grinding apparatus)와, 웨이퍼의 전면과 배면을 개별 조건에서 연마할 수 있는 표면 연마 장치(surface grinding apparatus)가 이용될 수 있다.
상기와 같은 2단계 연마공정을 이용하여, 즉 우선 양두 연마 장치로 전면과 배면을 모두 동시에 연마하여 양면에서 고평탄도를 얻고, 그런 후에 다른 조건으로 전면과 배면을 연마하여 전면과 배면에 상이한 거칠기를 부여하고, 이어 에칭하고 폴리싱 처리하여 높은 광택의 전면과 저광택도의 배면을 갖도록 함으로써 마무리할 수 있다.
이 경우에는, 웨이퍼의 양면을 표면 연마하기 전에 웨이퍼를 챔퍼링하는 것이 바람직하다.
상기와 같이 챔퍼링함으로써, 연마 및 폴리싱 과정에서 웨이퍼 칩 등의 흠결과 결함을 방지할 수 있다.
또한, 상기 방법의 에칭처리는 에칭 용액으로서 알카리 용액을 사용하여 습식에칭을 실시하는 것이 바람직하다.
상기 방식에서, 양면 표면 연마 및 편면 표면 연마로 얻은 고평탄도를 유지한 채, 웨이퍼의 가공변질층을 방지할 수 있다. 그리고 상기 연마 후에 얻은 품질을 유지한 채, 후속되는 편면 폴리싱 처리에서 폴리싱을 효과적으로 실시할 수 있다. 단지 가공변질층이 제거되는 최소 제거량으로 웨이퍼를 에칭처리할 수 있다.
상기와 같이, 본 발명에 따르면, 고평탄도와 고광택도를 갖는 전면과 20-80%의 범위 내의 광택도인 배면을 갖는 반도체 웨이퍼를 저비용으로 용이하게 제조할 수 있다.
따라서, 본 발명에 따라 제조된 웨이퍼는 종래 래핑/편면 폴리싱법으로 얻은 웨이퍼의 배면 특성과 실질적으로 비교될 수 있는 배면 특성을 갖기 때문에, 웨이퍼의 유무를 센싱하는 센서 감도를 재조절할 필요가 없고, 전면과 배면을 명확한 식별이 가능하며, 반송계에 발생되는 배면의 오염을 감소시킨다. 이와 같이, 디바이스 제조 공정에서 고집적도를 실현하기 위한 요구을 충분히 만족시킬 수 있고, 디바이스 제조 공정의 생산성과 수율을 향상시킬 수 있다. 또한 탁월하게 비용을 절감시킬 수 있다.
본 발명은 반도체 웨이퍼 제조방법, 특히 단결정 실리콘 웨이퍼 제조방법에 관한 것이다.
도1은 본 발명에 따라 반도체 잉곳으로부터 반도체 웨이퍼를 제조하기 위한 제조공정을 설명하는 순서도이다.
도2는 본 발명에 따라 반도체 잉곳으로부터 반도체 웨이퍼를 제조하기 위한 다른 제조공정을 설명하는 순서도이다.
도3은 본 발명에서 사용되는 양면 연마용 전형적인 양두 연마 장치의 개략설명도이다.
도4는 본 발명에서 사용되는 편면 연마용 전형적인 표면 연마 장치의 개략설명도이다.
도5는 평탄화단계에서 사용되는 연마숫돌(grindig stone)의 종류와 에칭 후에 얻어진 웨이퍼의 광택도 사이의 관계를 나타내는 그래프이다.
도6은 표면 연마 조건(웨이퍼 회전수와 연마숫돌 외주속도)과 에칭후에 얻어진 웨이퍼의 광택도 사이의 관계를 나타내는 그래프이다.
도7은 본 발명의 표면 연마/일면 폴리싱법으로 얻어진 웨이퍼의 평탄도와, 종래 래핑/ 편면 폴리싱법 또는 표면 연마/양면 폴리싱법으로 얻어진 웨이퍼의 평탄도를 비교하는 그래프이다.
도8은 본 발명에서 사용되는 전형적인 편면 폴리싱 장치의 개략 설명도이다.
도9는 본 발명에서 사용되는 전형적인 진공흡착식 폴리싱 장치의 개략 설명도이다.
도10은 종래 래핑/편면 폴리싱법의 제조공정을 나타내는 순서도이다.
도11은 종래 표면 연마/양면 폴리싱법의 제조공정을 나타내는 순서도이다.
[본 발명의 실시를 위한 최적 형태]
이하, 본 발명의 실시형태를 설명한다. 그러나 본 발명은 이에 한정되지 않는다.
본 발명의 발명자는, 양면이 폴리싱된 경면을 갖는 반도체 웨이퍼는 디바이스 제조에 적합하지 않는 원인을 조사하고 연구하였다. 그 결과로, 다음 경위로 인해 상기 웨이퍼가 적합하지 않음을 알게 되었다. 즉, 상기 웨이퍼는 종래 웨이퍼의 배면 특성과 다른 배면 특성을 갖기 때문에, 그 웨이퍼는 디바이스 제조 단계에서 센싱 감도의 재조절이 요구된다. 그리고 이는 심각한 장애가 된다. 또한, 그 배면 처킹 및 핸들링 과정에서 높은 접촉면율이 된다. 따라서, 반송계 등으로부터 오염되기 쉽다. 그리고, 배면의 실질적인 표면적의 변화로 인한 디바이스 제조 공정에서 온도제어가 잘못되는 현상이 일어난다. 이와 같이, 디바이스 제조는 필수적으로 제조단계를 변경해야 한다.
따라서, 본 발명의 발명자는 웨이퍼의 전,배면 특성에 대한 실험을 실시하고 연구하였고, 웨이퍼가 20-80% 범위 내의 배면 광택도를 갖는다면, 전면과 배면을 구별할 수 있는, 전면과 배면이 각각 상이한 특성을 갖는 웨이퍼로서 디바이스 제조공정에서 상기 여러 장애들을 해결할 수 있다는 것을 알아냈고, 또한 양면 연마 및 편면 폴리싱을 조합하여 이용하고 그 조합된 공정의 조건을 최적화함으로써 고평탄도뿐만 아니라 상기 배면 광도를 갖는 웨이퍼를 제조할 수 있다. 이와 같이, 그들은 상기 공정에 대해 다양한 조건을 연구하고 본 발명을 이루어 냈다.
우선, 연마 및 폴리싱 단계로 주요하게 구성된 공정Ⅰ은 첨부 도면을 참고하여 본 발명의 반도체 웨이퍼를 제조하는 방법의 일 예를 설명한다. 도1은 공정Ⅰ의 구성의 개요를 설명하는 순서도이다.
본 발명의 공정Ⅰ은 주요하게는 다음 6단계로 구성되어 있다.
(1) 단결정 잉곳을부터 얇은 디스크와 같은 웨이퍼를 절단하는 슬라이싱 단계;
(2) 상기 슬라싱된 웨이퍼를 챔퍼하는 챔퍼링 단계;
(3) 상기 챔퍼링된 웨이퍼를 평탄하는 평탄화 단계;
상기 (3)단계는 동일 조건 하에서 양두 연마 장치로 웨이퍼의 양면을 동시에 연마하는 제 1연마 단계 및 표면 연마 장치로 웨이퍼의 전면과 배면을 개별적으로 연마하는 제 2연마 단계로 이루어져 있다. 제 1 연마 단계에서는, 와이어 소우 또는 내주도로 절단된 웨이퍼의 0.5-30㎜의 주기의 물결 성분을 제거하고, 양면은 실질적으로 동일한 특성을 갖도록 마무리된다. 제 2 연마 단계에서는, 웨이퍼의 전면과 배면을 각각 상이한 조건 하에서 표면 연마 장치로 연마한다. 예를 들어, 우선 배면은 저광택도를 얻는 조건 하에서 연마되고, 이어 전면은 고광택도를 얻는 조건 하에서 연마된다.
(4) 평탄도를 유지하면서 알카리 용액으로 웨이퍼의 전면과 배면을 평탄화하는 과정에서 발생된 연마 분진과 가공변질층을 제거하기 위한 에칭 단계;
(5) 에칭 후에 웨이퍼 전면의 경면 공정을 실시하기 위한 편면 폴리싱 단계
(6) 상기 폴리싱처리 후에 웨이퍼를 세척하고 건조시키는 세척단계
또 다른 실시예로서, 공정Ⅱ의 단계는 도2를 참고하여 설명한다.
본 발명의 공정Ⅱ은 주요하게 다음 6단계로 구성된다.
(1) 단결정 잉곳을부터 얇은 디스크와 같은 웨이퍼를 절단하는 슬라이싱 단계;
(2) 상기 슬라싱된 웨이퍼를 챔퍼하는 챔퍼링 단계;
(3) 상기 챔퍼링된 웨이퍼를 평탄하는 평탄화 단계;
상기 (3)단계는 동일 조건 하에서 양두 연마 장치로 웨이퍼의 양면을 동시에 연마하는 제 1 연마 단계 및 표면 연마 장치로 웨이퍼의 전면을 연마하는 제 2 연마 단계로 이루어져 있다. 제 1 연마 단계에서는, 저광택도를 얻기 위한 연마 조건 하에서 와이어 소우 또는 내주도로 절단된 웨이퍼의 0.5-30㎜의 주기의 물결 성분을 제거하고, 양면은 실질적으로 동일한 특성을 갖도록 마무리된다. 제 2 연마 단계에서는, 단지 전면을 고광택도를 얻기 위한 조건 하에서 표면 연마 장치로 연마한다. 웨이퍼의 전면과 배면은 다른 조건 하에서 개별적으로 표면 연마 장치에 의해 연마된다. 예를 들어, 우선 배면은 저광택도를 얻기 위한 조건 하에서 연마되고, 이어 전면은 고광택도를 얻기 위한 조건 하에서 연마된다.
(4) 평탄도를 유지하면서 알카리 용액으로 웨이퍼의 전면과 배면을 평탄화하는 과정에서 생긴 연마 분진과 가공변질층을 제거하기 위한 에칭 단계;
(5) 에칭 후에 웨이퍼 전면의 경면 공정을 실시하기 위한 편면 폴리싱 단계
(6) 상기 폴리싱처리 후에 웨이퍼를 세척하고 건조시키는 세척단계
본 발명에서 사용되는 연마 장치 및 폴리싱 장치와 그 공정 조건을 설명한다.
상기 평탄화단계의 제 1 연마 단계에 사용되는 양두 연마 장치의 일 예는 도3에 도시되었다.
이 양두 연마 장치(1)는 수평식 양두 연마 장치로 불리는 것이고, 각각 모터(2)와 모터(3)를 작동하여 고속으로 작동되는, 좌측 연마숫돌(4)과 우측 연마숫돌(5)을 포함한다. 미도시된 회전 장치에 의해 회전되는 에즈-컷 웨이퍼(as-cut wafer)는 좌,우 연마숫돌 사이에 웨이퍼의 양면을 고정시키고, 동일 조건 하에서 양면에 대해 연마한다. 이 단계에서는, 고평탄도를 갖도록 웨이퍼를 공정하기 위해 에즈-컷 웨이퍼의 휨 또는 물결성분을 대부분 제거하고, 두께 변동이 없는 웨이퍼를 형성한다.
한편, 후단의 연마 단계로 제 2 연마 단계에서 이용되는 편면 연마용 표면 연마 장치의 일예는 도4에 도시되었다. 이 표면 연마 장치(10)는 수직 인-피드식 표면 연마기(vertical in-feed type surface grinder)로 불리는 것이다. 이 장치가 이용되는 연마 공정에서는, 양면이 연마된 상기 웨이퍼(W)는 회전가능한 흡착식 고정기구가 있는 제 1 처킹반(chucking disk: 15) 상에 고정된다. 그리고 웨이퍼의 전면 또는 배면은 웨이퍼를 회전하면서 제 1작동 모터(11)에 의해 고속으로 작동되는 제 1 컵형 연마숫돌(13)로 연마된다. 이어 상기 웨이퍼(W)를 뒤집어, 제 1 처킹반(13)과 같은 구조를 갖는 제 2 처킹판(16) 상에 고정된다. 그리고 전면 또는 배면은 웨이퍼를 회전하면서 제 2 작동 모터(12)에 의해 고속으로 작동되는 제 2 연마숫돌(14)로 연마된다.
웨이퍼의 양면은 제 1 연마숫돌(13)과 제 2 연마숫돌(14)의 거칠기 또는 회전속도 등 기타 조건을 달리하여 상이한 조건 하에서 연마될 수 있다.
본 발명의 공정Ⅱ의 제 2 연마 단계에서는, 단지 전면을 상기 표면 연마 장치(10)의 일 축을 사용하여 제 1 연마의 조건과 다른 조건 하에서 연마할 수도 있다.
고광택도의 전면과 저광택도의 배면을 얻기 위한 연마 조건으로 표면 연마를 위한 적합한 연마숫돌을 선택하는 실험을 설명한다.
연마숫돌의 명칭은 제조자 명칭이며, 그 실체는 나타내지 않는다.
(실험1)
연마숫돌의 종류를 바꾸면서 표면 연마를 실시하였고, 에칭 후에 각 웨이퍼의 배면의 광택도를 측정하였다. 사용된 웨이퍼는 잉곳으로부터 절단하였고, 챔퍼링된 실리콘 웨이퍼는 직경 200㎜이었다. 사용된 연마 숫돌 또한 직경 200㎜이었다.
표면 연마 조건에 있어서는, 간이적으로 인-피드식 편면 표면 연마기를 워크피스(workpiece) 회전 수를 3-5rpm, 연마 숫돌 회전수 2400-4800rpm으로 사용하였다. 이하, 연마 숫돌의 각각에 대해 통상 표준조건으로 설정된 조건을 채용하므로, 조건들을 범위로 표현하였다.
연마 숫돌의 종류에 있어서는, 6종류의 연마 숫돌인, 메탈 #600, 메탈 #800, 비트리파이드(vitrifide) #2,000, 비트리파이드 #3,000, 비트리파이드 # 8,000 및 레진 #2,000을 사용하였다. 연마 숫돌 모두는 다이몬드 연마 입자를 사용하였다.
광택도는 JIS Z8741 등에 표준화된 방법에 따라 60°의 입사각으로 측정하였다. 경면 광택도의 기준으로, 경면 폴리싱된 웨이퍼의 값을 100%로 하여 사용하였다. 고정밀 표면 연마용 연마 숫돌인 레진 #2,000을 사용한 경우에 배면 광택도는 80-90%이었다.
그 결과로, 도5에 도시된 바와 같이, 비트리파이드 #2,000 또는 비트리파이드 #3,000에 상당하는 연마 숫돌을 사용하여 목표 배면 광택도 20-80%를 얻을 수 있다는 것을 알아 냈다.
또한, 전면 연마를 위해, 높은 번수의 연마숫돌로서 레진 #2,000 또는 비트리파이드 #8,000에 상당하는 연마숫돌을 사용할 수 있다는 것을 알아 냈다.
(실험2)
그 다음으로, 표면 연마의 기계적 조건에 관련하여, 에칭 후에 배면 광택도를 연구하였다. 사용된 연마 숫돌은 비트리파이드 #3,000이었다. 표면 연마 조건에 관하여, 간이적으로 인-피드형 편면 표면 연마기를 웨이퍼 회전수 3-40rpm과 연마 숫돌 회전수 2400-4800rpm으로 사용하였다. 실리콘 웨이퍼는 직경 200㎜이엇다. 사용된 연마 숫돌은 직경 200㎜이었다.
그 결과로, 도6에 도시된 바와 같이, 연마숫돌의 회전수가 적을수록, 웨이퍼의 회전수가 많을수록, 보다 낮은 배면 광택도를 얻을 수 있다는 것을 알아 냈다.
상기 결과로부터, 실험1의 연마 숫돌을 선택하고 연마숫돌과 기계적 연마의 조건을 제어(최적화)함으로써 원하는 배면광택도를 갖는 연마면을 얻을 수 있다는 것을 알아 냈다.
보다 상세하게는, 후속되는 폴리싱단계에서 적은 폴리싱량으로 경면을 용이하게 얻을 수 있도록, 전면 연마는 표면 거칠기를 감소시킬 수 있는, 높은 번수의 연마숫돌으로 실시하는 것이 바람직하다. 원하는 바대로, 레진 #2,000 또는 비트리파이드 #8,000에 상당하는 연마숫돌을 높은 번수의 연마 숫돌로서 사용할 수 있다. 그리고 높은 연마 숫돌 회전수와 낮은 웨이퍼 회전수를 조합하는 것이 특히 적합하다는 것을 알아 냈다.
한편, 전면의 연마과정에서와 유사한 연마 숫돌과 연마 조건을 사용하여 배면을 연마한다면, 배면의 광택도는 매우 높아질 것이다.
연마 숫돌의 종류와 에칭후의 광택도 사이의 관계는 상기에서 논의된 바 있다. 에칭량에 있어서, 에칭 목적은 가공변질층을 제거하는 것이므로, 에칭량은 연마 숫돌의 차이로 발생된 가공변질층의 깊이 변화에 따라 변하게 된다.
가공변질층의 깊이는 연마 숫돌의 번수와 연마 숫돌 등의 결합재의 강도 등에 따라 변할 수 있다. 그리고 본 발명의 발명자는 본 실험에서, 메탈 #600 ＞ 메탈 #800 ＞ 비트리파이드 #2,000 ＞ 비트리파이드 #3,000 ＞ 레진 #2,000 ＞ 비트리파이드 # 8,000 순서로 가공변질층은 깊어진다는 것을 확인하였다. 즉, 거친 연마숫돌일수록 가공변질층을 제거하기 위한 에칭량은 커진다.
도5에 도시된 바와 같이, 표면 연마에 레진 #2,000을 사용하는 경우에, 에칭 후의 광택도가 80%를 초과한다. 그리고 그 배면은 디바이스 제조 단계에서 사용되는 센서와 온도 제어의 측면에서 좋지 않다.
비트리파이드 #2,000 또는 비트리파이드 #3,000인 연마숫돌로 연마한 표면의 에칭후 광택도는 20-60%이다. 이는 종래 공정Ⅲ(래핑/편면 폴리싱법)으로 얻어진 배면의 에칭 후 광택도와 거의 동일하고, 디바이스 제조 단계에서 장애는 거의 발생되지 않는다.
본 발명에서 사용되는 습식 에칭 단계에서는, 표면 폴리싱 수단으로 평탄화 단계 과정에서 웨이퍼 표면상에 형성된 가공변질층은, 평탄화 단계에서 얻은 평탄도를 그대로 유지 한 채, 화학적 에칭을 통해 제거될 수 있어야 한다.
이 에칭에 사용되는 화학 용액은 그 종류, 화학 용액의 교반조건 및 에칭과정에서 반응 진행조건에 따라 평탄도를 저하시킬 수 있다. 따라서, 본 발명의 발명자는 주위깊게 실험을 반복하여 알카리 용액이 가장 적합하며 45-50%의 수산화 나트륨 또는 수산화칼륨 수용액이 바람직하다는 것을 알아 냈다.
후속되는 일면 폴리싱단계는, 이전 슬라이싱 단계, 챔퍼링 단계, 평탄화 단계 및 에칭 단계를 거친, 안정적인 두께 및 평탄정밀도를 갖는 웨이퍼의 일면만을 다단계 화학적 기계적 폴리싱을 통해 폴리싱하는 단계이다.
이 편면 폴리싱에 각종 폴리싱방식을 적용할 수 있고, 도8에 도시된 폴리싱장치(20)을 이용하는 방법은 예로써 설명한다. 이 방법에서는, 웨이퍼(W)는 회전체(21)상에 설치되고 유리 또는 세라믹으로 제조된 고정반(21:hoding disc)에 후속되는 세척단계에서 웨이퍼의 박리가 용이하도록 왁스 등의 접착체(25)로 그 배면을 고정시킨다.
알카리 용액에서 침지된 실리카 입자 등의 폴리싱용 입자로 구성된 폴리싱제(22)가 노즐(23)로부터 들어오는 과정에서, 폴리우레탄 발포층 등으로 구성되고, 폴리싱 회전선반(27:polishing turn table)상에 장착된 폴리싱패드(24:polishing pad)에 하중으로 상대적 속도를 부여하여, 단지 웨이퍼의 전면에 대해 화학적 기계적 폴리싱을 실시한다.
또한, 도9에 도시된 진공 흡착식 폴리싱 장치(30)을 이용한 편면 폴리싱 방법에 있어서, 왁스를 사용하지 않고, 웨이퍼(W)의 배면을 진공 흡착식 회전 고정 부재(31:vacuum sucking type rotatable holding)에 고정하고, 상기와 같은 방식으로 단지 웨이퍼(W)의 전면만을 기계적 화학적 폴리싱을 한다.
또한, 왁스를 사용하지 않고 연질 수지로 웨이퍼의 배면을 고정하는 방법도 있다. 상기 방법을 포함한 방법 중 어떤 것도 본 발명에서 사용될 수 있고, 편면 폴리싱 방법은 상기 방법에 한정되지 않는다.
세척단계에서는, 암모니아수와 과산화수소수를 주성분으로 하는 SC-1, 염산과 과산화수소수를 주성분으로 하는 SC-2 등을 이용하여 세척처리를 실시하여, 상기 편면 폴리싱로부터 얻은 웨이퍼의 표면에 부착된 폴리싱제 등을 제거하고 그 웨이퍼의 전면과 배면의 청결도를 향상시킨다.
(실험3)
본 발명의 공정Ⅰ(표면 연마/편면 폴리싱법)에 의해 얻어진 최종제품의 평탄도를 측정하였다. 그리고 그 결과를 종래 제조방법에 의해 얻어진 평탄도와 비교하여 도7에 도시하였다.
종래 제조방법으로는 공정Ⅲ(래핑/편면 폴리싱법)과 공정Ⅳ(표면 연마/양면 폴리싱법)이 있다.
정전용량식 두께계측기(electrostatic capacitance type thickness gage: ADE사에서 제조한 U/G9700)으로 웨이퍼의 평탄도를 측정하여 SBIRmax(Site Back-side Ideal Range: SEMI규격M1등으로 표준화된 치, 셀크기 25 x 25)과 SFQR(Site Front-side Least-square Range)의 값으로 평가하였다.
공정Ⅲ으로 얻어진 평탄도가 SBIRmax로 0.44㎛, SFQR로 0.23㎛의 수준이었던 반면에, 공정Ⅰ에 의해 얻어진 평탄도는 SBIRmax로 0.19㎛, SFQR로 0.12㎛이었다. 이와 같이 평탄도는 탁월하게 향상되었다.
도7에 도시된 평탄도의 값은 공정Ⅲ에 의해 얻어진 평탄도를 1로 하여 상대적인 값으로 표현하였다. 이 결과는 본 발명의 표면 연마/편면 폴리싱법으로 얻어진 평탄도가 종래 방법으로 얻어진 평탄도보다 훨씬 더 우수하였다는 것을 보여준다.
상기 설명한 바와 같이, 공정Ⅰ 또는 공정Ⅱ의 단계에 따라 웨이퍼소재를 가공하여, 원하는 고평탄도, 고광택도의 전면 및 저광택도의 배면을 갖는 반도체 웨이퍼가 되도록 할 수 있다.
본 발명은 상기 설명한 바에 한정되지 않는다. 상기 실시형태는 단지 예에 불과하며, 첨부된 특허청구범위에 기재된 바와 실질적으로 동일한 구조를 갖고, 유사한 작용과 잇점이 제공되는 것은 본 발명의 범위에 포함된다.
예를 들어, 상기 설명한 본 발명의 실시형태에서는 직경 200㎜(8인치)인 실리콘 웨이퍼을 가공한 반면에, 본 발명은 250㎜(10인치)에서 400㎜(16인치)또는 그 이상의 직경을 갖는, 최근 사용되는 웨이퍼에 적용될 수 있다.
본 발명의 공정단계는 도1과 2에서 설명한 바를 참고로 하여 예시되었지만, 본 발명은 상기 설명한 바에 한정되지 않는다. 이 단계들에, 열처리 단계, 세척 단계 등을 더 추가할 수 있거나, 어떤 단계의 생략 또한 가능하다.

Claims (6)

  1. 적어도, 표면 연마 수단으로 웨이퍼의 양면을 평탄화하는 단계; 에칭처리로 가공변질층을 제거하는 단계; 및 이어 상기 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는 공정으로 얻어지며, 상기 웨이퍼의 배면이 20-80% 범위 내의 광택도를 갖는
    반도체 웨이퍼.
  2. 적어도, 반도체 잉곳을 슬라이싱하여 웨이퍼를 절단하는 단계; 그 웨이퍼의 전면과 배면 모두를 동시에 연마하는 단계; 이어 그 전면과 배면을 상이한 조건 하에서 개별적으로 연마하기 위한 표면 연마 수단으로 상기 웨이퍼를 평탄화하는 단계; 평탄도를 유지하면서 에칭 처리로 가공변질층을 제거하는 단계; 및 이어 상기 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는
    반도체 웨이퍼 제조방법.
  3. 적어도, 반도체 잉곳을 슬라이싱하여 절단하는 단계; 그 웨이퍼의 전면과 배면 모두를 동시에 연마하는 단계; 이어 상기 전면과 배면을 동시에 연마하기 위한 조건과 상이한 조건 하에서 그 전면만을 연마하기 위한 표면 연마 수단으로 상기 웨이퍼를 평탄화하는 단계; 평탄도를 유지하면서 에칭 처리로 가공변질층을 제거하는 단계; 및 이어 상기 웨이퍼를 편면 폴리싱 처리하는 단계를 포함하는
    반도체 웨이퍼 제조방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 연마 수단으로는
    상기 웨이퍼의 전면과 배면을 동시에 연마할 수 있는 양두 연마 장치(double head grinding apparatus), 및
    상기 웨이퍼의 전면과 배면을 상이한 조건으로 연마할 수 있는 표면 연마 장치(surface grinding apparatus)가 사용하는
    반도체 웨이퍼 제조방법.
  5. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 웨이퍼의 양면을 표면 연마하기 전에 챔퍼링하는
    반도체 웨이퍼 제조방법.
  6. 제 2항 내지 제 5항 중 어느 한 항에 있어서,
    상기 웨이퍼의 에칭 처리는 에칭용액으로서 알카리 용액을 사용하는 습식 에칭을 하는
    반도체 웨이퍼 제조방법.
KR1020007007477A 1998-11-06 1999-11-01 반도체 웨이퍼 및 그 제조방법 KR20010033902A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31629098A JP3664593B2 (ja) 1998-11-06 1998-11-06 半導体ウエーハおよびその製造方法
JP10-316290 1998-11-06
PCT/JP1999/006075 WO2000028583A1 (fr) 1998-11-06 1999-11-01 Plaquette de semi-conducteur et procede de production correspondant

Publications (1)

Publication Number Publication Date
KR20010033902A true KR20010033902A (ko) 2001-04-25

Family

ID=18075472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007477A KR20010033902A (ko) 1998-11-06 1999-11-01 반도체 웨이퍼 및 그 제조방법

Country Status (6)

Country Link
US (1) US6491836B1 (ko)
EP (1) EP1049145A1 (ko)
JP (1) JP3664593B2 (ko)
KR (1) KR20010033902A (ko)
TW (1) TW440946B (ko)
WO (1) WO2000028583A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032932B1 (ko) * 2008-09-03 2011-05-06 실트로닉 아게 반도체 웨이퍼 연마법
KR20130080321A (ko) * 2012-01-04 2013-07-12 주식회사 엘지실트론 실리콘 웨이퍼 제조 방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001157959A (ja) * 1999-11-30 2001-06-12 Tokyo Seimitsu Co Ltd 平面加工装置
US20020004358A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Cluster tool systems and methods to eliminate wafer waviness during grinding
WO2002001616A1 (fr) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Procede de traitement d'une plaquette de semi-conducteur et plaquette de semi-conducteur
EP1261020A4 (en) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk PROCESS FOR PRODUCING PLATELETS, POLISHING APPARATUS AND PLATELET
KR20020034475A (ko) * 2000-11-02 2002-05-09 이 창 세 반도체급 웨이퍼 제조방법
JP2004520705A (ja) 2000-11-21 2004-07-08 エムイーエムシー・エレクトロニック・マテリアルズ・ソシエタ・ペル・アチオニ 半導体ウエハ、研磨装置及び方法
WO2002049802A1 (fr) * 2000-12-21 2002-06-27 Nikon Corporation Dispositif et procede de polissage, et procede et dispositif pour produire un dispositif a semiconducteurs
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US6712673B2 (en) 2001-10-04 2004-03-30 Memc Electronic Materials, Inc. Polishing apparatus, polishing head and method
TW536752B (en) * 2001-11-26 2003-06-11 Chung Shan Inst Of Science Compensation type CMP method and apparatus
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
CN1610069A (zh) * 2003-05-15 2005-04-27 硅电子股份公司 抛光半导体晶片的方法
JP4978877B2 (ja) * 2004-06-10 2012-07-18 信越半導体株式会社 発光素子の製造方法及び発光素子
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102005046726B4 (de) 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
JP4921761B2 (ja) * 2005-09-30 2012-04-25 東京電波株式会社 酸化亜鉛単結晶基板の製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5090728B2 (ja) * 2006-12-28 2012-12-05 直江津電子工業株式会社 熱処理炉の評価方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102007030958B4 (de) 2007-07-04 2014-09-11 Siltronic Ag Verfahren zum Schleifen von Halbleiterscheiben
TWI479583B (zh) * 2008-04-04 2015-04-01 Nanda Technologies Gmbh 光學檢驗的系統與方法
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP5578409B2 (ja) * 2009-12-15 2014-08-27 株式会社Ｓｕｍｃｏ 半導体ウェーハ製造方法
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8712575B2 (en) * 2010-03-26 2014-04-29 Memc Electronic Materials, Inc. Hydrostatic pad pressure modulation in a simultaneous double side wafer grinder
JP2011219322A (ja) * 2010-04-12 2011-11-04 Sumitomo Electric Ind Ltd 炭化珪素基板
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
WO2014129304A1 (ja) * 2013-02-19 2014-08-28 株式会社Sumco 半導体ウェーハの加工方法
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
JP2022044159A (ja) * 2020-09-07 2022-03-17 株式会社ディスコ 原始ウエーハの加工方法
EP4047635A1 (de) 2021-02-18 2022-08-24 Siltronic AG Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial
JP2022160934A (ja) 2021-04-07 2022-10-20 信越半導体株式会社 ウェーハの加工方法及びウェーハ
CN113529087B (zh) * 2021-07-13 2022-11-22 长鑫存储技术有限公司 金属工件表面光泽度的控制方法及金属薄膜的制备方法
CN114334717A (zh) * 2021-11-19 2022-04-12 杭州中欣晶圆半导体股份有限公司 通过高温退火方式调控硅片背面光泽度的控制系统及方法
KR20240110049A (ko) * 2021-11-29 2024-07-12 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템
CN114883187B (zh) * 2022-07-12 2022-09-06 成都功成半导体有限公司 一种碳化硅晶圆背面制程加工工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JPH1131670A (ja) * 1997-07-10 1999-02-02 Sumitomo Metal Ind Ltd 半導体基板の製造方法
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032932B1 (ko) * 2008-09-03 2011-05-06 실트로닉 아게 반도체 웨이퍼 연마법
KR20130080321A (ko) * 2012-01-04 2013-07-12 주식회사 엘지실트론 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
JP2000150431A (ja) 2000-05-30
EP1049145A1 (en) 2000-11-02
TW440946B (en) 2001-06-16
WO2000028583A1 (fr) 2000-05-18
JP3664593B2 (ja) 2005-06-29
US6491836B1 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JP4093793B2 (ja) 半導体ウエーハの製造方法及びウエーハ
EP1808887B1 (en) Production method of semiconductor wafer
EP1755156B1 (en) Process for producing silicon wafers
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
US9293318B2 (en) Semiconductor wafer manufacturing method
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP3328193B2 (ja) 半導体ウエーハの製造方法
WO2000036637A1 (en) Method of processing semiconductor wafers to build in back surface damage
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2005158798A (ja) 半導体ウェーハの両面研磨方法、半導体ウェーハ及びキャリアプレート
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPH08274050A (ja) 半導体ウェハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid