DE102006020823B4 - Verfahren zur Herstellung einer polierten Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer polierten Halbleiterscheibe Download PDF

Info

Publication number
DE102006020823B4
DE102006020823B4 DE102006020823A DE102006020823A DE102006020823B4 DE 102006020823 B4 DE102006020823 B4 DE 102006020823B4 DE 102006020823 A DE102006020823 A DE 102006020823A DE 102006020823 A DE102006020823 A DE 102006020823A DE 102006020823 B4 DE102006020823 B4 DE 102006020823B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
processing steps
polish
etching step
gaseous etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006020823A
Other languages
English (en)
Other versions
DE102006020823A1 (de
Inventor
Maximilian Dipl.-Chem.Dr. Stadler
Günter Schwab
Diego Dr. Feijóo
Karlheinz Langsdorf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102006020823A priority Critical patent/DE102006020823B4/de
Priority to CNB2007101021768A priority patent/CN100521096C/zh
Priority to TW096115256A priority patent/TWI344177B/zh
Priority to SG200703156-0A priority patent/SG136931A1/en
Priority to KR1020070043239A priority patent/KR100841669B1/ko
Priority to US11/744,231 priority patent/US7829467B2/en
Priority to JP2007122452A priority patent/JP4532521B2/ja
Publication of DE102006020823A1 publication Critical patent/DE102006020823A1/de
Application granted granted Critical
Publication of DE102006020823B4 publication Critical patent/DE102006020823B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe, wobei die Halbleiterscheibe von einem Kristall abgetrennt und einer Reihe von Bearbeitungsschritten unterzogen wird, bei denen Material von einer Vorder- und einer Rückseite der Halbleiterscheibe abgetragen wird, umfassend folgende Bearbeitungsschritte:
einen mechanischen Bearbeitungsschritt, einen Ätzschritt, bei dem die Halbleiterscheibe oxidiert und 0,1 bis 4 μm an Material von der Vorderseite der Halbleiterscheibe mit Hilfe eines gasförmigen Ätzmittels, das Fluorwasserstoff enthält, bei einer Temperatur von 30 bis 70°C abgetragen wird, und einen Polierschritt, bei dem die Vorderseite der Halbleiterscheibe poliert wird, wobei Bearbeitungsschritte, bei denen die Vorderseite der Halbleiterscheibe poliert wird, in der Summe einen Materialabtrag verursachen, der nicht mehr als 5 μm beträgt.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer polierten Halbleiterscheibe, wobei die Halbleiterscheibe von einem Kristall abgetrennt und einer Reihe von Bearbeitungsschritten unterzogen wird.
  • Die Herstellung von polierten Halbleiterscheiben erfordert nach dem Abtrennen der Halbleiterscheiben von einem Kristall, beispielsweise einem Kristall aus Silizium, eine Reihe von Bearbeitungsschritten, die man nach ihrem Zweck grob in zwei Gruppen einteilen kann: formgebende Bearbeitungsschritte („wafering"-Schritte) und glättende Bearbeitungsschritte. Die formgebenden Bearbeitungsschritte zielen insbesondere darauf ab, den Halbleiterscheiben eine Form zu geben, die sich durch eine verrundete Kante und sich planparallel gegenüberliegende Seiten auszeichnet. Mindestens eine der Seiten, üblicherweise die Vorderseite, wird im weiteren Verlauf des Verfahrens in einen polierten Zustand gebracht, in dem sie eine nur noch geringfügige Rauigkeit aufweist und sich daher ausgezeichnet als Substrat zur Herstellung von elektronischen Schaltkreisen eignet. Zu den formgebenden Bearbeitungsschritten gehören neben dem Verrunden der Kante der Halbleiterscheibe insbesondere das Läppen und das Schleifen der Seiten. Die beiden zuletzt genannten mechanischen Bearbeitungsschritte können gemeinsam zur Anwendung kommen, Läppen gefolgt von Schleifen, oder in der Weise, dass nur einer der beiden Bearbeitungsschritte ausgeführt wird. Das Schleifen einer Seite kann unterteilt sein in Grob- und Feinschleifschritte. Beim Grobschleifen wird mit Material gröber und schneller abgetragen, und es bleiben eine höhere Rauigkeit und eine tiefer in das Kristallgitter reichende Beschädigung („damage"). Beim Feinschleifen verhält es sich umgekehrt. Weiterhin kann das Schleifen auf eine Seite der Halbleiterscheibe beschränkt sein oder beide Seiten der Halbleiterscheibe umfassen. Sind beide Seiten zu schleifen, so kann dies nacheinander oder in einem Schritt durchgeführt werden. Die am Ende der formgebenden Bearbeitungsschritte erzielte Scheibengeometrie, die ein Maß für die erreichte Form ist und beispielsweise durch die Dickenvariation oder die globale Ebenheit angegeben wird, kann in der Regel durch nachfolgende, die Seiten glättende Bearbeitungsschritte nicht mehr gesteigert werden. Es besteht eher das Problem, dass die nach der Formgebung erreichte Geometrie durch nachfolgende Bearbeitungsschritte verschlechtert wird.
  • Da im Zuge der formgebenden Bearbeitungsschritte oberflächennahe Bereiche der Halbleiterscheibe beschädigt werden, zielen die sich anschließenden, glättenden Bearbeitungsschritte auch darauf ab, die beschädigten Bereiche zu entfernen. Zu diesen Bearbeitungsschritten gehören insbesondere Ätz- und Polierschritte.
  • In der DE 102 10 023 A1 sind Einzelheiten zu solchen Ätz- und Polierschritten näher ausgeführt.
  • Beim Ätzen lässt man ein flüssiges Ätzmittel auf die Halbleiterscheibe einwirken, beispielsweise indem man die Halbleiterscheibe in das Ätzmittel eintaucht und gegebenenfalls vom Ätzmittel umströmen lässt. Flüssige Ätzmittel mit alkalischem pH, die beispielsweise KOH enthalten, sind bekannt dafür, die nach den formgebenden Bearbeitungsschritten erreichte Geometrie der Halbleiterscheibe kaum zu beeinträchtigen. Sie haben aber den Nachteil, einen Anstieg der Rauhigkeit der Oberfläche zu bewirken. Außerdem bilden sie häufig eine Quelle für Kontaminationen der Halbleiterscheibe durch Metallspuren. Flüssige Ätzmittel mit einem pH im Saueren, beispielsweise solche, die ein Gemisch von HF und HNO3 enthalten, zeigen diesen Nachteil nicht, sind jedoch weniger leistungsfähig als alkalische Ätzmittel, was den Erhalt der Geometrie betrifft. Es wurde deshalb auch schon vorgeschlagen, alkalisch und sauer reagierende Ätzmittel nacheinander einzusetzen, wobei deren jeweilige Vorteile kombiniert werden und deren jeweilige Nachteile in einem geringeren Maß zum Tragen kommen.
  • In der US2004/0020513 A1 ist ein Verfahren zum Dünnen einer Halbleiterscheibe mittels Gasphasenätze beschrieben, bei dem HF in gasförmigem Zustand, in der Regel als Dampf, auf die Halbleiterscheibe einwirkt und auf der Halbleiterscheibe vorhandenes Oxid unter Bildung von Wasser, und SiF4 auflöst. Um das Oxid zu bilden, ist ein Oxidationsmittel wie O3 notwendig, das man auf die mit HF zu bearbeitende Oberfläche der Halbleiterscheibe zunächst einwirken lässt. Zeitlich kann der Ablauf auch so gestaltet werden, dass das HF und das Oxidationsmittel gleichzeitig einwirken. Ein besonderer Vorteil der Gasphasenätze besteht darin, dass der Ätzmittelverbrauch wesentlich geringer ist, als bei der Verwendung von flüssigen Ätzmitteln und eine nach dem Ätzen mit einem flüssigen Ätzmittel erfolgende Reinigung der Halbleiterscheibe weniger intensiv sein muss oder ganz entfallen kann.
  • In der DE 10 2004 062 355 A1 ist ebenfalls der Einsatz eines gasförmigen Ätzmittels beschrieben.
  • Die Anforderungen hinsichtlich der Defektfreiheit und Ebenheit, die die Hersteller von elektronischen Schaltkreisen insbesondere an die Vorderseite einer Halbleiterscheibe stellen, sind viel zu anspruchsvoll, um ausschließlich mit Hilfe von Ätzschritten erfüllt werden zu können. Es ist vielmehr notwendig, mindestens auch einen Polierschritt auszuführen, mit dem beschädigte Kristallbereiche entfernt werden und die Rauhigkeit mindestens der Vorderseite reduziert wird. Als besonders zweckmäßig gelten eine beide Seiten der Halbleiterscheibe erfassende Abtragspolitur („stock polishing") mit einem Materialabtrag von ungefähr mindestens 10 μm je Scheibenseite, an die sich eine auf die Vorderseite beschränkte Glanzpolitur („mirror polishing") mit einem Materialabtrag von weniger als 1 μm anschließt. Die Abtragspolitur beider Seiten kann als gleichzeitig erfolgende Doppelseitenpolitur erfolgen oder zwei nacheinander ausgeführte Einseitenpolierschritte umfassen. Der vorteilhaften Wirkung der Politur stehen als Nachteile gegenüber, dass die Politur einen vergleichsweise teueren Bearbeitungsschritt darstellt, der hochwertige Poliermittel und Poliertücher verbraucht, und dass die Abtragspolitur die durch die formgebenden Bearbeitungsschritte erreichte Geometrie der Halbleiterscheibe ungünstig verändert. Darüber hinaus können im Poliermittel enthaltene Metallspuren auf und in die Halbleiterscheibe gelangen, wobei dieser Effekt auch von der Dauer der Politur abhängt.
  • Angesichts der vielfältigen Erfordernisse, die Hersteller von polierten Halbleiterscheiben erfüllen müssen und der teilweise gegenläufigen Wirkungen der ihnen zur Verfügung stehenden Bearbeitungsschritte, bestand die Aufgabe der Erfindung darin, einen Verfahrensablauf zu finden, der den Erfordernissen an die Qualität der Halbleiterscheibe in vollem Umfang gerecht wird und gleichzeitig wirtschaftlich ist.
  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe, wobei die Halbleiterscheibe von einem Kristall abgetrennt und einer Reihe von Bearbeitungsschritten unterzogen wird, bei denen Material von einer Vorder- und einer Rückseite der Halbleiterscheibe abgetragen wird, umfassend folgende Bearbeitungsschritte:
    einen mechanischen Bearbeitungsschritt, einen Ätzschritt, bei dem die Halbleiterscheibe oxidiert und 0,1 bis 4 μm an Material von der Vorderseite der Halbleiterscheibe mit Hilfe eines gasförmigen Ätzmittels, das Fluorwasserstoff enthält, bei einer Temperatur von 30 bis 70°C abgetragen wird, und einen Polierschritt, bei dem die Vorderseite der Halbleiterscheibe poliert wird, wobei Bearbeitungsschritte, bei denen die Vorderseite der Halbleiterscheibe poliert wird, in der Summe einen Materialabtrag verursachen, der nicht mehr als 5 μm beträgt.
  • Das Verfahren umfasst eine Gasphasenätze von zumindest der Vorderseite als einen Bearbeitungsschritt, der zum Glätten der bearbeiteten Seite der Halbleiterscheibe eingesetzt wird. Die glättende Wirkung ist bereits festzustellen, nachdem eine geringfügige Menge an Material entfernt worden ist. Die Integration der Gasphasenätze in die Kette der glättenden Bearbeitungsschritte, insbesondere als ein der Abtragspolitur vorangestellter Bearbeitungsschritt, ermöglicht eine deutliche Reduktion des Gesamtabtrags von einer Seite der Halbleiterscheibe ohne Qualitätsverlust. Der reduzierte Gesamtabtrag kommt insbesondere dadurch zustande, dass die Abtragspolitur derartig verkürzt werden kann, dass insgesamt, also die Glanzpolitur eingeschlossen, nicht mehr als 5 μm Material, besonders bevorzugt nicht mehr als 2,5 μm Material von einer Seite der Halbleiterscheibe poliert werden müssen. Je nach Anforderungen an die Ebenheit der Seite der Halbleiterscheibe kann auf die Abtragspolitur sogar vollkommen verzichtet werden. Der Einsatz der Gasphasenätze zum Zwecke des Glättens ermöglicht also, dass die geschilderten, mit der Abtragspolitur einhergehenden Probleme größtenteils vermieden werden, ohne dass dafür andere Nachteile in Kauf genommen werden müssten.
  • Die Gasphasenätze findet vorzugsweise in einer feuchten Umgebung, also in Gegenwart von zugeführtem Wasser statt. Beispielsweise wird Wasser auf die zu bearbeitende Seite der Halbleiterscheibe gesprüht, bevor mit der Gasphasenätze begonnen wird. Alternativ können das Oxidationsmittel oder das gasförmige Ätzmittel oder beide mit Wasser angereichert werden, beispielsweise indem diese Stoffe durch Wasser geleitet werden, bevor sie zur Halbleiterscheibe gelangen. Das Oxidationsmittel, das vorzugsweise O3 ist, wird vor dem oder zusammen mit dem gasförmigen Ätzmittel zur zu bearbeitenden Seite der Halbleiterscheibe geführt. Anstelle reinen Wassers kann auch ozonhaltiges Wasser der zu bearbeitenden Seite der Halbleiterscheibe zugeführt werden. Das gasförmig zugeführte Ätzmittel kann außer HF einen oder mehrere weitere Stoffe enthalten, beispielsweise ein Trägergas wie N2, Wasserdampf oder O3. Es können auch Additive wie Isopropanol hinzugefügt werden, die die Benetzung der Scheibenoberfläche verstärken. Die Gasphasenätze der Halbleiterscheibe erfolgt vorzugsweise in Form einer Einzelscheibenbearbeitung, während derer die Vorderseite oder die Vorder- und die Rückseite der Halbleiterscheibe gleichzeitig geätzt werden. Ein dafür geeigneter Reaktor ist beispielsweise in der bereits zitierten US2004/0020513 A1 beschrieben. Es können aber auch mehrere Halbleiterscheiben gleichzeitig der Gasphasenätze unterzogen werden, wobei wiederum die Wahl zwischen einer einseitigen und einer zweiseitigen Bearbeitung besteht.
  • Die Gasphasenätze wird bei einer Temperatur von 30 bis 70°C durchgeführt, wobei zumindest die Halbleiterscheibe, das zugeführte Ätzmittel oder das zugeführte Wasser auf diese Tempe ratur gebracht werden. Ausgewählt ist dieser Temperaturbereich, weil bei darunter liegenden Temperaturen die Glättung der bearbeiteten Seite zu langsam erfolgt und bei darüber liegenden Temperaturen keine glättende Wirkung zustande kommt, sondern die Rauigkeit der bearbeiteten Seite ansteigt. Besonders bevorzugt ist eine Temperatur im Bereich von 40°C.
  • Die Gasphasenätze umfasst vorzugsweise mehrere Teilschritte, an deren Anfang und Ende, dies ist ebenfalls bevorzugt, ein kurzer Spülschritt stehen kann, bei dem die bearbeitete Seite der Halbleiterscheibe mit Wasser gespült wird. Ein solcher Teilschritt, der vorzugsweise 1 bis 20 besonders bevorzugt 5 bis 10 mal wiederholt wird, besteht beispielsweise darin, die zu bearbeitende Seite der Halbleiterscheibe mit Wasser zu besprühen, gasförmiges Ätzmittel, das HF und O3 enthält, der zu bearbeitenden Seite der Halbleiterscheibe zuzuführen und diese Seite nach Ablauf einer bestimmten Einwirkzeit mit Wasser zu spülen. Was die Zuführung von Wasser, HF und Oxidationsmittel betrifft, können natürlich stattdessen auch die oben genannten Alternativen zur Anwendung kommen.
  • Die Erfindung zielt darauf ab, mit der Gasphasenätze die damit bearbeitete Scheibenseite soweit zu glätten, dass der Materialabtrag minimal wird, der durch den Einsatz anderer glättender Bearbeitungsschritte benötigt wird, um eine Zielgeometrie der Halbleiterscheibe und eine Zielebenheit der bearbeiteten Seiten der Halbleiterscheibe zu erreichen. Dieses Ziel ist als erreicht anzusehen, wenn ein Gesamtabtrag aller Bearbeitungsschritte mit Ausnahme der zur Anwendung kommenden mechanischen Bearbeitungsschritte nicht mehr als 25 μm auf einer Scheibenseite beträgt, und der davon auf die Abtragspolitur entfallende Materialabtrag nicht mehr als 5 μm beträgt. Der auf die Gasphasenätze entfallende Anteil am Gesamtmaterialabtrag, hängt von der Rauigkeit ab, die die zu bearbeitende Seite der Halbleiterscheibe vor der Gasphasenätze aufweist. Beispielsweise erfordert eine nach einem Läppschritt erfolgende Gasphasenätze einen höheren Materialabtrag, um eine bestimmte Glättung zu bewirken, als eine nach einem Feinschleifen erfolgende Gasphasenätze. Der mit der Gasphasenätze einer Seite der Halbleiterscheibe bewirkte Materialabtrag beträgt vorzugsweise 0,1 bis 4 μm, besonders bevorzugt 1 bis 2 μm. Eine Dünnung der Halbleiterscheibe, wie sie in US2004/0020513 A1 verstanden wird, kommt hierbei nicht zustande.
  • Der beim Ätzen in flüssiger Phase bewirkte Materialabtrag beträgt vorzugsweise 2 bis 50 μm, besonders bevorzugt 5 bis 15 μm. Es können flüssige Ätzmittel mit alkalischem oder saurem pH verwendet werden. Besonders bevorzugt sind flüssige Ätzmittel mit einem pH im Sauren, die ein Gemisch von HF und HNO3 enthalten und alkalisch reagierende Ätzmittel, die KOH enthalten. Gleichermaßen bevorzugt ist auch ein kombinierter Einsatz solcher Ätzmittel, insbesondere in der Reihenfolge, dass zunächst mit dem alkalisch reagierenden Ätzmittel geätzt wird, wobei vorzugsweise 1 bis 4 μm, besonders bevorzugt 2 bis 3 μm Material abgetragen wird, und dass anschließend, gegebenenfalls nach einem Zwischenspülschritt mit Wasser, mit dem sauer reagierenden Ätzmittel geätzt wird, wobei 10 bis 15 μm Material abgetragen wird
  • Der mit der Abtragspolitur erzielte Materialabtrag von nicht mehr als 5 μm beträgt vorzugsweise 0 μm bis 5 μm, besonders bevorzugt 3 μm bis 5 μm und wird, dies ist ebenfalls bevorzugt, durch eine Doppelseitenpolitur erreicht, bei der beide Seiten der Halbleiterscheibe gleichzeitig poliert werden. Schließlich folgt noch eine abschließende Glanzpolitur, bei der die Seite der Halbleiterscheibe, die die Grundlage für die Herstellung von elektronischen Schaltkreisen bilden soll, in der Regel die Vorderseite, poliert wird. Der Materialabtrag der Glanzpolitur beträgt weniger als 1 μm, vorzugsweise 0,05 μm bis 1 μm, besonders bevorzugt 0,1 μm bis 0,3 μm.
  • Sofern man die formgebenden Bearbeitungsschritte, die nach dem Abtrennen der Halbleiterscheibe von einem Kristall erfolgen, einbezieht, sind solche Sequenzen von Bearbeitungsschritten besonders bevorzugt, die mindestens einen Läppschritt oder mindestens einen Grobschleifschritt umfassen, bei dem beide Seiten der Halbleiterscheibe gleichzeitig geschliffen werden, oder auch solche, die eine Kombination von einem Läppschritt und einem solchen Grobschleifschritt umfassen. Darüber hinaus sind diese Folgen von Bearbeitungsschritten besonders bevorzugt:
    • a) ein Ätzschritt in flüssiger Phase, gefolgt von einer Gasphasenätze von mindestens der Vorderseite, ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
    • b) ein Feinschleifschritt der Vorderseite oder beider Seiten der Halbleiterscheibe, gefolgt von Bearbeitungsschritten gemäß der Aufzählung a).
    • c) ein Ätzschritt in flüssiger Phase, gefolgt von einem Feinschleifschritt der Vorderseite oder beider Seiten der Halbleiterscheibe, gefolgt von einer Gasphasenätze von mindestens der Vorderseite, ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
    • d) ein Feinschleifschritt der Vorderseite oder beider Seiten der Halbleiterscheibe, gefolgt von einer Gasphasenätze von mindestens der Vorderseite, ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
    • e) ein Feinschleifschritt der Vorderseite oder beider Seiten der Halbleiterscheibe, gefolgt von einer Gasphasenätze von mindestens der Vorderseite, ausgeführt in einer vorstehend be schriebenen Weise, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
    • f) eine Gasphasenätze von mindestens der Vorderseite ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
    • g) eine Gasphasenätze von mindestens der Vorderseite ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einem Ätzschritt in flüssiger Phase, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
  • Gemäß einer nicht von der vorliegenden Erfindung umfassten Sequenz von Bearbeitungsschritten wird auf eine Gasphasenätze der Vorderseite verzichtet und die Gasphasenätze nur zur Glättung der Rückseite eingesetzt, während die Vorderseite in einer üblichen Weise bearbeitet wird. Eine solche Sequenz umfasst beispielsweise einen Ätzschritt in flüssiger Phase mit einem Ätzmittel mit alkalischem pH, gefolgt von einer Gasphasenätze der Substratrückseite, ausgeführt in einer vorstehend beschriebenen Weise, gefolgt von einer Doppelseitenpolitur, ausgeführt als Abtragspolitur mit einem vorstehend beschriebenen Materialabtrag, gefolgt von einer Glanzpolitur der Vorderseite mit einem vorstehend beschriebenen Materialabtrag.
  • Zusätzlich zu den erwähnten Bearbeitungsschritten können weitere Behandlungsschritte in den erfindungsgemäßen Verfahrensablauf integriert sein, die keinen Materialabtrag von den Seiten der Halbleiterscheibe bewirken, beispielsweise Spül- und Reinigungsschritte, Kantenverrundungs- und Kantenpoliturschritte, das Anbringen von Lasermarkierungen und Trocknungsbehandlungen. Eine auf diese Weise hergestellte, polierte Halbleiterscheibe kann direkt als Substrat für elektronische Schaltkreise verwendet werden oder zu Schichtsubstraten wie SOI-Substraten (silicon an insulator substrates), Substraten mit epitaktisch abgeschiedener Schicht (epi layer) oder mit gespannter Schicht (strained silicon layer) weiterverarbeitet werden.
  • Beispiel 1:
  • Geläppte Halbleiterscheiben aus Silizium mit einem Durchmesser von 300 mm und einer Rauigkeit Ra der Seiten von 0,23 μm (gemessen mit einem Tastmessgerät, Perthometer, des Herstellers Hommel) wurden mit Bearbeitungsschritten gemäß der oben stehenden Folge a) bearbeitet. Der Ätzschritt in flüssiger Phase erfolgte mit einem Ätzmittel mit einem pH im Sauren und führte auf der geätzten Seite zu einem Materialabtrag von 10 μm. Mit der folgenden Gasphasenätze wurden von der geätzten Vorderseite 2 μm an Material entfernt und durch die abschließende Politur insgesamt weitere 5 μm von dieser Seite abgetragen. In 1 ist die Veränderung der Rauigkeit Ra der Vorderseite der Halbleiterscheiben in Folge der Bearbeitungsschritte graphisch dargestellt.
  • Beispiel 2:
  • Halbleiterscheiben aus Silizium mit einem Durchmesser von 300 mm und feingeschliffenen Seiten wurden gemäß der oben stehenden Folge c) geätzt und poliert. In 2 ist die RMS Rauigkeit, gemessen mit einem Chapman MP 2000/1 Profiler, nach dem Feinschleifen und nach dem Gasphasenätzen bei verschiedenen Materialabträgen graphisch dargestellt. Dank einer bereits niedrigen Rauigkeit nach dem Feinschleifen (275 Å RMS bei 250 μm Filter) bewirkte ein Materialabtrag von 1 μm durch Gasphasenätze eine Glättung (175 Å RMS bei 250 μm Filter), die durch eine Erhöhung des Materialabtrags durch Gasphasenätze nicht weiter gesteigert werden konnte.

Claims (14)

  1. Verfahren zur Herstellung einer Halbleiterscheibe, wobei die Halbleiterscheibe von einem Kristall abgetrennt und einer Reihe von Bearbeitungsschritten unterzogen wird, bei denen Material von einer Vorder- und einer Rückseite der Halbleiterscheibe abgetragen wird, umfassend folgende Bearbeitungsschritte: einen mechanischen Bearbeitungsschritt, einen Ätzschritt, bei dem die Halbleiterscheibe oxidiert und 0,1 bis 4 μm an Material von der Vorderseite der Halbleiterscheibe mit Hilfe eines gasförmigen Ätzmittels, das Fluorwasserstoff enthält, bei einer Temperatur von 30 bis 70°C abgetragen wird, und einen Polierschritt, bei dem die Vorderseite der Halbleiterscheibe poliert wird, wobei Bearbeitungsschritte, bei denen die Vorderseite der Halbleiterscheibe poliert wird, in der Summe einen Materialabtrag verursachen, der nicht mehr als 5 μm beträgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bearbeitungsschritte der Vorderseite der Halbleiterscheibe mit Ausnahme der mechanischen Bearbeitungsschritte, einen Materialabtrag von der Vorderseite der Halbleiterscheibe verursachen, der in der Summe nicht mehr als 25 μm beträgt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bearbeitungsschritte der Rückseite der Halbleiterscheibe mit Ausnahme der mechanischen Bearbeitungsschritte, einen Materialabtrag von der Rückseite der Halbleiterscheibe verursachen, der in der Summe nicht mehr als 25 μm beträgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das gasförmige Ätzmittel ein Oxidationsmittel enthält.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das gasförmige Ätzmittel Isopropanol enthält.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das gasförmige Ätzmittel Wasser enthält.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: einen Ätzschritt in flüssiger Phase, den Ätzschritt mit dem gasförmigen Ätzmittel, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: einen Feinschleifschritt der Vorderseite oder der Vorder- und der Rückseite der Halbleiterscheibe, einen Ätzschritt in flüssiger Phase, den Ätzschritt mit dem gasförmigen Ätzmittel, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: einen Ätzschritt in flüssiger Phase, einen Feinschleifschritt der Vorderseite oder der Vorder- und der Rückseite der Halbleiterscheibe, den Ätzschritt mit dem gasförmigen Ätzmittel, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  10. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: einen Feinschleifschritt der Vorderseite oder der Vorder- und der Rückseite der Halbleiterscheibe, den Ätzschritt mit dem gasförmigen Ätzmittel, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  11. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: einen Feinschleifschritt der Vorderseite oder der Vorder- und der Rückseite der Halbleiterscheibe, den Ätzschritt mit dem gasförmigen Ätzmittel und eine Glanzpolitur der Vorderseite.
  12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: den Ätzschritt mit dem gasförmigen Ätzmittel, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  13. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Bearbeitungsschritte die Schrittfolge umfassen: den Ätzschritt mit dem gasförmigen Ätzmittel, einen Ätzschritt in flüssiger Phase, eine als Abtragspolitur ausgeführte Doppelseitenpolitur und eine Glanzpolitur der Vorderseite.
  14. Verfahren nach einem der Ansprüche 1 bis 13, gekennzeichnet durch einen Ätzschritt, bei dem Material von der Rückseite der Halbleiterscheibe mit Hilfe des gasförmigen Ätzmittels abgetragen wird.
DE102006020823A 2006-05-04 2006-05-04 Verfahren zur Herstellung einer polierten Halbleiterscheibe Expired - Fee Related DE102006020823B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102006020823A DE102006020823B4 (de) 2006-05-04 2006-05-04 Verfahren zur Herstellung einer polierten Halbleiterscheibe
CNB2007101021768A CN100521096C (zh) 2006-05-04 2007-04-29 制备抛光的半导体的方法
TW096115256A TWI344177B (en) 2006-05-04 2007-04-30 Verfahren zur herstellung einer polierten halbleiterscheibe
SG200703156-0A SG136931A1 (en) 2006-05-04 2007-05-02 Method for producing a polished semiconductor
KR1020070043239A KR100841669B1 (ko) 2006-05-04 2007-05-03 연마된 반도체의 제조 방법
US11/744,231 US7829467B2 (en) 2006-05-04 2007-05-04 Method for producing a polished semiconductor
JP2007122452A JP4532521B2 (ja) 2006-05-04 2007-05-07 研磨した半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006020823A DE102006020823B4 (de) 2006-05-04 2006-05-04 Verfahren zur Herstellung einer polierten Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102006020823A1 DE102006020823A1 (de) 2007-11-08
DE102006020823B4 true DE102006020823B4 (de) 2008-04-03

Family

ID=38564844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006020823A Expired - Fee Related DE102006020823B4 (de) 2006-05-04 2006-05-04 Verfahren zur Herstellung einer polierten Halbleiterscheibe

Country Status (7)

Country Link
US (1) US7829467B2 (de)
JP (1) JP4532521B2 (de)
KR (1) KR100841669B1 (de)
CN (1) CN100521096C (de)
DE (1) DE102006020823B4 (de)
SG (1) SG136931A1 (de)
TW (1) TWI344177B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
KR20100084563A (ko) * 2007-12-21 2010-07-26 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP4582149B2 (ja) * 2008-01-10 2010-11-17 信越半導体株式会社 単結晶製造装置
TWI501308B (zh) * 2008-10-03 2015-09-21 Sumco Techxiv Corp 半導體晶圓的洗淨方法及半導體晶圓
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051008B4 (de) 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
KR20150086466A (ko) * 2012-08-17 2015-07-28 실리시움 에너지, 인크. 열전 디바이스 형성 시스템 및 형성 방법
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
KR20170026323A (ko) 2014-03-25 2017-03-08 실리시움 에너지, 인크. 열전 디바이스들 및 시스템들
CN105632918A (zh) * 2014-10-30 2016-06-01 中国科学院微电子研究所 一种FinFet器件源漏外延前自然氧化层的去除方法
WO2017192738A1 (en) 2016-05-03 2017-11-09 Matrix Industries, Inc. Thermoelectric devices and systems
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
DE102019216267A1 (de) 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN112967922A (zh) * 2019-12-12 2021-06-15 有研半导体材料有限公司 一种12英寸硅抛光片加工的工艺方法
FI3940124T3 (fi) 2020-07-14 2024-04-03 Siltronic Ag Kidekappale yksikiteisestä piistä

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
US20040020513A1 (en) * 1997-05-09 2004-02-05 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
DE102004062355A1 (de) * 2004-12-23 2006-07-06 Siltronic Ag Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3023854B2 (ja) * 1990-10-09 2000-03-21 富士通株式会社 シリコン半導体基板の平坦化方法
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
EP0759634A1 (de) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI-Scheibe und Verfahren zu ihrer Herstellung
JP3055471B2 (ja) * 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
KR100237829B1 (ko) * 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
JP3292101B2 (ja) * 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
EP1019955A1 (de) * 1997-08-21 2000-07-19 MEMC Electronic Materials, Inc. Verfahren zur verarbeitung von halbleiterwafern
US5948699A (en) * 1997-11-21 1999-09-07 Sibond, L.L.C. Wafer backing insert for free mount semiconductor polishing apparatus and process
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP2000021862A (ja) * 1998-07-06 2000-01-21 Shin Etsu Handotai Co Ltd 基板表面の処理方法及び珪素半導体単結晶基板
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
JP3943869B2 (ja) 2000-06-29 2007-07-11 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
US7510664B2 (en) * 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2002329690A (ja) * 2001-04-27 2002-11-15 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040020513A1 (en) * 1997-05-09 2004-02-05 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
DE102004062355A1 (de) * 2004-12-23 2006-07-06 Siltronic Ag Verfahren zum Behandeln einer Halbleiterscheibe mit einem gasförmigen Medium sowie damit behandelte Halbleiterscheibe

Also Published As

Publication number Publication date
KR20070108070A (ko) 2007-11-08
JP4532521B2 (ja) 2010-08-25
DE102006020823A1 (de) 2007-11-08
CN100521096C (zh) 2009-07-29
US20070259531A1 (en) 2007-11-08
CN101068002A (zh) 2007-11-07
TWI344177B (en) 2011-06-21
TW200746286A (en) 2007-12-16
US7829467B2 (en) 2010-11-09
SG136931A1 (en) 2007-11-29
KR100841669B1 (ko) 2008-06-27
JP2007300127A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE69627613T2 (de) Verfahren zur Rückgewinnung von Substraten
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE102005005196B4 (de) Verfahren zur Herstellung eines Bauteils aus Quarzglas für den Einsatz in der Halbleiterfertigung und nach dem Verfahren erhaltenes Bauteil
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE112014006377T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE69839136T2 (de) Verfahren zum Polieren unterschiedlicher leitender Schichten in einer halbleitende Anordnung
DE112015003941T5 (de) Verfahren zum Polieren eines Silicium-Wafers
DE112010003900T5 (de) Lösung zum Ätzen von Silizium und Ätz-Verfahren
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE102006022089A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102010040441A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE112015005348T5 (de) Siliziumkarbid-Substrat, Verfahren zur Herstellung desselben und Verfahren zur Hersteliung einer Siliziumkarbid-Halbleitervorrichtung
DE112018007133T5 (de) Waferproduktionsverfahren
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
EP1146551A1 (de) Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112017007968T5 (de) Doppelseitiges polierverfahren für einen siliziumwafer
EP0884772B1 (de) Verfahren zum Ätzen von Halbleiterscheiben
DE19829863B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018000935T5 (de) Verfahren zur Herstellung eines Wafers
DE102008044646B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112013001393T5 (de) Verfahren zum Dünnen der aktiven Siliziumschicht eines Substrats vom Typ "Silizium-auf-lsolator" (SOI))
DE112018004122T5 (de) Verfahren zum Bewerten von Siliziumwafern und Verfahren zum Herstellen von Siliziumwafern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202