DE102013218880A1 - Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe Download PDF

Info

Publication number
DE102013218880A1
DE102013218880A1 DE102013218880.3A DE102013218880A DE102013218880A1 DE 102013218880 A1 DE102013218880 A1 DE 102013218880A1 DE 102013218880 A DE102013218880 A DE 102013218880A DE 102013218880 A1 DE102013218880 A1 DE 102013218880A1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
polishing agent
sub
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013218880.3A
Other languages
English (en)
Inventor
Alexander Heilmaier
Leszek Mistur
Klaus Röttger
Makoto Tabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102013218880.3A priority Critical patent/DE102013218880A1/de
Priority to KR1020130136927A priority patent/KR20140064635A/ko
Priority to SG2013084256A priority patent/SG2013084256A/en
Priority to TW102141860A priority patent/TW201421561A/zh
Priority to CN201310585234.2A priority patent/CN103839798A/zh
Priority to US14/083,486 priority patent/US20140141613A1/en
Priority to JP2013238822A priority patent/JP2014103398A/ja
Publication of DE102013218880A1 publication Critical patent/DE102013218880A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe in Gegenwart von Poliermittel und unter Bewirken eines Materialabtrags von der Vorderseite und der Rückseite der Substratscheibe, das aufgeteilt ist in einen ersten und einen zweiten Teilschritt, wobei die Geschwindigkeit des Materialabtrags im ersten Teilschritt höher ist als im zweiten Teilschritt, und wobei im ersten Teilschritt eine erste Poliermittel-Suspension und im zweiten Teilschritt eine zweite Poliermittel-Suspension als Poliermittel verwendet wird, und sich die zweite Poliermittel-Suspension von der ersten Poliermittel-Suspension mindestens darin unterscheidet, dass die zweite Poliermittel-Suspension ein polymeres Additiv enthält.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe.
  • Das gleichzeitige Polieren beider Seitenflächen einer Substratscheibe wird auch Doppelseiten-Politur genannt und nachfolgend mit DSP abgekürzt.
  • Halbleiterscheiben, insbesondere Halbleiterscheiben aus einkristallinem Silizium, werden aus Kristallen geschnitten und einer Reihe von Bearbeitungsschritten unterzogen, zu denen häufig auch mindestens eine DSP gehört. Bevor die DSP angewendet wird, durchläuft die Halbleiterscheibe eine vorbereitende Bearbeitung, die insbesondere Reinigungsschritte, formgebende und die Oberfläche verbessernde Schritte umfassen kann. Zu solchen Schritten gehören beispielsweise das Läppen und/oder Schleifen der Seitenflächen, das Ätzen der Halbleiterscheibe und das Verrunden und Polieren der Kante der Halbleiterscheibe. Eine Halbleiterscheibe, die zur DSP vorgesehen ist und eine solche vorbereitende Bearbeitung erhalten hat, wird nachfolgend als Substratscheibe bezeichnet.
  • Ziel der DSP ist üblicherweise, die Halbleiterscheibe in einen Zustand mit polierter Vorderseite und Rückseite zu versetzen, wobei beide Seitenflächen möglichst eben und möglichst parallel zueinander liegen sollen. Von einen Randabfall („edge roll off“) wird gesprochen, wenn die Dicke der polierten Halbleiterscheibe in einem Bereich unmittelbar vor der verrundeten und polierten Kante der Halbleiterscheibe deutlich abnimmt. Parameter, die die Geometrie des Randabfalls quantitativ beschreiben, sind insbesondere ESFQR und ZDD. Nach einer Politur mittels DSP ist häufig ein Randabfall zu beobachten, der sich durch ESFQR- und ZDD-Werte ausdrückt, deren Beträge vergleichsweise groß sind.
  • In der US 2011/0130073 A1 ist beschrieben, dass es Vorteile hat, die DSP einer Halbleiterscheibe in zwei Teilschritte zu untergliedern und im ersten Teilschritt eine Poliermittel-Suspension zu verwenden, die einen vergleichsweise hohen Materialabtrag erzeugt und im zweiten Teilschritt zu einer Poliermittel-Suspension zu wechseln, die einen vergleichsweise niedrigen Materialabtrag erzeugt. Diese Vorgehensweise verkürzt die Dauer der DSP, ohne die Ebenheit und Oberflächen-Rauheit der Halbleiterscheibe zu beeinflussen.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren aufzuzeigen, mit dem über diese Vorteile hinaus auch ein geringerer Randabfall nach erfolgter DSP erreicht werden kann.
  • Gelöst wird die Aufgabe durch ein Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe in Gegenwart von Poliermittel und unter Bewirken eines Materialabtrags von der Vorderseite und der Rückseite der Substratscheibe, das aufgeteilt ist in einen ersten und einen zweiten Teilschritt, wobei die Geschwindigkeit des Materialabtrags im ersten Teilschritt höher ist als im zweiten Teilschritt, dadurch gekennzeichnet, dass im ersten Teilschritt eine erste Poliermittel-Suspension und im zweiten Teilschritt eine zweite Poliermittel-Suspension als Poliermittel verwendet wird, und sich die zweite Poliermittel-Suspension von der ersten Poliermittel-Suspension mindestens darin unterscheidet, dass die zweite Poliermittel-Suspension ein polymeres Additiv enthält.
  • Die erste und die zweite Poliermittel-Suspension können sich nicht nur in Bezug auf das Vorhandensein des polymeren Additivs unterscheiden, sondern auch hinsichtlich anderer Komponenten. Hinsichtlich übereinstimmender Komponenten können Unterschiede in der Konzentration bestehen. Chemische und physikalische Eigenschaften wie pH können gleich oder unterschiedlich sein.
  • Der erste und der zweite Teilschritt werden unmittelbar aufeinanderfolgend und ohne einen Wechsel der Poliermaschine durchgeführt.
  • Die Poliermaschine umfasst zwei Polierteller, die jeweils mit Poliertüchern bedeckt sind und über mindestens eine Läuferscheibe („carrier“) verfügt, die zwischen den Poliertellern angeordnet ist und eine Aussparung aufweist, in die die Substratscheibe zum Polieren gelegt wird. Geeignete Poliermaschinen werden auf dem Markt angeboten.
  • Die Geschwindigkeit des Materialabtrags ist im ersten Teilschritt vorzugsweise nicht weniger als 0,4 µm/min und nicht mehr als 1,0 µm/min und im zweiten Teilschritt vorzugsweise nicht weniger als 0,15 µm/min und nicht mehr als 0,5 µm/min.
  • Der Materialabtrag pro Seitenfläche beträgt im ersten Teilschritt vorzugsweise nicht weniger als 4 µm und nicht mehr als 15 µm und im zweiten Teilschritt vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 2 µm.
  • Es wird vorzugsweise ein Materialabtrag herbeigeführt, der dazu führt, dass nach Durchführung des erfindungsgemäßen Verfahrens die Differenz zwischen der gemittelten Dicke der polierten Halbleiterscheibe und der gemittelten Dicke der Läuferscheibe negativ oder positiv ist.
  • Während des ersten und des zweiten Teilschritts kann mit demselben Polierdruck oder mit unterschiedlichem Polierdrücken poliert werden.
  • Im Unterschied zum ersten Teilschritt enthält die im zweiten Teilschritt verwendete zweite Poliermittel-Suspension ein polymeres Additiv. Als polymeres Additiv kommen vorzugsweise eine oder mehrere Verbindungen in Betracht, die in der US 2011/0217845 A1 als nichtionisches aktives Agens oder als wasserlösliches Polymer namentlich genannt sind.
  • Die Konzentration des polymeren Additivs in der zweiten Poliermittel-Suspension beträgt vorzugsweise nicht weniger als 0,001 Gew.-% und nicht mehr als 0,1 Gew.-%.
  • Das polymere Additiv kann am Ende des ersten Teilschritts zur zugeführten ersten Poliermittel-Suspension gemischt werden, wodurch die zweite Poliermittel-Suspension entsteht und der zweite Teilschritt beginnt. Der zweite Teilschritt kann alternativ dadurch eingeleitet werden, dass eine Poliermittel-Suspension, die das polymere Additiv enthält, als Ersatz für die erste Poliermittel-Suspension zugeführt wird.
  • Die erste und die zweite Poliermittel-Suspension enthalten mindestens einen abrasiven Wirkstoff, vorzugsweise kolloidal verteiltes Siliziumdioxid. Die Konzentration des abrasiven Wirkstoffs kann übereinstimmen oder verschieden sein.
  • Die erste und die zweite Poliermittel-Suspension haben vorzugsweise einen pH von nicht weniger als 10 und nicht mehr als 13 und enthalten mindestens eine der folgenden alkalischen Verbindungen: Natriumcarbonat, Kaliumcarbonat, Natriumhydroxid, Kaliumhydroxid, Ammoniumhydroxid und Tetramethylammoniumhydroxid. Konzentration und Art der alkalischen Verbindung können gleich oder unterschiedlich sein.
  • Die zu polierende Substratscheibe ist vorzugsweise eine Halbleiterscheibe, die im Wesentlichen aus einkristallinem Silizium besteht. Nach erfindungsgemäßer DSP einer solchen Substratscheibe beträgt die Randgeometrie der polierten Halbleiterscheibe, ausgedrückt als der ESFQRmax, vorzugsweise nicht mehr als 40 nm. ESFQRmax ist der ESFQR desjenigen Randfelds der Halbleiterscheibe, in dem der größte Randabfall gemessen wird.
  • Die Substratscheibe hat vorzugsweise einen Durchmesser von mindestens 200 mm, besonders bevorzugt einen Durchmesser von 300 mm oder 450 mm.
  • Die erfindungsgemäß polierte Halbleiterscheibe kann mindestens einer weiteren Politur unterzogen werden, vorzugsweise einer einseitig erfolgenden Politur der Vorderseite. Die Vorderseite ist diejenige Seitenfläche, die als Grundlage zum Aufbau elektronischer Bauelemente vorgesehen ist.
  • Zur vorliegenden Patentanmeldung gehören drei Zeichnungen 1 bis 3.
  • 1 ist ein Diagramm, in dem der Polierdruck P über der Zeit t aufgetragen ist.
  • 2 zeigt die relative Dicke th einer erfindungsgemäß polierten Halbleiterscheibe B nach erfolgter DSP über den Durchmesser d der Halbleiterscheibe.
  • 3 zeigt die relative Dicke th einer nicht erfindungsgemäß polierten Halbleiterscheibe V nach erfolgter DSP über den Durchmesser d der Halbleiterscheibe.
  • Beispiel und Vergleichsbeispiel:
  • Substratscheiben aus einkristallinem Silizium mit einem Durchmesser von 300 mm wurden dem erfindungsgemäßen Verfahren unterzogen. Die Halbleiterscheiben wurden auf einer DSP-Maschine vom Typ Wolters AC2000 poliert. Der Polierdruck P wurde während der DSP, wie in 1 gezeigt, geändert. Nach einer Startphase mit ansteigendem Polierdruck wurde die Substratscheibe zusammen mit weiteren Substratscheiben bei konstantem Polierdruck poliert. Anschließend wurde der Polierdruck zum Abbrechen der Politur abgesenkt. Die Phase mit konstantem Polierdruck war untergliedert in eine erste Phase I und in eine zweite Phase II. Während der ersten Phase I wurde ein Poliermittel mit den Eigenschaften der ersten Poliermittel-Suspension zugeführt. Während der zweiten Phase II wurde an Stelle des ersten Poliermittels ein Poliermittel mit den Eigenschaften der zweiten Poliermittel-Suspension zugeführt.
  • Zum Vergleich wurden gleichartige Substratscheiben in gleicher Weise poliert, mit Ausnahme der Untergliederung der Phase mit konstantem Polierdruck. Während dieser Phase kam nur die erste Poliermittel-Suspension zum Einsatz. Die folgende Tabelle zeigt typische Werte der Randgeometrie der polierten Halbleiterscheiben für eine erfindungsgemäß polierte Halbleiterscheibe B und eine nicht-erfindungsgemäß polierte Halbleiterscheibe V. Tabelle:
    ESFQRmax [µm] ZDD bei Radius = 148 mm [nm/mm2]
    B 0,035 –10
    V 0,045 –12
  • Die Beträge des größten gemessenen Randabfalls (ESFQRmax) und der zweiten Ableitung des Randabfalls (ZDD) sind bei der erfindungsgemäß polierten Halbleiterscheibe deutlich kleiner.
  • Den Vorteil des erfindungsgemäßen Verfahrens zeigt auch ein Vergleich von 2 und 3. Die relative Dicke th im Randbereich ändert sich bei einer erfindungsgemäß polierten Halbleiterscheibe B wesentlich geringfügiger als bei einer nicht-erfindungsgemäß polierten Halbleiterscheibe V.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0130073 A1 [0005]
    • US 2011/0217845 A1 [0015]

Claims (4)

  1. Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe in Gegenwart von Poliermittel und unter Bewirken eines Materialabtrags von der Vorderseite und der Rückseite der Substratscheibe, das aufgeteilt ist in einen ersten und einen zweiten Teilschritt, wobei die Geschwindigkeit des Materialabtrags im ersten Teilschritt höher ist als im zweiten Teilschritt, dadurch gekennzeichnet, dass im ersten Teilschritt eine erste Poliermittel-Suspension und im zweiten Teilschritt eine zweite Poliermittel-Suspension als Poliermittel verwendet wird, und sich die zweite Poliermittel-Suspension von der ersten Poliermittel-Suspension mindestens darin unterscheidet, dass die zweite Poliermittel-Suspension ein polymeres Additiv enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Geschwindigkeit des Materialabtrags im ersten Teilschritt nicht weniger als 0,4 µm/min und nicht mehr als 1,0 µm/min und im zweiten Teilschritt nicht weniger als 0,15 µm/min und nicht mehr als 0,5 µm/min ist.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Materialabtrag pro Seitenfläche im ersten Teilschritt nicht weniger als 4 µm und nicht mehr als 15 µm und im zweiten Teilschritt nicht weniger als 0,5 µm und nicht mehr als 2,0 µm ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Randabfall der polierten Halbleiterscheibe, ausgedrückt als ESFQRmax, nicht mehr als 40 nm beträgt.
DE102013218880.3A 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe Withdrawn DE102013218880A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102013218880.3A DE102013218880A1 (de) 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
KR1020130136927A KR20140064635A (ko) 2012-11-20 2013-11-12 기판 웨이퍼의 전면 및 후면에 대한 동시 폴리싱을 포함하는 반도체 웨이퍼 폴리싱 방법
SG2013084256A SG2013084256A (en) 2012-11-20 2013-11-14 Process for polishing a semiconductor wafer, comprising the simultaneous polishing of a front side and of a reverse side of a substrate wafer
TW102141860A TW201421561A (zh) 2012-11-20 2013-11-18 包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法
CN201310585234.2A CN103839798A (zh) 2012-11-20 2013-11-19 包括同时抛光衬底晶片的正面和反面的抛光半导体晶片的方法
US14/083,486 US20140141613A1 (en) 2012-11-20 2013-11-19 Process for polishing a semiconductor wafer, comprising the simultaneous polishing of a front side and of a reverse side of a substrate wafer
JP2013238822A JP2014103398A (ja) 2012-11-20 2013-11-19 半導体ウェハを研磨するためのプロセス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012221217 2012-11-20
DE102012221217.5 2012-11-20
DE102013218880.3A DE102013218880A1 (de) 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe

Publications (1)

Publication Number Publication Date
DE102013218880A1 true DE102013218880A1 (de) 2014-05-22

Family

ID=50625764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013218880.3A Withdrawn DE102013218880A1 (de) 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe

Country Status (7)

Country Link
US (1) US20140141613A1 (de)
JP (1) JP2014103398A (de)
KR (1) KR20140064635A (de)
CN (1) CN103839798A (de)
DE (1) DE102013218880A1 (de)
SG (1) SG2013084256A (de)
TW (1) TW201421561A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP6377656B2 (ja) 2016-02-29 2018-08-22 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
KR20180122318A (ko) * 2016-03-01 2018-11-12 가부시키가이샤 후지미인코퍼레이티드 실리콘 기판의 연마 방법 및 연마용 조성물 세트
US10679842B2 (en) 2017-04-28 2020-06-09 Jx Nippon Mining & Metals Corporation Semiconductor wafer, and method for polishing semiconductor wafer
CN117020927A (zh) 2017-07-21 2023-11-10 福吉米株式会社 基板的研磨方法及研磨用组合物套组
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP2023167038A (ja) * 2022-05-11 2023-11-24 信越半導体株式会社 両面研磨方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110130073A1 (en) 2008-07-31 2011-06-02 Shin-Etsu Handotai Co., Ltd. Wafer polishing method and double-side polishing apparatus
US20110217845A1 (en) 2010-03-02 2011-09-08 Fujimi, Inc. Polishing Composition and Polishing Method Using The Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE102005034119B3 (de) * 2005-07-21 2006-12-07 Siltronic Ag Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5168358B2 (ja) * 2008-10-01 2013-03-21 旭硝子株式会社 研磨液及び研磨方法
DE112011101518B4 (de) * 2010-04-30 2019-05-09 Sumco Corporation Verfahren zum Polieren von Siliziumwafern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110130073A1 (en) 2008-07-31 2011-06-02 Shin-Etsu Handotai Co., Ltd. Wafer polishing method and double-side polishing apparatus
US20110217845A1 (en) 2010-03-02 2011-09-08 Fujimi, Inc. Polishing Composition and Polishing Method Using The Same

Also Published As

Publication number Publication date
JP2014103398A (ja) 2014-06-05
TW201421561A (zh) 2014-06-01
US20140141613A1 (en) 2014-05-22
SG2013084256A (en) 2014-06-27
CN103839798A (zh) 2014-06-04
KR20140064635A (ko) 2014-05-28

Similar Documents

Publication Publication Date Title
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE112014006377B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE112014000276B4 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE112015005458B4 (de) Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren
DE112015003941T5 (de) Verfahren zum Polieren eines Silicium-Wafers
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112015003214B4 (de) Endpolierverfahren eines Siliziumwafers
DE102013201663A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112011102252T5 (de) Verfahren zum Polieren von Siliziumwafern
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE102008045534A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112008000396T5 (de) Endpolierverfahren für Einkristall-Siliziumwafer und Einkristall-Siliziumwafer
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE112018007133T5 (de) Waferproduktionsverfahren
DE112016004787T5 (de) Halbleiter-Wafer-Prozessierungsverfahren
DE102005012446B4 (de) Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE112018003106T5 (de) Polierverfahren
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112017007968T5 (de) Doppelseitiges polierverfahren für einen siliziumwafer
DE112014001031T5 (de) Halterungsbaugruppe und Verfahren zur Herstellung derselben
DE102009052744A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE19847191C2 (de) ITO-Zerstäubungs-Target und sein Reinigungsverfahren
DE112010004635B4 (de) Wafer-Polierverfahren
DE112018000935T5 (de) Verfahren zur Herstellung eines Wafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee