TW201421561A - 包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法 - Google Patents

包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法 Download PDF

Info

Publication number
TW201421561A
TW201421561A TW102141860A TW102141860A TW201421561A TW 201421561 A TW201421561 A TW 201421561A TW 102141860 A TW102141860 A TW 102141860A TW 102141860 A TW102141860 A TW 102141860A TW 201421561 A TW201421561 A TW 201421561A
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
polishing slurry
wafer
front side
Prior art date
Application number
TW102141860A
Other languages
English (en)
Inventor
Alexander Heilmaier
Leszek Mistur
Klaus Roettger
Makoto Tabata
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201421561A publication Critical patent/TW201421561A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一種用於拋光半導體晶圓的方法,包含在拋光介質的存在下同時拋光一基材晶圓的正面及反面,以實現從該基材晶圓的正面及反面去除材料,該方法分為一第一步驟及一第二步驟,在該第一步驟中的材料去除速度高於在該第二步驟中的材料去除速度,其中一第一拋光漿液被用作第一步驟中的拋光介質,以及一第二拋光漿液被用作第二步驟中的拋光介質,並且該第二拋光漿液與該第一拋光漿液的區別至少在於該第二拋光漿液包含一聚合物添加劑。

Description

包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法
本發明提供一種用於拋光半導體晶圓的方法,包含同時拋光基材晶圓的正面(front side)及反面(reverse side)。
基材晶圓的兩個側面的同時拋光也被稱為雙面拋光,下文簡稱為DSP。
從晶體切割半導體晶圓,尤其由單晶矽製成的半導體晶圓,並且被導入一系列處理步驟,該處理步驟經常也包括至少一次DSP。在採用DSP之前,半導體晶圓通過預備處理操作,其尤其可以包含清潔步驟、成形步驟以及表面改善步驟。該等步驟包括例如側面的研光(lapping)及/或研磨(grinding)、半導體晶圓的蝕刻以及半導體晶圓的邊緣的磨圓與拋光。意圖用於DSP並已接受該預備處理的半導體晶圓在下文中被稱為基材晶圓。
DSP的目標通常為將半導體晶圓轉變為具有經拋光的正面及反面的狀態,其意圖在於使二個側面具有最大平坦度, 並且最大程度地與彼此平行。「邊緣下降(edge roll-off)」是指經拋光的半導體晶圓的厚度在幾乎為半導體晶圓的經磨圓及經拋光邊緣的前方區域中顯著降低時的情況。具體而言,以定量術語描述邊緣下降的幾何形狀的參數是ESFQR以及ZDD。在利用DSP的拋光之後,可以經常觀察到邊緣下降,其由相對大量級(magnitude)的ESFQR及ZDD值表示。
US 2011/0130073 A1表明,將半導體晶圓的DSP分為二個步驟係有益處的,在第一步驟中使用產生相對高的材料去除的拋光漿液,並且在第二步驟中切換為產生相對低的材料去除的拋光漿液。該方法可縮短DSP的持續時間,而不影響半導體晶圓的平坦度及表面粗糙度。
本發明的目的是描述一種方法,藉由該方法可以在完成DSP時亦可實現較低的邊緣下降,其優於並高於該等益處。
可藉由一種用於拋光半導體晶圓的方法實現該目的,該方法包含在拋光介質的存在下同時拋光一基材晶圓的正面及反面,以實現從該基材晶圓的正面及反面去除材料,該方法分為一第一步驟及一第二步驟,在該第一步驟中的材料去除速度高於在該第二步驟中的材料去除速度,其中一第一拋光漿液被用作第一步驟中的拋光介質,以及一第二拋光漿液被用作第二步驟中的拋光介質,並且該第二拋光漿液與該第一拋光漿液的區別至少在於該第二拋光漿液包含一聚合物添加劑。
第一拋光漿液及第二拋光漿液的區別可能不僅與聚合物添加劑的存在有關,而且還與其他組分有關。關於匹配性組分(matching component),濃度上可存在差異。化學及物理性質,如pH可以相同或不同。
第一步驟及第二步驟直接連續地實施,不用更換拋光機。
拋光機包含二個各由拋光墊覆蓋之拋光板,並且包含至少一個載體,該載體佈置在拋光墊之間並具有凹陷,該凹陷中放置用於拋光的基材晶圓。合適的拋光機可在市場上購得。
材料的去除速度在第一步驟中較佳係不小於0.4微米/分鐘(μm/min)且不大於1.0微米/分鐘,並且在第二步驟中較佳係不小於0.15微米/分鐘且不大於0.5微米/分鐘。
每單位側面面積的材料去除在第一步驟中較佳係不小於4微米且不大於15微米,並且在第二步驟較佳係不小於0.5微米且不大於2微米。
較佳地,材料去除所產生的效果在於,在實施根據本發明的方法之後,經拋光的半導體晶圓的平均厚度與載體的平均厚度之間的差值為負或正。
在第一步驟及第二步驟期間,可以用相同的拋光壓力或不同的拋光壓力來進行拋光。
與第一步驟相比,第二步驟中所使用的第二拋光漿液係包含一聚合物添加劑。可用的聚合物添加劑較佳係包含一種 或多種化合物,該等化合物在US 2011/0217845 A1中作為非離子物活性劑或水溶性聚合物而被提及其名稱。
實例為以下化合物之一種或多種:聚氧乙烯、聚乙二醇、聚氧丙烯、聚氧丁烯、聚氧乙烯-聚氧丙烯甘醇(polyoxypropylene glycol)、聚氧乙烯-聚氧丁烯甘醇以及水溶性纖維素衍生物。
在第二拋光漿液中的聚合物添加劑的濃度較佳係不小於0.001重量%且不大於0.1重量%。
可以藉由供應一包含聚合物添加劑的拋光漿液作為第一拋光漿液的替代物而開始第二步驟。或者,經供應的第二拋光漿液包含第一拋光漿液以及聚合物添加劑的混合物。
第一拋光漿液以及第二拋光漿液係包含至少一種磨料活性成分,較佳為膠體分散的二氧化矽。磨料活性成分的濃度可以相同或不同。
第一拋光漿液以及第二拋光漿液較佳係具有不小於10且不大於13的pH,並且包含以下鹼性化合物之至少一種:碳酸鈉、碳酸鉀、氫氧化鈉、氫氧化鉀、氫氧化銨以及四甲基氫氧化銨。鹼性化合物的濃度與性質(nature)可以相同或不同。
待拋光的基材晶圓較佳為一本質上由單晶矽組成的半導體晶圓。在基材晶圓根據本發明進行DSP之後,以ESFQRmax表示的經拋光的半導體晶圓的邊緣幾何形狀,較佳係不大於40奈米。ESFQRmax為半導體晶圓的邊緣段的ESFQR,其中測量最高的 邊緣下降。
基材晶圓較佳具有至少200毫米的直徑,更佳為300毫米或450毫米的直徑。
對根據本發明經拋光的半導體晶圓可以經受至少一個另外的拋光操作,較佳為正面的單側拋光。正面是意圖作為用於形成電子元件的基材的側面。
I‧‧‧第一階段
II‧‧‧第二階段
B‧‧‧根據本發明的經拋光的半導體晶圓
d‧‧‧直徑
P‧‧‧拋光壓力
t‧‧‧時間
th‧‧‧相對厚度
V‧‧‧未根據本發明的經拋光的半導體晶圓
本專利申請包括3個附圖,第1圖至第3圖。
第1圖為拋光壓力P對時間t繪製的圖。
第2圖顯示在完成DSP之後根據本發明的經拋光的半導體晶圓B的相對厚度th對半導體晶圓的直徑d。
第3圖顯示在完成DSP之後未根據本發明的經拋光的半導體晶圓V的相對厚度th對半導體晶圓的直徑d。
實施例和對比例:使直徑300毫米的單晶矽的基材晶圓經受根據本發明的方法。將半導體晶圓在沃爾特斯(Wolters)AC2000 DSP機上拋光。如第1圖所示,在DSP期間改變拋光壓力P。在拋光壓力升高的開始階段之後,以恆定的拋光壓力一起拋光基材晶圓與其他基材晶圓。隨後,降低拋光壓力至停止拋光。恆定拋光壓力下的階段細分為第一階段I以及第二階段II。在第一階段I期間,供應具有第一拋光漿液性質的拋光介質。在第二階段II期間,替換第一拋 光介質,供應具有第二拋光漿液性質的拋光介質。
為了對比,以相同方式拋光相等的基材晶圓,惟,除去對恆定拋光壓力下的階段的細分。在此階段期間,僅使用第一拋光漿液。
下表顯示了對根據本發明而進行拋光的半導體晶圓B以及未根據本發明而進行拋光的半導體晶圓V而言,經拋光的半導體晶圓邊緣的幾何形狀的典型值。
所測得的最高邊緣下降(ESFQRmax)以及邊緣下降曲線的二階導數(second derivative)(ZDD)的量級在根據本發明經拋光的半導體晶圓的情況下小得多。
藉由第2圖與第3圖之對比,也顯示出根據本發明的方法的益處。邊緣區域中的相對厚度th在根據本發明的經拋光的半導體晶圓B的情況中的變化遠小於未根據本發明的經拋光的半導體晶圓V的情況。
I‧‧‧第一階段
II‧‧‧第二階段
P‧‧‧拋光壓力
t‧‧‧時間

Claims (4)

  1. 一種用於拋光半導體晶圓的方法,包含在拋光介質的存在下同時拋光一基材晶圓的正面(front side)及反面(reverse side),以實現從該基材晶圓的正面及反面去除材料,該方法分為一第一步驟及一第二步驟,在該第一步驟中的材料去除速度高於在該第二步驟中的材料去除速度,其中一第一拋光漿液被用作第一步驟中的拋光介質,以及一第二拋光漿液被用作第二步驟中的拋光介質,並且該第二拋光漿液與該第一拋光漿液的區別至少在於該第二拋光漿液包含一聚合物添加劑。
  2. 如請求項1所述的方法,其中材料去除速度在該第一步驟中為不小於0.4微米/分鐘(μm/min)且不大於1.0微米/分鐘,並且在該第二步驟中為不小於0.15微米/分鐘且不大於0.5微米/分鐘。
  3. 如請求項1或2所述的方法,其中每單位側面面積的材料去除在該第一步驟中為不小於4微米且不大於15微米,並且在該第二步驟中為不小於0.5微米且不大於2.0微米。
  4. 如請求項1至3中任一項所述的方法,其中以ESFQRmax表示的經拋光之半導體晶圓的邊緣下降(edge roll-off)係不大於40奈米。
TW102141860A 2012-11-20 2013-11-18 包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法 TW201421561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012221217 2012-11-20
DE102013218880.3A DE102013218880A1 (de) 2012-11-20 2013-09-19 Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe

Publications (1)

Publication Number Publication Date
TW201421561A true TW201421561A (zh) 2014-06-01

Family

ID=50625764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141860A TW201421561A (zh) 2012-11-20 2013-11-18 包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法

Country Status (7)

Country Link
US (1) US20140141613A1 (zh)
JP (1) JP2014103398A (zh)
KR (1) KR20140064635A (zh)
CN (1) CN103839798A (zh)
DE (1) DE102013218880A1 (zh)
SG (1) SG2013084256A (zh)
TW (1) TW201421561A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692557B (zh) * 2018-01-11 2020-05-01 德商世創電子材料公司 具有磊晶層的半導體晶圓
TWI743090B (zh) * 2016-03-01 2021-10-21 日商福吉米股份有限公司 矽基板之研磨方法及研磨用組成物套組

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
JP6377656B2 (ja) 2016-02-29 2018-08-22 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
WO2018198718A1 (ja) 2017-04-28 2018-11-01 Jx金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
CN110914958B (zh) 2017-07-21 2023-08-11 福吉米株式会社 基板的研磨方法及研磨用组合物套组
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP2023167038A (ja) * 2022-05-11 2023-11-24 信越半導体株式会社 両面研磨方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE102005034119B3 (de) * 2005-07-21 2006-12-07 Siltronic Ag Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
CN102089121B (zh) * 2008-07-31 2015-04-08 信越半导体股份有限公司 芯片的研磨方法及双面研磨装置
WO2010038706A1 (ja) * 2008-10-01 2010-04-08 旭硝子株式会社 研磨液及び研磨方法
JP5492603B2 (ja) 2010-03-02 2014-05-14 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いた研磨方法
JP5656132B2 (ja) * 2010-04-30 2015-01-21 株式会社Sumco シリコンウェーハの研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743090B (zh) * 2016-03-01 2021-10-21 日商福吉米股份有限公司 矽基板之研磨方法及研磨用組成物套組
US11897081B2 (en) 2016-03-01 2024-02-13 Fujimi Incorporated Method for polishing silicon substrate and polishing composition set
TWI692557B (zh) * 2018-01-11 2020-05-01 德商世創電子材料公司 具有磊晶層的半導體晶圓

Also Published As

Publication number Publication date
JP2014103398A (ja) 2014-06-05
CN103839798A (zh) 2014-06-04
US20140141613A1 (en) 2014-05-22
SG2013084256A (en) 2014-06-27
DE102013218880A1 (de) 2014-05-22
KR20140064635A (ko) 2014-05-28

Similar Documents

Publication Publication Date Title
TW201421561A (zh) 包括同時對基材晶圓之正面及反面拋光之拋光半導體晶圓的方法
KR102144758B1 (ko) 연마 완료된 연마 대상물의 제조 방법 및 연마용 조성물 키트
EP2957613B1 (en) Polishing composition, method for producing polishing composition and method for producing polished article
US9991110B2 (en) Method for manufacturing semiconductor wafer
CN102190962B (zh) 抛光组合物及利用该组合物的抛光方法
TW514976B (en) Method for processing semiconductor wafer and semiconductor wafer
CN102528597B (zh) 一种大直径硅片制造工艺
KR101815502B1 (ko) 실리콘 웨이퍼의 연마 방법
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
US20090130960A1 (en) Method For Producing A Semiconductor Wafer With A Polished Edge
JP6228032B2 (ja) 半導体基板を連続的に製造する方法
CN107398780B (zh) 一种晶圆的双面抛光方法
US9748089B2 (en) Method for producing mirror-polished wafer
TW201101378A (en) Method for polishing the edge of a semiconductor wafer
JP2009302408A (ja) 半導体ウェーハの製造方法
KR101907229B1 (ko) 연마용 조성물 및 그것을 이용한 연마 방법
CN110291618A (zh) 硅晶片的抛光方法及硅晶片的制造方法
KR102287116B1 (ko) 실리콘 웨이퍼의 양면 연마 방법
TW201917186A (zh) 碳化矽晶片及其製造方法
CN110314896A (zh) 一种半导体衬底材料抛光方法
JP2015041643A (ja) ウェーハの両面研磨方法
TWI724117B (zh) 研磨用組成物套組、前研磨用組成物及矽晶圓之研磨方法
TW201921472A (zh) 半導體晶圓的製造方法
JP2016194003A (ja) 研磨物の製造方法
WO2018193758A1 (ja) ウェーハの両面研磨方法および両面研磨装置