DE102008045534A1 - Verfahren zum Polieren einer Halbleiterscheibe - Google Patents
Verfahren zum Polieren einer Halbleiterscheibe Download PDFInfo
- Publication number
- DE102008045534A1 DE102008045534A1 DE102008045534A DE102008045534A DE102008045534A1 DE 102008045534 A1 DE102008045534 A1 DE 102008045534A1 DE 102008045534 A DE102008045534 A DE 102008045534A DE 102008045534 A DE102008045534 A DE 102008045534A DE 102008045534 A1 DE102008045534 A1 DE 102008045534A1
- Authority
- DE
- Germany
- Prior art keywords
- cmp
- semiconductor wafer
- polishing
- material removal
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Abstract
Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, die eine Vorderseite und eine Rückseite aufweist. Das Verfahren umfasst das Polieren der Rückseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Rückseite höher ist, als in einem Randbereich der Rückseite; und das Polieren der Vorderseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Vorderseite niedriger ist, als in einem Randbereich der Vorderseite.
Description
- Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe mittels chemisch-mechanischer Politur (CMP).
- Die CMP ist eine Einseiten-Politur, die üblicherweise dazu verwendet wird, um die Rauhigkeit der Vorderseite einer Halbleiterscheibe zu reduzieren. Sie wird daher auch als Glanzpolitur (engl. „mirror polishing”) bezeichnet. Während der CMP wird die Halbleiterscheibe mit der zu polierenden Seite von einem sich drehenden Polierkopf gegen ein sich drehendes Poliertuch gedrückt und in Gegenwart eines zugeführten Poliermittels geglättet. Der beim Polieren bewirkte Materialabtrag hängt unter anderem vom Druck ab, mit dem die Halbleiterscheibe gegen das Poliertuch gedrückt wird. Es besteht auch die Möglichkeit den Polierdruck in verschiedenen Zonen unterschiedlich zu wählen, so das ein Materialabtrag bewirkt wird, der zu einem uneinheitlichen Profil führt, wenn der Materialabtrag entlang des Durchmessers der Halbleiterscheibe betrachtet wird. Druckzonen können beispielsweise mit Hilfe von Druckkammern oder Druckringen eingerichtet werden. Ein Polierkopf mit einem Träger (engl. „carrier”) der eine Unterteilung in Druckzonen ermöglicht, ist beispielsweise in der
US 5,916,016 beschrieben. Die CMP kann demzufolge auch dafür verwendet werden, die Geometrie der Halbleiterscheibe gezielt zu beeinflussen, also die Parameter der Halbleiterscheibe, die die lokale und globale Ebenheit beschreiben. - Neben der CMP spielt die DSP (engl. „double side polishing”) eine wichtige Rolle bei der Politur von Halbleiterscheiben. Bei der DSP werden in der Regel mehrere Halbleiterscheiben gleichzeitig poliert. Eine Halbleiterscheibe liegt während der DSP zwischen zwei mit Poliertuch versehenen Poliertellern in einer Aussparung einer Läuferscheibe und wird mit Hilfe eines zugeführten Poliermittels beidseitig poliert. Die DSP hat insbesondere die Aufgabe, Beschädigungen im Bereich der Oberfläche zu beseitigen, die nach einer formgebenden mechanischen Bearbeitung durch Läppen und/oder Schleifen der Halbleiterscheibe zurückgeblieben sind. Der Materialabtrag ist bei der DSP mit üblicherweise 10 bis 30 µm Gesamtabtrag deutlich höher, als der bei der CMP. Die DSP wird daher häufig auch als Abtragspolitur (engl. „stock removal polishing”) bezeichnet.
- Zur quantitativen Charakterisierung der Geometrie von Halbleiterscheiben stehen genormte Parameter zur Verfügung. Dies gilt auch für den Randbereich der Vorderseite der Halbleiterscheibe, wobei mit Vorderseite üblicherweise diejenige Seite einer Halbleiterscheibe gemeint ist, die als Grundlage für die Integration von elektronischen Bauelementen verwendet wird.
- Die Hersteller von elektronischen Bauelementen sind bestrebt, auch den Randbereich möglichst umfassend in die nutzbare Fläche FQA, (engl. „Fixed Quality Area”) einzubeziehen. Dementsprechend wird der spezifizierte erlaubte Randausschluss EE (engl. „Edge Exclusion”) immer kleiner. Anspruchsvolle Spezifikationen erlauben derzeit nur noch einen Randausschluss von 1 mm.
- Unebenheiten können durch den Parameter SFQR beschrieben werden. Der SFQR bezeichnet die lokale Ebenheit in einem Messfeld einer bestimmten Dimension, beispielsweise einer Fläche von 20 mm × 20 mm, und zwar in Form der maximalen Höhenabweichung der Vorderseite der Halbleiterscheibe im Messfeld zu einer durch Fehlerquadratminimierung gewonnenen Referenzfläche mit gleicher Dimension. Randfelder, die auch „partial sites” genannt werden, sind Messfelder im Randbereich, die nicht mehr vollständig Bestandteil der FQA sind, deren Zentrum jedoch noch in der FQA liegt. Der Parameter PSFQR bezeichnet die lokale Ebenheit in Randfeldern, ebenso wie der Parameter ESFQR. Letzterer beruht auf einer umfassenderen Metrik.
- Neben der lokalen Ebenheit muss immer auch die globale Ebenheit der Vorderseite der Halbleiterscheibe beachtet werden. Genormte Parameter zur Beschreibung der globalen Ebenheit sind der GBIR und der mit diesem Wert korrelierende SBIR. Beide Parameter drücken die maximale Höhenabweichung der Vorderseite bezogen auf eine als ideal eben angenommene Rückseite der Halbleiterscheibe aus und unterscheiden sich dadurch, dass im Fall des GBIR die FQA und im Fall des SBIR die auf ein Messfeld beschränkte Fläche zur Berechnung herangezogen wird.
- Definitionen der genannten Parameter und Beschreibungen von Verfahren zur Messung dieser Parameter sind in den einschlägigen SEMI-Standards enthalten, insbesondere in den Standards M1, M67 und M1530.
- Die Dicke einer mittels DSP polierten Halbleiterscheibe nimmt üblicherweise zum Rand hin deutlich ab. Dieser Randabfall (engl. „edge roll-off”) kann die globale Ebenheit und die lokale Ebenheit in Randfeldern beeinträchtigen. Es ist daher wünschenswert, den Randabfall möglichst auf den Bereich des Randausschlusses zu begrenzen.
- In der
US 2003/0022495 A1 - Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Polieren einer Halbleiterscheibe anzugeben, das zu einer deutlichen Verbesserung sowohl der globalen Ebenheit als auch der lokalen Ebenheit, insbesondere im Randbereich der Vorderseite der Halbleiterscheibe führt.
- Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, die eine Vorderseite und eine Rückseite aufweist, umfassend:
das Polieren der Rückseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Rückseite höher ist, als in einem Randbereich der Rückseite; und
das Polieren der Vorderseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Vorderseite niedriger ist, als in einem Randbereich der Vorderseite. - Die CMP der Rückseite, die so ausgeführt wird, dass im Zentrumsbereich mehr Material abgetragen wird, als im Randbereich, führt unmittelbar zu einer Verbesserung der Randgeometrie, insbesondere zu einer Verbesserung der Parameter PSFQR und ESFQR. Sie führt aber auch zu einer Verschlechterung der globalen Geometrie, insbesondere der Parameter GBIR und SBIR, weil wegen des ungleichmäßigen Materialabtrags der Dickenunterschied zwischen dem Zentrumsbereich und dem Randbereich der Halbleiterscheibe zunimmt. Die folgende CMP der Vorderseite, die so ausgeführt wird, dass im Zentrumsbereich weniger Material abgetragen wird, als im Randbereich, erreicht in erster Linie, dass die globale Geometrie wieder besser wird, ohne die Randgeometrie zu beinträchtigen. Im Ergebnis resultieren Verbesserungen bei sämtlichen Parametern, wie GBIR, SBIR, ESFQR und PSFQR. Die durch das Verfahren zu erreichende Verbesserung der Geometrie der Halbleiterscheibe gelingt auch dann, wenn ein Randausschluss von nur 1 mm gefordert ist.
- Der Zentrumsbereich umfasst das Zentrum der Halbleiterscheibe und eine Kreisfläche mit einem Radius, der mindestens 50% des Radius der Halbleiterscheibe beträgt. Der Randbereich erstreckt sich vom Rand der Halbleiterscheibe in Richtung zu deren Zentrum und hat eine Breite, die mindestens 5% des Radius der Halbleiterscheibe beträgt.
- Das Profil des Materialabtrags, das beim Polieren der Rückseite der Halbleitescheibe mittels CMP erzeugt wird, hat vorzugsweise einen Verlauf, der spiegelbildlich ist zum Verlauf des Profils des Materialabtrags, das beim Polieren der Vorderseite der Halbleiterscheibe mittels CMP erzeugt wird. Um dies zu erreichen ist es vorteilhaft, nach dem Polieren der Rückseite der Halbleiterscheibe mittels CMP ein Zielprofil zu ermitteln, das den Materialabtrag beschreibt, der beim Polieren der Vorderseite mittels CMP erzielt werden soll. Das Zielprofil wird ermittelt, indem nach der CMP der Rückseite die Höhenabweichung der Rückseite von einer Ebene entlang des Durchmessers der Halbleiterscheibe gemessen und der Verlauf der Höhenabweichung dem Verlauf des Zielprofils gleichgesetzt wird. Die Umsetzung des Zielprofils bei der folgenden CMP der Vorderseite wird durch Druckzonen erreicht, durch die die Halbleiterscheibe während der CMP der Vorderseite mit unterschiedlichen Drücken so beaufschlagt wird, dass ein Materialabtrag mit einem dem Zielprofil entsprechendem Profil bewirkt wird.
- Der Materialabtrag der CMP beträgt in der Summe (Abtrag von der Rückseite und Abtrag von der Vorderseite) nicht mehr als 1,5 µm. Das Verfahren ist daher auch besonders wirtschaftlich. Bei der CMP der Rückseite beträgt der Materialabtrag im Zentrumsbereich der Rückseite vorzugsweise 0,2 bis 0,8 µm. Im Randbereich der Rückseite ist der Materialabtrag vorzugsweise um 0,02 bis 0,2 µm niedriger. Bei der CMP der Vorderseite beträgt der Materialabtrag im Zentrumsbereich der Vorderseite vorzugsweise 0,2 bis 0,8 µm. Im Randbereich der Vorderseite ist der Materialabtrag vorzugsweise um 0,02 bis 0,2 µm höher.
- Das Profil des Materialabtrags, das beim Polieren der Rückseite mittels CMP erzeugt wird, hat vorzugsweise einen konvexen Verlauf, und das Profil des Materialabtrags, das beim Polieren der Vorderseite mittels CMP erzeugt wird, hat vorzugsweise einen konkaven Verlauf. Das Profil des Materialabtrags muss nicht streng konvex beziehungsweise streng konkav sein. So ist beispielsweise auch ein Verlauf möglich, bei dem das Maximum des Materialabtrags schon vor dem Rand der Halbleiterscheibe erreicht wird, oder ein Verlauf, bei dem ein deutlicher Abfall beziehungsweise ein deutlicher Anstieg des Materialabtrags erst in einem Bereich der Rückseite beziehungsweise der Vorderseite erreicht wird, dessen Abstand vom Zentrum der Halbleiterscheibe mindestens 55% des Radius der Halbleiterscheibe beträgt.
- In den
1 bis4 sind je zwei Beispiele von Abtragsprofilen gezeigt und zwar Profile mit tendenziell konkavem Verlauf (1 und2 ) für die CMP der Vorderseite und solche mit tendenziell konvexem Verlauf (3 und4 ) für die CMP der Rückseite. - Das erfindungsgemäße Verfahren wird vorzugsweise mit Halbleiterscheiben durchgeführt, die zuvor einer DSP unterzogen wurden. Darüber hinaus können weitere CMP-Schritte durchgeführt werden, um die Rückseite und/oder die Vorderseite zu polieren. Besonders bevorzugt ist mindestens eine weitere CMP der Vorderseite der Halbleiterscheibe, die nach der ersten CMP der Vorderseite mit dem Ziel durchgeführt wird, die Rauhigkeit der Vorderseite zu reduzieren.
- Der Erfolg der Erfindung wird nachfolgend an einem Beispiel und an Vergleichsbeispielen gezeigt:
- Beispiel:
- Eine Halbleiterscheibe aus Silizium mit einem Durchmesser von 300 mm wurde im Anschluss an eine DSP erst einer CMP der Rückseite und dann einer CMP der Vorderseite unterzogen. Zur Durchführung der CMP stand eine Poliermaschine vom Typ Reflexion LK CMP des Herstellers Applied Materials, USA zur Verfügung.
- Für die CMP der Rückseite wurde ein Materialabtrag mit einem tendenziell konvexen Profil gewählt. Der Materialabtrag im Zentrum lag bei 0,65 µm, der im Randbereich bei einer Position im Abstand von 2 mm vom Rand bei 0,55 µm.
- Für die CMP der Vorderseite wurde ein Materialabtrag mit einem tendenziell konkaven Profil gewählt. Der Materialabtrag im Zentrum lag bei 0,25 µm, der im Randbereich bei einer Position im Abstand von 2 mm vom Rand bei 0,35 µm.
- Die gemessenen Abtragsprofile sind in
5 dargestellt. - In der nachfolgenden Tabelle 1 sind unter Berücksichtigung eines Randausschlusses von 1 mm die Geometrie-Parameter ESFQRavg, PSFQRmax, SBIRmax, GBIR und SFQRmax zusammengestellt. Die angegebenen Werte (Δ) zeigen die Veränderung des jeweiligen Parameters vor und nach der CMP der Rückseite, beziehungsweise vor und nach der CMP der Rückseite und der CMP der Vorderseite, an. Tabelle 1:
Δ (CMP der Rückseite) [µm] Δ (CMP der Rückseite und der Vorderseite) [µm] ESFQRavg 0,044 0,042 PSFQRmax 0,023 0,022 SBIRmax –0,003 0,032 GBIR –0,056 0,017 SFQRmax 0,025 0,022 - Die CMP der Rückseite führte zu einer deutlichen Verbesserung des durchschnittlichen ESFQR um 44 nm. Der Parameter PSFQR verbesserte sich um 23 nm. Demgegenüber nahmen SBIR und GBIR ab, nämlich um 3 nm, beziehungsweise um 56 nm. Nach der CMP der Rückseite und der Vorderseite waren alle betrachteten Geometrie-Parameter verbessert.
- Vergleichsbeispiel 1:
- Zum Vergleich wurde eine weitere, DSP polierte Halbleiterscheibe erst einer CMP der Rückseite und dann einer CMP der Vorderseite unterzogen. Für die CMP der Rückseite wurde ein Materialabtrag mit einem tendenziell konvexen Profil gewählt. Der Materialabtrag im Zentrum lag bei 0,65 µm, der im Randbereich bei einer Position im Abstand von 2 mm vom Rand bei 0,58 µm. Für die CMP der Vorderseite wurde ein Materialabtrag mit einem ebenfalls tendenziell konvexen Profil gewählt, mit denselben Eigenschaften, die bei der CMP der Rückseite erzielt wurden.
- Das Ergebnis der Geometrie-Messung ist in der nachfolgenden Tabelle 2 zusammengestellt: Tabelle 2:
Δ (CMP der Rückseite) [µm] Δ (CMP der Rückseite und der Vorderseite) [µm] ESFQRavg –0,015 0,01 PSFQRmax –0,011 0,004 SBIRmax 0,026 –0,075 GBIR 0,032 –0,13 SFQRmax –0,012 0,011 - Mit der gewählten Gestaltung der CMP der Rückseite und der Vorderseite der Halbleiterscheibe konnte praktisch keine Verbesserung der Geometrie-Parameter erreicht werden. Das galt auch für eine abgewandelte Gestaltung des Experiments, als für die CMP der Rückseite und der Vorderseite jeweils ein Materialabtrag mit einem tendenziell konkaven Profil gewählt wurde.
- Vergleichsbeispiel 2:
- Zum Vergleich wurde eine weitere, DSP polierte Halbleiterscheibe erst einer CMP der Rückseite und dann einer CMP der Vorderseite unterzogen. Für die CMP der Rückseite wurde ein gleichmäßiger Materialabtrag im Bereich von 0,4 µm gewählt, so dass das Profil im Wesentlichen flach war. Für die CMP der Vorderseite wurde ein Materialabtrag im Bereich von 0,45 µm mit einem tendenziell konvexen Profil gewählt.
- Das Ergebnis der Geometrie-Messung ist in der nachfolgenden Tabelle 3 zusammengestellt: Tabelle 3:
Δ (CMP der Rückseite) [µm] Δ (CMP der Rückseite und der Vorderseite) [µm] ESFQRavg 0,002 0,004 PSFQRmax 0,001 0,003 SBIRmax –0,003 –0,023 GBIR 0,007 –0,002 SFQRmax 0 0,011 - Die CMP der Rückseite mit dem Materialabtrag von 0,4 µm und dem flachen Profil hatte kaum Auswirkungen auf die Geometrie der Halbleiterscheibe. Die Parameter schwankten um weniger als 10 nm.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - US 5916016 [0002]
- - US 2003/0022495 A1 [0010]
Claims (8)
- Verfahren zum Polieren einer Halbleiterscheibe, die eine Vorderseite und eine Rückseite aufweist, umfassend das Polieren der Rückseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Rückseite höher ist, als in einem Randbereich der Rückseite; und das Polieren der Vorderseite der Halbleiterscheibe mittels CMP, wobei ein Materialabtrag mit einem Profil entlang des Durchmessers der Halbleiterscheibe erzeugt wird, demzufolge der Materialabtrag in einem Zentrumsbereich der Vorderseite niedriger ist, als in einem Randbereich der Vorderseite.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Materialabtrag im Zentrumsbereich der Rückseite 0,2 bis 0,8 µm beträgt und im Randbereich der Rückseite 0,02 bis 0,2 µm niedriger ist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Materialabtrag im Zentrumsbereich der Vorderseite 0,2 bis 0,8 µm beträgt und im Randbereich der Vorderseite 0,02 bis 0,2 µm höher ist.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Profil des Materialabtrags, das beim Polieren der Rückseite der Halbleitescheibe mittels CMP erzeugt wird, einen Verlauf hat, der spiegelbildlich ist zum Verlauf des Profils des Materialabtrags, das beim Polieren der Vorderseite der Halbleiterscheibe mittels CMP erzeugt wird.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Zielprofil des Materialabtrags zum Polieren der Vorderseite mittels CMP nach dem Polieren der Rückseite der Halbleiterscheibe mittels CMP ermittelt wird, indem die Höhenabweichung der Rückseite von einer Ebene entlang des Durchmessers der Halbleiterscheibe gemessen und der Verlauf der Höhenabweichung dem Verlauf des Zielprofils gleichgesetzt wird.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Profil des Materialabtrags, das beim Polieren der Rückseite mittels CMP erzeugt wird, einen konvexen Verlauf hat und das Profil des Materialabtrags, das beim Polieren der Vorderseite mittels CMP erzeugt wird, einen konkaven Verlauf hat.
- Verfahren nach Anspruch 1, umfassend mindestens eine weitere CMP der Vorderseite der Halbleiterscheibe, durch die die Rauhigkeit der Vorderseite verringert wird.
- Verfahren nach Anspruch 1, umfassend das Polieren der Halbleiterscheibe mittels DSP, wobei die DSP vor der CMP der Rückseite der Halbleiterscheibe durchgeführt wird.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045534A DE102008045534B4 (de) | 2008-09-03 | 2008-09-03 | Verfahren zum Polieren einer Halbleiterscheibe |
KR1020090071915A KR101032932B1 (ko) | 2008-09-03 | 2009-08-05 | 반도체 웨이퍼 연마법 |
CN2009101641204A CN101670546B (zh) | 2008-09-03 | 2009-08-06 | 抛光半导体晶圆的方法 |
SG200905441-2A SG159465A1 (en) | 2008-09-03 | 2009-08-14 | Method for polishing a semiconductor wafer |
US12/542,920 US8157617B2 (en) | 2008-09-03 | 2009-08-18 | Method for polishing a semiconductor wafer |
TW098128992A TWI409869B (zh) | 2008-09-03 | 2009-08-28 | 拋光半導體晶圓之方法 |
JP2009199262A JP5322856B2 (ja) | 2008-09-03 | 2009-08-31 | 半導体ウェーハを研磨する方法 |
US13/553,133 USRE44986E1 (en) | 2008-09-03 | 2012-07-19 | Method for polishing a semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045534A DE102008045534B4 (de) | 2008-09-03 | 2008-09-03 | Verfahren zum Polieren einer Halbleiterscheibe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008045534A1 true DE102008045534A1 (de) | 2010-03-11 |
DE102008045534B4 DE102008045534B4 (de) | 2011-12-01 |
Family
ID=41650655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008045534A Active DE102008045534B4 (de) | 2008-09-03 | 2008-09-03 | Verfahren zum Polieren einer Halbleiterscheibe |
Country Status (7)
Country | Link |
---|---|
US (2) | US8157617B2 (de) |
JP (1) | JP5322856B2 (de) |
KR (1) | KR101032932B1 (de) |
CN (1) | CN101670546B (de) |
DE (1) | DE102008045534B4 (de) |
SG (1) | SG159465A1 (de) |
TW (1) | TWI409869B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009052744A1 (de) | 2009-11-11 | 2011-05-12 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102015224933A1 (de) * | 2015-12-11 | 2017-06-14 | Siltronic Ag | Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe |
WO2018234030A2 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
WO2018234018A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952496B2 (en) * | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
JP5644401B2 (ja) | 2010-11-15 | 2014-12-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
CN102814725B (zh) * | 2011-06-08 | 2015-11-25 | 无锡华润上华科技有限公司 | 一种化学机械研磨方法 |
JP6100002B2 (ja) | 2013-02-01 | 2017-03-22 | 株式会社荏原製作所 | 基板裏面の研磨方法および基板処理装置 |
DE102018202059A1 (de) | 2018-02-09 | 2019-08-14 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
KR20200090361A (ko) | 2019-01-21 | 2020-07-29 | 명용일 | 자가 정화 및 관수기능을 갖는 화분 |
DE102019216267A1 (de) | 2019-10-23 | 2021-04-29 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben |
CN111079889B (zh) * | 2019-12-13 | 2022-07-05 | 吉林大学 | 改进的基于分解的多目标粒子群规划螺旋线抛光轨迹方法 |
EP3940124B1 (de) | 2020-07-14 | 2024-01-03 | Siltronic AG | Kristallstück aus monokristallinem silizium |
CN113436960B (zh) * | 2021-05-13 | 2023-02-28 | 上海新硅聚合半导体有限公司 | 一种提高薄膜cmp抛光厚度均匀性的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5916016A (en) | 1997-10-23 | 1999-06-29 | Vlsi Technology, Inc. | Methods and apparatus for polishing wafers |
US20030022495A1 (en) | 2000-10-26 | 2003-01-30 | Shigeyoshi Netsu | Wafer manufacturing method, polishing apparatus , and wafer |
EP1513192A1 (de) * | 2002-06-13 | 2005-03-09 | Shin-Etsu Handotai Co., Ltd | Halbleiterwafer |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6193614A (ja) * | 1984-10-15 | 1986-05-12 | Nec Corp | 半導体単結晶基板 |
JPH06224164A (ja) * | 1993-01-27 | 1994-08-12 | Hitachi Cable Ltd | 半導体ウエハの製造方法 |
JPH09262762A (ja) * | 1996-03-28 | 1997-10-07 | Naoetsu Seimitsu Kako Kk | 薄板の面加工方法および面加工装置 |
US5821166A (en) * | 1996-12-12 | 1998-10-13 | Komatsu Electronic Metals Co., Ltd. | Method of manufacturing semiconductor wafers |
US5885135A (en) * | 1997-04-23 | 1999-03-23 | International Business Machines Corporation | CMP wafer carrier for preferential polishing of a wafer |
US6336845B1 (en) * | 1997-11-12 | 2002-01-08 | Lam Research Corporation | Method and apparatus for polishing semiconductor wafers |
JP3664593B2 (ja) * | 1998-11-06 | 2005-06-29 | 信越半導体株式会社 | 半導体ウエーハおよびその製造方法 |
JP3329288B2 (ja) * | 1998-11-26 | 2002-09-30 | 信越半導体株式会社 | 半導体ウエーハおよびその製造方法 |
WO2000047369A1 (en) * | 1999-02-12 | 2000-08-17 | Memc Electronic Materials, Inc. | Method of polishing semiconductor wafers |
KR20010017439A (ko) * | 1999-08-11 | 2001-03-05 | 윤종용 | 화학적 기계적 연마 장치 |
DE10023002B4 (de) * | 2000-05-11 | 2006-10-26 | Siltronic Ag | Satz von Läuferscheiben sowie dessen Verwendung |
DE10314212B4 (de) * | 2002-03-29 | 2010-06-02 | Hoya Corp. | Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske |
JP4520327B2 (ja) * | 2004-03-31 | 2010-08-04 | 不二越機械工業株式会社 | 吸水方法及び吸水装置 |
JP4333466B2 (ja) * | 2004-04-22 | 2009-09-16 | 日立電線株式会社 | 半導体基板の製造方法及び自立基板の製造方法 |
JP2007088193A (ja) * | 2005-09-22 | 2007-04-05 | Sumitomo Metal Mining Co Ltd | サファイア基板およびその製造方法 |
DE102006044367B4 (de) * | 2006-09-20 | 2011-07-14 | Siltronic AG, 81737 | Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe |
JP5233111B2 (ja) * | 2006-11-30 | 2013-07-10 | 株式会社Sumco | 貼り合わせsoiウェーハの製造方法 |
KR100901019B1 (ko) * | 2007-08-13 | 2009-06-04 | 주식회사 실트론 | 양면 연마기 및 이를 이용한 연마 방법 |
JP2009262762A (ja) | 2008-04-25 | 2009-11-12 | Nippon Seiki Co Ltd | 車両用オドメータ |
-
2008
- 2008-09-03 DE DE102008045534A patent/DE102008045534B4/de active Active
-
2009
- 2009-08-05 KR KR1020090071915A patent/KR101032932B1/ko active IP Right Grant
- 2009-08-06 CN CN2009101641204A patent/CN101670546B/zh active Active
- 2009-08-14 SG SG200905441-2A patent/SG159465A1/en unknown
- 2009-08-18 US US12/542,920 patent/US8157617B2/en not_active Ceased
- 2009-08-28 TW TW098128992A patent/TWI409869B/zh active
- 2009-08-31 JP JP2009199262A patent/JP5322856B2/ja active Active
-
2012
- 2012-07-19 US US13/553,133 patent/USRE44986E1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5916016A (en) | 1997-10-23 | 1999-06-29 | Vlsi Technology, Inc. | Methods and apparatus for polishing wafers |
US20030022495A1 (en) | 2000-10-26 | 2003-01-30 | Shigeyoshi Netsu | Wafer manufacturing method, polishing apparatus , and wafer |
EP1513192A1 (de) * | 2002-06-13 | 2005-03-09 | Shin-Etsu Handotai Co., Ltd | Halbleiterwafer |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009052744A1 (de) | 2009-11-11 | 2011-05-12 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
US8500516B2 (en) | 2009-11-11 | 2013-08-06 | Siltronic Ag | Method for polishing a semiconductor wafer |
DE102015224933A1 (de) * | 2015-12-11 | 2017-06-14 | Siltronic Ag | Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe |
WO2018234030A2 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
WO2018234018A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
WO2018234030A3 (de) * | 2017-06-21 | 2019-04-04 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
US11158549B2 (en) | 2017-06-21 | 2021-10-26 | Siltronic Ag | Method, control system and plant for processing a semiconductor wafer, and semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
KR20100027960A (ko) | 2010-03-11 |
US20100056027A1 (en) | 2010-03-04 |
JP5322856B2 (ja) | 2013-10-23 |
TW201013770A (en) | 2010-04-01 |
KR101032932B1 (ko) | 2011-05-06 |
CN101670546A (zh) | 2010-03-17 |
CN101670546B (zh) | 2012-02-15 |
US8157617B2 (en) | 2012-04-17 |
SG159465A1 (en) | 2010-03-30 |
USRE44986E1 (en) | 2014-07-01 |
TWI409869B (zh) | 2013-09-21 |
JP2010062561A (ja) | 2010-03-18 |
DE102008045534B4 (de) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008045534A1 (de) | Verfahren zum Polieren einer Halbleiterscheibe | |
DE102006044367B4 (de) | Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe | |
DE102013201663B4 (de) | Verfahren zum Polieren einer Halbleiterscheibe | |
DE102009051007B4 (de) | Verfahren zum Polieren einer Halbleiterscheibe | |
DE10142400B4 (de) | Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung | |
DE112011101518B4 (de) | Verfahren zum Polieren von Siliziumwafern | |
DE10196115B4 (de) | Verfahren zum Polieren eines Halbleiterwafers | |
DE102008053610B4 (de) | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe | |
DE112016005417B4 (de) | Waferpolierverfahren | |
DE102009030294B4 (de) | Verfahren zur Politur der Kante einer Halbleiterscheibe | |
DE112015005458B4 (de) | Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren | |
DE102009030292B4 (de) | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe | |
DE102009030295B4 (de) | Verfahren zur Herstellung einer Halbleiterscheibe | |
DE112007002066T5 (de) | Polierkissen | |
DE102009037281B4 (de) | Verfahren zur Herstellung einer polierten Halbleiterscheibe | |
DE102009052744B4 (de) | Verfahren zur Politur einer Halbleiterscheibe | |
DE102013218880A1 (de) | Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe | |
DE102011082777A1 (de) | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe | |
DE102006022089A1 (de) | Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante | |
DE112014002107T5 (de) | Werkstück-Poliergerät | |
DE112017004349T5 (de) | Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer | |
DE102008044646B4 (de) | Verfahren zur Herstellung einer Halbleiterscheibe | |
WO2019154790A1 (de) | Verfahren zum polieren einer halbleiterscheibe | |
DE102010013519B4 (de) | Verfahren zum Polieren einer Halbleiterscheibe | |
DE102013210057A1 (de) | Verfahren zur Politur der Kante einer Halbleiterscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120302 |