DE112017004349T5 - Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer - Google Patents

Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer Download PDF

Info

Publication number
DE112017004349T5
DE112017004349T5 DE112017004349.2T DE112017004349T DE112017004349T5 DE 112017004349 T5 DE112017004349 T5 DE 112017004349T5 DE 112017004349 T DE112017004349 T DE 112017004349T DE 112017004349 T5 DE112017004349 T5 DE 112017004349T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
lapping
wafer
semiconductor
nanotopography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017004349.2T
Other languages
English (en)
Inventor
Daisuke Hashimoto
Satoshi Matagawa
Tomohiro Hashii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112017004349T5 publication Critical patent/DE112017004349T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Bereitgestellt ist ein Verfahren zum Läppen eines Halbleiterwafers, das die Bildung eines ringförmigen Musters in einer Nanotopographiekarte unterdrücken kann. Das Verfahren zum Läppen eines Halbleiterwafers beinhaltet Folgendes: einen Stoppschritt des Stoppens des Läppens eines Halbleiterwafers W; einen Umkehrschritt des Umkehrens von Oberflächen des Halbleiterwafers W, die einer oberen Platte 10A und einer unteren Platte 10B zugewandt sind, nach dem Stoppschritt; und einen Fortsetzungsschritt des Fortsetzens des Läppens des Halbleiterwafers W nach dem Umkehrschritt, während die Umkehrung der den Platten zugewandten Oberflächen (Wa, Wb) beibehalten wird.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft ein Verfahren zum Läppen eines Halbleiterwafers und einen Halbleiterwafer.
  • HINTERGRUND
  • Siliziumwafer und Verbindungshalbleiterwafer aus GaAs usw. sind als Halbleiterwafer bekannt. Halbleiterwafer werden typischerweise erhalten, indem ein Schneideschritt des Schneidens eines Einkristallingots in dünne scheibenförmige Wafer unter Verwendung einer Drahtsäge, ein Läppschritt des Bewirkens einer flachen vorderen und hinteren Oberfläche und einer vorbestimmten Dicke des in Scheiben geschnittenen Wafers und einen Polierschritt des Durchführens von Hochglanzpolieren zum Beseitigen von Unregelmäßigkeiten auf den Oberflächen des Wafers nach dem Läppen, um eine hohe Ebenheit zu erzielen, ausgeführt werden. Es wird angemerkt, dass ein Doppelscheibenschleifschritt des mechanischen Schleifens anstelle von dem oder zusätzlich zu dem Läppschritt durchgeführt werden kann.
  • In den letzten Jahren wurde einer „Nanotopographie“, die ein Parameter welliger Komponenten auf einer Oberfläche eines Wafers (SEMI Standard M43) ist, insbesondere für Halbleiterwafer mit großen Durchmesser Bedeutung verliehen. Nanotopographie verweist auf Anzeichen von Unregelmäßigkeiten, die auf einer Oberfläche eines Halbleiterwafers beobachtet werden, mit räumlichen Wellenlängenkomponenten von näherungsweise 0,2 mm bis 20 mm, und dies wird unter Verwendung der Höhendifferenz in einem Bereich einer vorbestimmten Größe ausgedrückt. Die Nanotopographien eines Halbleiterwafers werden durch optische Messungen unter Verwendung optischer Interferometrie in einem Zustand erhalten, in dem der Halbleiterwafer hochglanzpoliert wurde. Es wird angenommen, dass Wellungen, die aufgrund von maschineller Bearbeitung zum Beispiel in dem oben beschriebenen Schneideschritt, Läppschritt und Doppelscheibenschleifschritt verursacht werden, möglicherweise die Nanotopographien des Halbleiterwafers verschlechtern.
  • Hier wird ein typischer Prozess des Läppens eines Halbleiterwafers gemäß herkömmlichen Techniken unter Bezugnahme auf 1 beschrieben. Wie schematisch in 1 veranschaulicht, wird ein Halbleiterwafer W in eine Halterungsöffnung 20a jeder Trägerplatte 20 geladen. Die Trägerplatten 20 werden zwischen einer oberen Platte 10A und einer unteren Platte 10B platziert, die so platziert sind, dass sie einander zugewandt sind, und in entgegengesetzte Richtungen gedreht werden. Die Formen von Zahnrädern sind in der Zeichnung der Knappheit halber nicht gezeigt; ein Außenzahnrad 20b jeder Trägerplatte steht mit einem Sonnenrad 11 und einem Innenzahnrad 12 in Eingriff. Aufgrund der Ineingriffnahme der Zahnräder wird, wenn die untere Platte 10B gedreht wird, während jede Trägerplatte 20 um das Sonnenrad 11 herumläuft, die Trägerplatte 20 selbst gedreht, wodurch dementsprechend eine Planetenbewegung erzielt wird. Ferner werden, während eine Schleifkörner enthaltende Lösung (nicht gezeigt) zugeführt wird, die Halbleiterwafer W durch die obere Platte 10A und die untere Platte 10B zusammengedrückt, wodurch dementsprechend die vorderen und hinteren Oberflächen der Halbleiterwafer W geläppt werden. Es wird angemerkt, dass das Läppen üblicherweise beendet wird, nachdem das Läppen für eine vorbestimmte Zeit durchgeführt wurde oder nachdem bestätigt wurde, dass die Entfernung einer Zielmenge an Material durch Läppen erreicht wurde, indem zum Beispiel die Dicke des Halbleiterwafers gemessen wird.
  • Zum Beispiel offenbart JP 2001-260015 (PTL 1) ein Verfahren zum Läppen eines Halbleiterwafers, das Folgendes beinhaltet: einen Schritt des Vorbereitens einer Trägerplatte mit einer Dicke näherungsweise gleich einer vorbestimmten Dicke eines geläppten Halbeiterwafers und einen Schritt des Beendens des Läppens des Halbleiterwafers, wenn ein Kontakt der oberen Platte und der Trägerplatte detektiert wird. Das in PTL 1 offenbarte Läppverfahren kann die Ebenheit eines Halbleiterwafers, der geläppt wurde, weiter erhöhen (d. h. weiter glätten)
  • ZITATLISTE
  • Patentliteratur
  • PTL 1: JP 2001-260015 A
  • KURZDARSTELLUNG
  • (Technisches Problem)
  • Beim Auswerten einer Nanotopographiekarte, die durch Vermessen der Nanotopographien einer Oberfläche eines Siliziumwafers erhalten wird, der durch in Scheiben Schneiden, Läppen und Polieren vorbereitet wurde, haben die Erfinder dieser Offenbarung bestätigt, dass ein ringförmiges Muster in der Peripherie des Siliziumwafers beobachtet wurde (siehe 2A). Die in 2A repräsentierte Nanotopographiekarte wurde unter Verwendung von WaferSight 3, hergestellt von KLA-Tencor Corporation, erhalten. Bei der Nanotopographiekarte in 2A entsprechen helle Bereiche erhöhten Bereichen und entsprechen dunkle Bereiche vertieften Bereichen. Bei dem Beispiel aus 2A wird ein ringförmiges vertieftes Muster in der Peripherie von näherungsweise 20 mm bis 30 mm von dem Waferrand zu dem Waferzentrum beobachtet. Eine schematische Querschnittsansicht eines Siliziumwafers, der der in 2A dargestellten Nanotopographiekarte entspricht, ist in 2B dargestellt. Andererseits haben die Erfinder herausgefunden, dass es Fälle gab, in denen ein ringförmiges erhöhtes Muster in der Peripherie eines ähnlichen Bereichs in einer Nanotopographiekarte im Gegensatz zu dem Beispiel aus 2A gefunden wurde.
  • Die Erfinder haben sorgfältige Untersuchungen durchgeführt, um die Ursache der Bildung eines solchen Ringmusters in einer Nanotopographiekarte zu finden. Infolgedessen wurde herausgefunden, dass das geometrische Profil eines Halbleiterwafers, der geläppt wurde, eine starke Korrelation mit dem Profil der Nanotopographien des Wafers aufweist, der nach dem Läppen poliert wurde. Die Erfinder haben sich auf diese Tatsache konzentriert. Sie haben die Effekte maschineller Bearbeitung des Läppens auf das Nanotopographieprofil untersucht. Es wird angemerkt, dass das geometrische Profil eines Halbleiterwafers hier auf das Höhenprofil der zentralen Position in der Dicke des Halbleiterwafers in der radialen Richtung des Halbleiterwafers (Siliziumwafers) (eine gestrichelte Linie in 2B) mit Bezug auf eine Referenzebene, wie in 2 veranschaulicht, verweist. Bei dem Beispiel aus 2B ist der Halbleiterwafer aufwärts in einer solchen Richtung gewölbt, dass das Zentrum des Wafers als ein Ganzes erhöht ist; jedoch ist die Dicke des Halbleiterwafers in der radialen Richtung konstant. Wendepunkte werden in dem geometrischen Profil des Halbleiterwafers nahe den Rändern des Halbleiterwafers gefunden.
  • Hier sind 3A bis 4B schematische Ansichten, die die Anordnung der Platten, Trägerplatten und Halbleiterwafer beim Läppen des unter Bezugnahme auf 1 beschriebenen Läppverfahrens veranschaulichen. 3A und 3B sind schematische Ansichten eines Zustands, in dem die Halbleiterwafer W am weitesten von dem Zentrum der Platten (der oberen Platte 10A und der unteren Platte 10B) entfernt sind, und 4A und 4B sind schematische Ansichten eines Zustands, in dem die Halbleiterwafer W am nächsten zu dem Zentrum der Platten (der oberen Platte 10A und der unteren Platte 10B) sind. Es wird angemerkt, dass 3A und 4A Draufsichten sind, in denen die obere Platte imaginär entfernt ist. 3B ist eine Querschnittsansicht, die 3A entspricht, entlang der Linie I-I, und 4B ist eine Querschnittsansicht, die 4A entspricht, entlang der Linie II-II.
  • Die obere Platte 10A und die untere Platte 10B sind ursprünglich eben, wenn sie in einer Läppeinrichtung installiert werden. Jedoch haben die Erfinder herausgefunden, dass die Formen der oberen Platte 10A und der unteren Platte 10B verformt wurden, nachdem das Läppen von Halbleiterwafern wiederholt wurde. Die Formen der oberen Platte 10A und der unteren Platte 10B, die verformt wurden, sind schematisch in 3B und 4B dargestellt. Für die obere Platte 10A weist in der radialen Querschnittsansicht von dieser ein zentraler Teil zwischen der Seite des Sonnenrads 11 und der Seite des Innenzahnrads 12 (siehe auch 1) eine vertiefte Form auf und werden lokal erhöhte Bereiche sowohl auf der Seite des Sonnenrades 11 als auch auf der Seite des Innenzahnrads 12 gebildet. Im Gegensatz zu der oberen Platte 10A weist für die untere Platte 10B in der radialen Querschnittsansicht von dieser ein zentraler Teil zwischen der Seite des Sonnenrads 11 und der Seite des Innenzahnrads 12 eine erhöhte Form auf und werden vertiefte Bereiche sowohl auf der Seite des Sonnenrades 11 als auch auf der Seite des Innenzahnrads 12 gebildet. Die Unregelmäßigkeiten der oberen Platte 10A und der unteren Platte 10B passen im Wesentlichen zueinander.
  • Die obere Platte 10A und die untere Platte 10B sind zu Formen verformt, wie sie schematisch in 3B und 4B dargestellt sind. Wie in 3B veranschaulicht, wird entsprechend, wenn die Halbleiterwafer W von dem Zentrum der Platten entfernt sind (d. h., wenn die Wafer näher zu dem Innenzahnrad sind), während eine relativ starke Druckkraft FS auf Teile der Platten auf der Seite des Innenzahnrads 12 ausgeübt wird, eine relativ schwache Druckkraft FW auf Teile der Platten auf der Seite des Sonnenrads 11 ausgeübt. Wie in 4B veranschaulicht, wird ferner, wenn die Halbleiterwafer W näher an dem Zentrum der Platten sind (d. h., wenn die Wafer näher zu dem Sonnenrad sind), während eine relativ schwache Druckkraft FW auf Teile der Platten auf der Seite des Innenzahnrads 12 ausgeübt wird, eine relativ starke Druckkraft Fs auf Teile der Platten auf der Seite des Sonnenrads 11 ausgeübt.
  • Beim Läppen werden solche unausgewogenen Druckkräfte auf die Halbleiterwafer ausgeübt. Daher werden Welligkeiten, die aufgrund maschineller Bearbeitung verursacht werden, auf den Halbleiteroberflächen belassen und können die Welligkeiten nicht ausreichend entfernt werden, selbst durch den anschließenden Polierschritt. Die Erfinder haben berücksichtigt, dass dies zu dem ringförmigen erhöhten Muster oder dem vertieften Muster führt, die beobachtet wurden, wenn die Nanotopographiekarte erhalten wurde. Bei herkömmlichen Techniken wurde angenommen, dass Welligkeiten, die aufgrund maschineller Bearbeitung durch Läppen verursacht werden, durch einen Polierschritt, der nach einem Läppschritt durchgeführt wird, ausreichend beseitigt werden. Jedoch zieht die Nanotopographiequalität in den letzten Jahren mehr Aufmerksamkeit auf sich und es wird eine erhöhte Nachfrage an Halbleiterwafern geben, für die weder ein ringförmiges vertieftes Muster noch ein erhöhtes Muster in der Beurteilung unter Verwendung einer Nanotopographiekarte beobachtet wird.
  • Unter diesen Umständen könnte es hilfreich sein, ein Verfahren zum Läppen eines Halbleiterwafers bereitzustellen, das die Bildung eines ringförmigen Musters in einer Nanotopographiekarte unterdrücken kann.
  • (Lösung des Problems)
  • Im Hinblick auf das Erreichen des obigen Ziels haben die Erfinder intensive Forschung betrieben. Die Erfinder haben Umkehren der den Platten zugewandten Oberflächen von Halbleiterwafern, während zeitweilig das Läppen gestoppt wird, in Erwägung gezogen, um Welligkeiten zu reduzieren, die aufgrund der Form der Platten verursacht werden. Die Erfinder haben dementsprechend herausgefunden, dass bei Halbleiterwafern, die einer solchen Umkehrung ausgesetzt werden, die Bildung eines ringförmigen Musters in einer Nanotopographiekarte nach dem Polieren unterdrückt werden kann. Die Entdeckung hat zu dieser Offenbarung geführt.
  • Insbesondere schlagen wir die folgenden Merkmale vor.
    1. (1) Ein Verfahren zum Läppen eine Halbleiterwafers, bei dem, während eine Schleifkörner enthaltende Lösung einem Spalt zwischen einer oberen Platte und einer unteren Platte, die einander zugewandt platziert sind, zugeführt wird, bewirkt wird, dass eine Trägerplatte, auf die ein Halbleiterwafer geladen ist, eine Planetenbewegung durchführt, wodurch eine vordere Oberfläche und eine hintere Oberfläche des Halbleiterwafers geläppt werden, beinhaltet Folgendes:
      • einen Startschritt des Beginnens des Läppens des Halbleiterwafers;
      • einen Stoppschritt des Stoppens des Läppens des Halbleiterwafers;
      • einen Umkehrschritt des Umkehrens von Oberflächen des Halbleiterwafers, die der oberen Platte und der unteren Platte zugewandt sind, nach dem Stoppschritt; und
      • einen Fortsetzungsschritt des Fortsetzens des Läppens des Halbleiterwafers nach dem Umkehrschritt, während die Umkehrung der den Platten zugewandten Oberflächen beibehalten wird.
    2. (2) Das Verfahren zum Läppen eines Halbleiterwafers nach (1) oben, wobei der Umkehrschritt durchgeführt wird, wenn eine Läppmenge 40 % oder mehr und 60 % oder weniger mit Bezug auf eine Zielläppmenge beträgt.
    3. (3) Das Verfahren zum Läppen eines Halbleiterwafers nach (1) oder (2) oben, wobei der Halbleiterwafer ein Siliziumwafer ist.
    4. (4) Ein hochglanzpolierter Halbleiterwafer, für den weder ein ringförmiges vertieftes Muster noch ein ringförmiges erhöhtes Muster auf einer Oberfläche des Halbleiterwafers durch Nanotopographiekartenauswertung beobachtet wird.
  • Der Ausdruck „Nanotopographiekartenauswertung“ hierin verweist auf eine Auswertung davon, ob ein ringförmiges vertieftes Muster oder erhöhtes Muster in der Peripherie eines Halbleiterwafers in einer Nanotopographiekarte beobachtet wird, die durch Messen des Höhenprofils (Höhendifferenz) einer hochglanzpolierten Oberfläche des Halbleiterwafers mit der Verwendung eines Ebenheitsmesssystems unter Verwendung optischer Interferometrie (WaferSight 3, hergestellt von TLA-Tencor Corporation) erhalten wird. Insbesondere werden Komponenten mit langer Wellenlänge durch Filtern unter Verwendung eines Doppel-Gauß-Filters mit einer Grenzwellenlänge von 20 mm von einem Messergebnis der Höhe eines Halbleiterwafers, der hochglanzpoliert wurde, entfernt und es wird dann aus einer Nanotopographiekarte, in der die Messergebnisse einer Nanotopographie grafisch als Licht und Schatten ausgedrückt werden, bestimmt, ob ein ringförmiges Muster gebildet ist. In dieser Nanotopographiekarte zeigen dunklere Farben geringere Höhen an und der dunkelste Teil entspricht -20 nm von der zentralen Höhe, wohingegen die helleren Farben höheren Höhen entsprechen und der hellste Teil +20 nm von der zentralen Höhe entspricht. Entsprechend beträgt die Höhendifferenz zwischen der niedrigsten Höhe und der höchsten Höhe 40 nm. Es wird angemerkt, dass, wenn die Nanotopographiekarte erhalten werden soll, die vordere und hintere Oberfläche des Halbleiterwafers so gehalten werden, dass sie vertikale Oberflächen sind, und drei gegebene Punkte in der Peripherie des Halbleiterwafers fixiert werden, um die Halbleiterwaferoberflächen zu messen. Entsprechend stellt die Nanotopographiekarte die Höhendifferenz einer Oberfläche eines Halbleiterwafers dar, der nicht durch Ansaugung gehalten wird. Insbesondere wird in einem Querschnitt einer Nanotopographiekarte kein Ringmuster beobachtet, wenn die Differenz zwischen der durchschnittlichen Höhe eines Oberflächenzentrumsbereichs eines Halbleiterwafers und der durchschnittlichen Höhe eines Oberflächenperipheriebereichs des Halbleiterwafers, der den Oberflächenzentrumsbereich umgibt, 1 nm oder weniger beträgt.
    • (5) Der Halbleiterwafer nach (4) oben, wobei ein Durchmesser des Halbleiterwafers 300 mm oder mehr beträgt.
    • (6) Der Halbleiterwafer nach (4) oder (5) oben, wobei der Halbleiterwafer ein Siliziumwafer ist.
  • (Vorteilhafter Effekt)
  • Diese Offenbarung stellt ein Verfahren zum Läppen eines Halbleiterwafers bereit, das die Bildung eines ringförmigen Musters in einer Nanotopographiekarte unterdrücken kann.
  • Figurenliste
  • In den begleitenden Zeichnungen gilt:
    • 1 ist eine schematische Ansicht, die ein Verfahren zum Läppen eines Halbleiterwafers gemäß herkömmlichen Techniken veranschaulicht;
    • 2A ist ein Diagramm, das ein Beispiel für eine Nanotopographiekarte eines Siliziumwafers veranschaulicht, die durch die Erfinder beobachtet wurde, und 2B ist eine schematische Querschnittsansicht, die der in 2A präsentierten Nanotopographiekarte entspricht, entlang der radialen Richtung des Siliziumwafers;
    • 3A und 3B sind schematische Ansichten, die die Anordnung oberer und unterer Platten, Trägerplatten und Halbleiterwafern veranschaulicht, wenn die Halbleiterwafer geläppt werden, wobei die Anordnung von den Erfindern untersucht wurde, wobei 3A eine Draufsicht ist und 3B eine Querschnittsansicht davon entlang der Linie I-I ist;
    • 4A und 4B sind schematische Ansichten, die die Anordnung von oberen und unteren Platten, Trägerplatten und Halbleiterwafern veranschaulicht, wenn die Halbleiterwafer geläppt werden, wobei die Anordnung von den Erfindern untersucht wurde, wobei 4A eine Draufsicht ist und 4B eine Querschnittsansicht davon entlang der Linie II-II ist;
    • 5 ist ein Prozessflussdiagramm, das ein Verfahren zum Läppen eines Halbleiterwafers gemäß einer Ausführungsform der Offenbarung veranschaulicht;
    • 6 repräsentiert Graphen, die das geometrische Waferprofil und das Nanotopographieprofil darstellen, und Nanotopographiekarten vom herkömmlichen Beispiel 1, Beispiel 1 und 2 in BEISPIELE; und
    • 7 repräsentiert Graphen, die das geometrische Waferprofil und das Nanotopographieprofil darstellen, und Nanotopographiekarten der Beispiele 3 bis 5 in BEISPIELE.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ein Verfahren zum Läppen eines Halbleiterwafers gemäß einer Ausführungsform dieser Offenbarung wird nun unter Bezugnahme auf die Zeichnungen beschrieben. Es wird angemerkt, dass die Dicke jeder Komponente in den Zeichnungen der Einfachheit der Beschreibung halber übertrieben ist und das Dickenverhältnis der veranschaulichten Komponenten nicht dem tatsächlichen Dickenverhältnis entspricht.
  • (Verfahren zum Läppen eines Halbleiterwafers)
  • Bei einem Verfahren zum Läppen eines Halbleiterwafers gemäß einer Ausführungsform dieser Offenbarung, wie schematisch in 1 veranschaulicht, wird, während eine Schleifkörner enthaltende Lösung (nicht gezeigt) einem Spalt zwischen der oberen Platte 10A und der unteren Platte 10B zugeführt wird, die einander zugewandt platziert sind, bewirkt, dass die Trägerplatten 20, auf die die Halbleiterwafer W geladen sind, eine Planetenbewegung durchführen, wodurch die vordere und hintere Oberfläche jedes Halbleiterwafers W geläppt werden. Ferner beinhaltet, wie in 5 veranschaulicht, das Verfahren zum Läppen eines Halbleiterwafers gemäß dieser Ausführungsform Folgendes: einen Startschritt des Beginnens des Läppens des Halbleiterwafers W (Schritt 5A aus 5); einen Stoppschritt des Stoppens des Läppens des Halbleiterwafers W (Schritt 5B aus 5); einen Umkehrschritt des Umkehrens von Oberflächen des Halbleiterwafers W, die der oberen Platte 10A und der unteren Platte 10B zugewandt sind, nach dem Stoppschritt (Schritt 5C aus 5); und einen Fortsetzungsschritt des Fortsetzens des Läppens des Halbleiterwafers W nach dem Umkehrschritt, während die Umkehrung der den Platten zugewandten Oberflächen beibehalten wird (Schritt 5D aus 5). Dementsprechend kann die Bildung eines ringförmigen Musters in einer Nanotopographiekarte unterdrückt werden. Es wird angemerkt, dass 5 nur die obere Platte 10A, die untere Platte 10B und den Halbleiterwafer W in den obigen Schritten darstellt. Diese Schritte werden unten der Reihe nach ausführlich beschrieben.
  • Zuerst wird der Startschritt des Beginnens des Läppens des Halbleiterwafers W (Schritt 5A aus 5) durchgeführt. In diesem Startschritt, wie schematisch in 1 veranschaulicht, wird der Halbleiterwafer W in die Halterungsöffnung 20a jeder Trägerplatte 20 geladen, wie bei den herkömmlichen Techniken. Die Trägerplatten 20, auf die die Halbleiterwafer W geladen sind, werden zwischen der oberen Platte 10A und der unteren Platte 10B, die einander zugewandt platziert sind, platziert. Die obere Platte 10A und die untere Platte 10B werden in entgegengesetzten Richtungen gedreht und, wenn das Außenzahnrad 20b der Trägerplatte mit dem Sonnenrad 11 und dem Innenzahnrad 12 in Eingriff ist, während die Trägerplatte 20 um das Zentrum der Trägerplatte 20 herum läuft (nachfolgend als „Umlauf“ bezeichnen), wird die Trägerplatte 20 um das Zentrum der oberen Platte 10A und der unteren Platte 10B um das Sonnenrad 11 herum gedreht (nachfolgend als „Drehung“ bezeichnet). Eine solche Umlaufs- und Drehbewegung der Trägerplatten 20 wird als Planetenbewegung bezeichnet. In diesem Schritt wird, während bewirkt wird, das die Trägerplatte 20 selbst eine Planetenbewegung durchführt, eine Schleifkörner enthaltende Lösung (nicht gezeigt) zugeführt und wird der Halbleiterwafer W durch die obere Platte 10A und die untere Platte 10B zusammengedrückt, um das Läppen der vorderen und hinteren Oberfläche des Halbleiterwafers W zu beginnen. Es wird angemerkt, dass die Menge von durch Läppen entferntem Material mit der Läppzeit nach dem Beginn des Läppens zunimmt.
  • Als Nächstes wird der Stoppschritt des Stoppens des Läppens des Halbleiterwafers W (Schritt 5B aus 5) durchgeführt. Zum Beispiel kann die Drehung der oberen Platte 10A und der unteren Platte 10B, wenn die Zufuhr der Schleifkörner enthaltenden Lösung gestoppt wird, auf die gleiche Weise wie bei dem Stoppen des Läppens bei dem herkömmlichen Läppverfahren gestoppt werden. Die Zeit von dem vorhergehenden Startschritt (Schritt 5A aus 5) zu dem Stoppen des Läppens in diesem Schritt (Schritt 5B aus 5) kann willkürlich bestimmt werden und der Stoppschritt, der Umkehrschritt und der Fortsetzungsschritt dieser Ausführungsform werden sequenziell durchgeführt, wodurch dementsprechend die vorteilhaften Effekte dieser Offenbarung erhalten werden können.
  • Bei dieser Ausführungsform wird der Umkehrschritt bevorzugt durchgeführt, wenn die Menge an durch Läppen entferntem Material (nachfolgend als „Läppmenge“ bezeichnet) 40 % oder mehr und 60 % oder weniger mit Bezug auf eine Zielläppmenge beträgt. Es wird angemerkt, dass hier die „Zielläppmenge“ der gesamten Menge an Material entspricht, das durch das Läppverfahren dieser Ausführungsform zu entfernen ist. Hier wird der Stoppschritt nach dem Startschritt bevorzugt dann durchgeführt, wenn eine Läppmenge von 40 % oder mehr und 60 % oder weniger mit Bezug auf die Zielläppmenge erreicht ist, bevorzugter, wenn eine Läppmenge von 45 % oder mehr und 55 % oder weniger mit Bezug auf die Zielläppmenge erreicht ist. Auf diese Weise kann der Umkehrschritt unmittelbar nach dem Stoppschritt durchgeführt werden, wenn eine gewünschte Läppmenge erreicht ist. Wenn die Zielläppmenge durch eine Läppzeit gesteuert wird, kann der Stoppschritt nach einem Verstreichen von 40 % oder mehr und 60 % oder weniger der gesamten Läppzeit durchgeführt werden oder kann der Stoppschritt nach einem Verstreichen von 45 % oder mehr und 55 % oder weniger der gesamten Läppzeit durchgeführt werden. Dementsprechend können, wie unter Bezugnahme auf 3A bis 4B beschrieben, Effekte maschineller Bearbeitung zuverlässiger reduziert werden, welche aufgrund der Form der oberen Platte 10A und der unteren Platte 10B und der Planetenbewegung der Halbleiterwafer W, die auf die Trägerplatten 20 geladen sind, verursacht werden. Entsprechend kann ein Spitze-zu-Tal (P-V: Peak-to-Valley)-Wert der Waferform in der radialen Richtung des Halbleiterwafers W in einem Zustand nach dem Läppen vor dem Durchführen von Polieren 0,51 µm oder weniger betragen oder kann der P-V-Wert sogar 0,26 µm oder weniger betragen. Der P-V-Wert der Waferform in der radialen Richtung bedeutet die Differenz zwischen dem maximalen Wert (Spitze) und dem minimalen Wert (Tal) des geometrischen Profils des Halbleiterwafers W, welches erhalten wird, wenn der Halbleiterwafer W von einem Ende der zu dem anderen Ende in der Durchmesserrichtung gescannt wird.
  • Nach dem Stoppen des Läppens des Halbleiterwafers W wird der Umkehrschritt des Umkehrens der Oberflächen des Halbleiterwafers W (Oberflächen Wa und Wb), die der oberen Platte 10A und der unteren Platte 10B zugewandt sind, (Schritt 5C aus 5), wie oben beschrieben, durchgeführt. Dieser Umkehrschritt wird unter Bezugnahme auf 5A bis 5C spezieller beschrieben. Wie in 5A und 5B veranschaulicht, ist nach dem Starten des Läppens bis zum Stoppen des Läppens die Oberfläche des Halbleiterwafers W, die der oberen Platte 10A zugewandt ist, die Oberfläche Wa und ist die Oberfläche des Halbleiterwafers W, die der unteren Platte 10B zugewandt ist, die Oberfläche Wb. In diesem Schritt sind die Oberfläche Wa und die Oberfläche Wb mit Bezug auf die obere Platte 10A und die untere Platte 10B umgekehrt. Entsprechend macht dieser Schritt die Oberfläche des Halbleiterwafers W, die der oberen Platte 10A zugewandt ist, zu der Oberfläche Wb und macht die Oberfläche des Halbleiterwafers W, die der unteren Platte 10B zugewandt ist, zu der Oberfläche Wa.
  • Bei diesem Umkehrschritt können die Oberflächen des Halbleiterwafers W, die den Platten zugewandt sind, durch ein gegebenes Verfahren umgekehrt werden. Zum Beispiel kann der Halbleiterwafer W, der auf die Trägerplatte 20 geladen ist, unter Verwendung eines Bekannten Haltemechanismus, wie etwa eines Ansaugpads oder eines Vakuumpads, angehoben werden, können die Oberflächen, die den Platten zugewandt sind, wie oben beschrieben umgekehrt werden und kann der Halbleiterwafer W wieder auf die Trägerplatte 20 geladen werden.
  • Schließlich wird der Fortsetzungsschritt des Fortsetzens des Läppens des Halbleiterwafers W, während die Umkehrung der den Platten zugewandten Oberflächen (5) beibehalten wird, durchgeführt. Bei dem Fortsetzen des Läppens kann das Läppen auf die gleiche Weise wie in dem Startschritt durchgeführt werden. Das Läppen kann beendet werden, nachdem die Gesamtheit der Läppmenge nach der Fortsetzung in diesem Schritt und der Läppmenge, die zuvor durch den Startschritt und den Stoppschritt erhalten wurde, die Zielläppmenge erreicht. Ferner kann, wenn die Zielläppmenge von Material, das durch das Läppen entfernt wird, durch eine Läppzeit gesteuert wird, das Läppen nach einem Verstreichen einer verbleibenden Zeit, die aus der gesamten Läppzeit des Läppens nach dem Fortsetzen des Läppens bestimmt wird, beendet werden
  • Wie oben beschrieben, werden Effekte der Druckkraft für den resultierenden Halbleiterwafer W aufgrund der Form der oberen Platte 10A und der unteren Platte 10B reduziert. Entsprechend können Effekte maschineller Bearbeitung des Läppens auf Halbleiterwaferoberflächen reduziert werden. Ferner wird, wenn ein Polierschritt an einem Halbleiterwafer durchgeführt wird, der dem Läppen dieser Ausführungsform ausgesetzt wurde, verhindert, dass ein ringförmiges Muster gebildet wird, wenn eine Nanotopographiekarte erhalten wird.
  • Es wird angemerkt, dass die Nanotopographien unter Verwendung eines Messsystems, das kommerziell von KLA-Tencor Corporation, RAYTEX CORPORATION, ADE Corporation usw. erhältlich ist, gemäß den SEMI-Standards M43 und M78 gemessen werden können. Ferner können beim Messen der Nanotopographien die Polierbedingungen für den Polierschritt, der nach dem Läppen durchgeführt wird, typische Bedingungen sein. Ferner können beim Messen der Nanotopographien Reinigen und/oder Ätzen von Halbleiterwaferoberflächen und beliebige andere gegebene Schritte zwischen dem Läppen und Polieren durchgeführt werden. Zudem können bei dieser Ausführungsform nach dem Startschritt der Stoppschritt, Umkehrschritt und Fortsetzungsschritt in dieser Reihenfolge mehrere Male wiederholt werden und kann das Läppen danach beendet werden. In diesem Fall kann das Timing, mit dem das Läppen beendet wird, in Abhängigkeit von einer Zielläppmenge angemessen festgelegt werden.
  • Spezielle Aspekte dieser Ausführungsform werden unten beschrieben; jedoch ist diese Offenbarung nicht auf die unten beschriebenen speziellen Beispiele beschränkt.
  • Das Läppverfahren dieser Ausführungsform kann auf einen beliebigen gegebenen Halbleiterwafer W angewandt werden und kann auf einen dünnen scheibenförmige Wafer angewandt werden, der durch in Scheiben Schneiden eines Einkristallingots aus zum Beispiel Silizium oder einem Verbindungshalbleiter, wie etwa GaAs, unter Verwendung einer Drahtsäge erhalten wird. Das Läppverfahren dieser Ausführungsform wird bevorzugt auf einen Siliziumwafer, für den eine exzellente Topographie notwendig ist, als der Halbleiterwafer W angewandt
  • Obwohl die Größe des Halbleiterwafers W nicht beschränkt ist, wird das Läppverfahren dieser Ausführungsform bevorzugt auf einen Wafer mit großem Durchmesser angewandt. Zum Beispiel wird das Läppverfahren bevorzugt auf einen Siliziumwafer einem Durchmesser von 300 nm oder mehr angewandt und bevorzugter auf einen Siliziumwafer mit einem Durchmesser von 450 nm oder mehr angewandt. Selbst für einen solchen Siliziumwafer mit großen Durchmesser kann verhindert werden, dass ein ringförmiges Muster in einer Nanotopographiekarte nach dem Polieren gebildet wird, indem das Läppverfahren dieser Ausführungsform angewandt wird.
  • Für die obere Platte 10A, die untere Platte 10B und die Trägerplatten 20 können solche Platten verwendet werden, die typischerweise zum Läppen verwendet werden. Für eine Schleifkörner enthaltende Lösung, die zum Läppen verwendet wird, kann zum Beispiel eine wasserlösliche Lösung verwendet werden, die durch Mischen von Schleifkörnern, frei von kleinen Partikeln, aus Aluminiumoxid-Zirconium usw. und einer Flüssigkeit, wie etwa Wasser, die ein Benutzungsmittel enthält, erhalten werden.
  • Ferner ist, obwohl in 1 bis 4B Beispiele unter Verwendung von fünf Trägerplatten veranschaulicht sind, die Anzahl an Trägerplatten nicht speziell beschränkt. In 1 bis 4B wird ein Halbleiterwafer W auf eine Trägerplatte geladen; alternativ dazu können mehrere Halbleiterwafer W auf eine Trägerplatte geladen werden.
  • Außerdem können natürlich Antriebseinheiten, wie etwa ein Motor, und Steuereinheiten, die nicht gezeigt sind, verwendet werden.
  • (Halbleiterwafer)
  • Ein Halbleiterwafer gemäß dieser Offenbarung ist ein hochglanzpolierter Halbleiterwafer und es wird weder ein ringförmiges vertieftes Muster noch ein ringförmiges erhöhtes Muster auf einer Oberfläche des Halbleiterwafers durch Nanotopographiekartenauswertung beobachtet. Ein Halbleiterwafer gemäß dieser Ausführungsform kann durch die obige Ausführungsform eines Läppverfahrens, gefolgt von Hochglanzpolieren unter Verwendung eines gewöhnlichen Verfahrens produziert werden. Für einen Halbleiterwafer gemäß herkömmlichen Techniken wird, wenn eine Nanotopographiekartenauswertung nach dem Hochglanzpolieren durchgeführt wird, ein ringförmiges vertieftes Muster oder erhöhtes Muster in einer Oberfläche des Halbleiterwafers beobachtet. Jedoch kann unter Verwendung des Läppverfahrens der obigen Ausführungsform ein Halbleiterwafer, für den kein ringförmiges Muster durch eine Nanotopographiekartenauswertung beobachtet wird, produziert werden.
  • Ferner beträgt in einem Querschnitt einer Nanotopographiekarte eines hochglanzpolierten Halbleiterwafers die Differenz zwischen der durchschnittlichen Höhe eines Oberflächenzentrumsbereichs eines Halbleiterwafers und der durchschnittlichen Höhe eines Oberflächenperipheriebereichs des Halbleiterwafers, der den Oberflächenzentrumsbereich umgibt, bevorzugt 1 nm oder weniger, wobei in diesem Fall sichergestellt wird, dass kein Ringmuster beobachtet wird. Hier sind die Bereiche des Oberflächenzentrumsbereichs und des Oberflächenperipheriebereichs spezieller zur Veranschaulichung beschrieben. Wenn der Durchmesser eines Halbleiterwafers 450 mm (Radius 225 mm) beträgt, wird ein Gebiet, das sich 160 mm von dem Zentrum des Halbleiterwafers erstreckt, als ein Oberflächenzentrumsbereich betrachtet und wird ein Gebiet 160 mm bis 200 mm von dem Zentrum des Halbleiterwafers als ein Oberflächenperipheriegebiet des Halbleiterwafers betrachtet.
  • Ferner weist der Halbleiterwafer bevorzugt einen Durchmesser von 300 mm oder mehr auf und weist bevorzugter einen Durchmesser von 450 mm oder mehr auf. Zudem ist der Halbleiterwafer bevorzugt ein Siliziumwafer. Selbst in dem Fall eines Siliziumwafers mit großem Durchmesser kann ein Siliziumwafer, für den kein ringförmiges Muster durch eine Nanotopographiekartenauswertung beobachtet wird, unter Verwendung des Läppverfahrens der obigen Ausführungsform erhalten werden.
  • BEISPIELE
  • Als Nächstes werden unten Beispiele gegeben, um die Effekte dieser Offenbarung zu verdeutlichen; jedoch ist diese Offenbarung in keiner Weise auf jene Beispiele beschränkt.
  • (Beispiel 1)
  • Ein Siliziumwafer mit einem Durchmesser von 450 nm wurde gemäß der oben beschriebenen Struktur aus 1 und dem in 5 präsentierten Prozessflussdiagramm geläppt. Speziell wurden Siliziumwafer mit einem Durchmesser von 450 nm, die durch in Scheiben Schneiden eines Einkristallsiliziumingots erhalten wurden, auf jede Trägerplatte geladen und die Trägerplatten wurden zwischen einer oberen Platte und einer unteren Platte einer Läppeinrichtung platziert. Die gesamte Läppzeit, durch die eine Zielläppmenge erzielt werden sollte, wurde zuvor bestimmt.
  • Zuerst wurde das Läppen des Siliziumwafers begonnen und das Läppen wurde nach einem Verstreichen von 35 % der gesamten Läppzeit gestoppt. Nach dem Stoppen des Läppens wurde der Siliziumwafer von der Trägerplatte unter Verwendung eines Ansaugpads entfernt, wurden die Oberflächen des Siliziumwafers, die der oberen Platte und der unteren Platte zugewandt sind, umgekehrt und wurde der Siliziumwafer auf die Trägerplatte geladen. Mit anderen Worten wurde der Umkehrungsschritt durchgeführt, wenn die Läppmenge 35 % mit Bezug auf die Zielläppmenge betrug. Als Nächstes wurde das Läppen fortgesetzt und wurde das Läppen nach einem Verstreichen einer restlichen Zeit, die aus der gesamten Läppzeit bestimmt wurde (d. h. 65 % der gesamten Läppzeit), beendet.
  • (Beispiele 2 bis 5)
  • Siliziumwafer mit einem Durchmesser von 450 mm wurden auf die gleiche Weise wie in Beispiel 1 geläppt, mit der Ausnahme, dass die Läppzeit von dem Beginn des Läppens bis das Läppen gestoppt werden sollte auf 40 %, 50 %, 60 % und 65 % der gesamten Läppzeit geändert wurde. Entsprechend wurde in Beispielen 2 bis 5 ein Umkehrschritt durchgeführt, wenn die Läppmenge 40 %, 50 %, 60 % bzw. 65 % mit Bezug auf die Zielläppmenge erreicht hatte.
  • (Herkömmliches Beispiel 1)
  • Ein Siliziumwafer mit einem Durchmesser von 450 mm wurde auf die gleiche Weise wie in Beispiel 1 geläppt, mit der Ausnahme, dass das Läppen nach einem Verstreichen der gesamten Läppzeit ohne Stoppen des Läppens beendet wurde. Entsprechend wurden eine Umkehrung des Siliziumwafers und Fortsetzen des Läppens in dem herkömmlichen Beispiel 1 nicht durchgeführt.
  • < Auswertung 1: Geometrische Auswertung >
  • Siliziumwafer, die dem Läppen gemäß Beispielen 1 bis 5 und dem herkömmlichen Beispiel 1 ausgesetzt wurden, wurden einer Alkaliätzung (nachfolgend als „Alkali-ET“ abgekürzt) unter den gleichen Bedingungen ausgesetzt. Danach wurden Graphen des geometrischen Profils in der radialen Richtung der Siliziumwafer (der Richtung, die durch den Pfeil in jeder Nanotopographiekarte angegeben wird, entsprechend einem Querschnitt in der Drahtverlaufsrichtung, was die Effekte von Welligkeiten verhindert, die durch das in Scheiben Schneiden verursacht werden) unter Verwendung eines kapazitiven Profilmesssystems (SBW-451/R, hergestellt von KOBELCO RESEARCH INSTITUTE, INC.) erhalten. Die Ergebnisse sind in den 6 und 7 präsentiert. Die P-V-Werte der geometrischen Profile sind in Tabelle 1 angegeben. In den Graphen in 6 und 7 entspricht die horizontale Achse dem Abstand von dem Zentrum des Wafers und repräsentiert die Höhe die relativen Werte (a.u.). Es wird angemerkt, dass die Alkali-ET hauptsächlich darauf abzielt, die Siliziumwafer zu reinigen, die dem Läppen ausgesetzt werden, und die P-V-Werte des geometrischen Profils der Siliziumwafer nicht beeinflusst, die Messungen unter Verwendung des kapazitiven Profilmesssystems ausgesetzt werden.
  • < Auswertung 2: Nanotopographieauswertung>
  • Die Siliziumwafer, die dem Läppen der Beispiele 1 bis 5 und des herkömmlichen Beispiels 1 ausgesetzt wurden, wurden einer Alkali-ET, die in Auswertung 1 oben durchgeführt wurde, unter den gleichen Bedingungen ausgesetzt und wurden dann doppelseitigem Polieren gefolgt von Hochglanzpolieren unter den gleichen Bedingungen ausgesetzt. Die Siliziumwafer, die dem Hochglanzpolieren ausgesetzt wurden, wurden einer Messung unter Verwendung eines Nanotopographiemesssystems (WaferSight 3, hergestellt von KLA-Tencor Corporation) ausgesetzt, um Nanotopographiekarten der Waferoberflächen zu erhalten. Ferner wurden die Nanotopographieprofile in der radialen Richtung (der Richtung, die durch den Pfeil in jeder Nanotopographiekarte angegeben wird, entsprechend einem Querschnitt in der Drahtverlaufsrichtung, was die Effekte von Welligkeiten verhindert, die durch das in Scheiben Schneiden verursacht werden) ebenfalls erhalten. Die Ergebnisse sind in den 6 und 7 präsentiert. In den Graphen in 6 und 7 entspricht die horizontale Achse dem Abstand von dem Zentrum des Wafers. Der Höhenunterschied in der Nanotopographie (NT) in der radialen Richtung (die Differenz zwischen der durchschnittlichen Höhe eines Oberflächenzentrumbereichs und der durchschnittlichen Höhe eines Oberflächenperipheriebereichs) ist in Tabelle 1 gegeben. Hier verweist der Oberflächenzentrumsbereich auf ein Gebiet, das sich 160 mm von dem Zentrum jedes Siliziumwafers erstreckt, und der Oberflächenperipheriebereich ist ein Gebiet von 160 mm bis 200 mm von dem Zentrum jedes Halbleiterwafers. [Tabelle 1]
    P-V-Wert des geometrischen Profils nach Alkaliätzung (µm) Höhendifferenz von NT nach dem Polieren (nm) Anmerkungen
    Herkömmliches Beispiel 1 0,82 3,88 Kein Stoppen und kein Umkehren
    Beispiel 1 0,51 2,61 Stoppen und Umkehren nach 35 % der gesamten Läppzeit
    Beispiel 2 0,26 0,80 Stoppen und Umkehren nach 40 % der gesamten Läppzeit
    Beispiel 3 0,19 0,39 Stoppen und Umkehren nach 50 % der gesamten Läppzeit
    Beispiel 4 0,21 0,43 Stoppen und Umkehren nach 60 % der gesamten Läppzeit
    Beispiel 5 0,34 1,92 Stoppen und Umkehren nach 65 % der gesamten Läppzeit
  • 6 und 7 geben an, dass die Bildung eines ringförmigen Musters in der Nanotopographiekarte in den Beispielen 1 bis 5 im Vergleich zu dem herkömmlichen Beispiel 1 unterdrückt wurde. Insbesondere wurde in Beispielen 2 bis 4 kein ringförmiges Muster durch Nanotopographiekartenauswertung beobachtet. Ferner wurde bestätigt, dass die Bildung eines ringförmigen Musters in der Nanotopographie zuverlässiger unterdrückt wird, wenn der P-V-Wert des geometrischen Profils nach der Alkali-ET 0,3 µm oder weniger (speziell 0,26 µm oder weniger) betrug. Mit anderen Worten wird sichergestellt, dass kein ringförmiges Muster in der Nanotopographiekarte beobachtet wird, wenn der Höhenunterschied der NT in dem Querschnitt nach dem Polieren 1 nm oder weniger (speziell 0,80 nm oder weniger) beträgt.
  • INDUSTRIELLE ANWENDBARKEIT
  • Diese Offenbarung stellt ein Verfahren zum Läppen eines Halbleiterwafers bereit, das die Bildung eines ringförmigen Musters in einer Nanotopographiekarte unterdrücken kann, was in der Halbleiterindustrie nützlich ist.
  • Bezugszeichenliste
    • 10A:
    obere Platte
    10B:
    untere Platte
    11:
    Sonnenrad
    12:
    Innenzahnrad
    20:
    Trägerplatte
    W:
    Halbleiterwafer
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001260015 [0005]
    • JP 2001260015 A [0006]

Claims (6)

  1. Verfahren zum Läppen eine Halbleiterwafers, bei dem, während eine Schleifkörner enthaltende Lösung einem Spalt zwischen einer oberen Platte und einer unteren Platte, die einander zugewandt platziert sind, zugeführt wird, bewirkt wird, dass eine Trägerplatte, auf die ein Halbleiterwafer geladen ist, eine Planetenbewegung durchführt, wodurch eine vordere Oberfläche und eine hintere Oberfläche des Halbleiterwafers geläppt werden, und das Folgendes umfasst: einen Startschritt des Beginnens des Läppens des Halbleiterwafers; einen Stoppschritt des Stoppens des Läppens des Halbleiterwafers; einen Umkehrschritt des Umkehrens von Oberflächen des Halbleiterwafers, die der oberen Platte und der unteren Platte zugewandt sind, nach dem Stoppschritt; und einen Fortsetzungsschritt des Fortsetzens des Läppens des Halbleiterwafers nach dem Umkehrschritt, während die Umkehrung der den Platten zugewandten Oberflächen beibehalten wird.
  2. Verfahren zum Läppen eines Halbleiterwafers nach Anspruch 1, wobei der Umkehrschritt durchgeführt wird, wenn eine Läppmenge 40 % oder mehr und 60 % oder weniger mit Bezug auf eine Zielläppmenge beträgt.
  3. Verfahren zum Läppen eines Halbleiterwafers nach Anspruch 1 oder 2, wobei der Halbleiterwafer ein Siliziumwafer ist.
  4. Hochglanzpolierter Halbleiterwafer, für den weder ein ringförmiges vertieftes Muster noch ein ringförmiges erhöhtes Muster auf einer Oberfläche des Halbleiterwafers durch Nanotopographiekartenauswertung beobachtet wird.
  5. Halbleiterwafer nach Anspruch 4, wobei ein Durchmesser des Halbleiterwafers 300 mm oder mehr beträgt.
  6. Halbleiterwafer nach Anspruch 4 oder 5, wobei der Halbleiterwafer ein Siliziumwafer ist.
DE112017004349.2T 2016-08-31 2017-05-01 Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer Pending DE112017004349T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-169383 2016-08-31
JP2016169383A JP6323515B2 (ja) 2016-08-31 2016-08-31 半導体ウェーハのラッピング方法および半導体ウェーハ
PCT/JP2017/017201 WO2018042761A1 (ja) 2016-08-31 2017-05-01 半導体ウェーハのラッピング方法および半導体ウェーハ

Publications (1)

Publication Number Publication Date
DE112017004349T5 true DE112017004349T5 (de) 2019-05-23

Family

ID=61300419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004349.2T Pending DE112017004349T5 (de) 2016-08-31 2017-05-01 Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer

Country Status (7)

Country Link
US (1) US11456168B2 (de)
JP (1) JP6323515B2 (de)
KR (1) KR102264085B1 (de)
CN (1) CN109643650B (de)
DE (1) DE112017004349T5 (de)
TW (1) TWI642099B (de)
WO (1) WO2018042761A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090318A (ko) 2020-01-09 2021-07-20 (주)에이치엠씨 다기능 스마트 가로등
TWI786672B (zh) * 2021-06-09 2022-12-11 環球晶圓股份有限公司 晶圓的研磨方法
CN116175397A (zh) * 2022-12-13 2023-05-30 西安奕斯伟材料科技有限公司 一种用于研磨硅片的设备和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001260015A (ja) 2000-03-10 2001-09-25 Mitsubishi Materials Silicon Corp 半導体ウェーハのラッピング方法およびその装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US330881A (en) * 1885-11-24 Jacob pelbel
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP2002280332A (ja) * 2001-03-22 2002-09-27 Toyoda Mach Works Ltd 研磨方法および研磨装置
KR100932741B1 (ko) * 2002-03-28 2009-12-21 신에쯔 한도타이 가부시키가이샤 웨이퍼의 양면연마장치 및 양면연마방법
JP2004314192A (ja) * 2003-04-11 2004-11-11 Speedfam Co Ltd ワークの研磨装置及び研磨方法
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
CN100392818C (zh) * 2004-12-08 2008-06-04 中国电子科技集团公司第四十六研究所 一种可以改善半导体晶片几何参数的晶片加工方法
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP4752475B2 (ja) * 2005-12-08 2011-08-17 信越半導体株式会社 半導体ウェーハの両頭研削装置、静圧パッドおよびこれを用いた両頭研削方法
JP4654209B2 (ja) * 2007-02-27 2011-03-16 信越半導体株式会社 研磨装置
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
KR101079468B1 (ko) * 2009-03-04 2011-11-03 주식회사 엘지실트론 양면 연마장치용 캐리어 및 이를 이용한 양면 연마방법
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP5630414B2 (ja) * 2011-10-04 2014-11-26 信越半導体株式会社 ウェーハの加工方法
JP5862492B2 (ja) * 2012-07-09 2016-02-16 信越半導体株式会社 半導体ウェーハの評価方法及び製造方法
WO2014052130A1 (en) * 2012-09-28 2014-04-03 Saint-Gobain Ceramics & Plastics, Inc. Modified microgrinding process
JP6187579B2 (ja) * 2013-02-19 2017-08-30 株式会社Sumco 半導体ウェーハの加工方法
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001260015A (ja) 2000-03-10 2001-09-25 Mitsubishi Materials Silicon Corp 半導体ウェーハのラッピング方法およびその装置

Also Published As

Publication number Publication date
CN109643650A (zh) 2019-04-16
KR102264085B1 (ko) 2021-06-10
CN109643650B (zh) 2023-05-23
TWI642099B (zh) 2018-11-21
KR20190004771A (ko) 2019-01-14
TW201812890A (zh) 2018-04-01
WO2018042761A1 (ja) 2018-03-08
JP2018037517A (ja) 2018-03-08
US20190181001A1 (en) 2019-06-13
US11456168B2 (en) 2022-09-27
JP6323515B2 (ja) 2018-05-16

Similar Documents

Publication Publication Date Title
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE10196254B4 (de) Verfahren zum Polieren von Halbleiterwafern unter Verwendung eines beidseitigen Polierers
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112016005417B4 (de) Waferpolierverfahren
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE102008045534B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE112011101518T5 (de) Verfahren zum Polieren von Siliziumwafern und Beschreibung der entsprechenden Polierflüssigkeit
DE112009001875T5 (de) Waferpolierverfahren und Doppelseitenpoliervorrichtung
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112017004349T5 (de) Verfahren zum Läppen eines Halbleiterwafers und Halbleiterwafer
DE112013002901T5 (de) Herstellungsverfahren für Halbleiterwafer
DE10393369T5 (de) Poliervorrichtung, Polierkopf und Polierverfahren
DE112015006224B4 (de) Einzelwaferverarbeitungsverfahren zum polieren einer seite eines halbleiterwafers und einzelwaferverarbeitungsvorrichtung zum polieren einer seite eines halbleiterwafers
DE112014006377T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE112011102297T5 (de) Verfahren zum Polieren von Siliziumwafern und Beschreibung der entsprechenden Polierflüssigkeit
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE112010003353T5 (de) Verfahren zur Herstellung von epitaktischen Siliziumwafern
DE102010005904A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112012000788T5 (de) Verfahren zum Herstellen eines Siliziumwafers
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE2007865A1 (de) Verfahren und Vorrichtung zum Polieren einer Silicium-Oberflache
DE112017007968T5 (de) Doppelseitiges polierverfahren für einen siliziumwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R016 Response to examination communication