JP2010010358A - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2010010358A JP2010010358A JP2008167380A JP2008167380A JP2010010358A JP 2010010358 A JP2010010358 A JP 2010010358A JP 2008167380 A JP2008167380 A JP 2008167380A JP 2008167380 A JP2008167380 A JP 2008167380A JP 2010010358 A JP2010010358 A JP 2010010358A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- lapping
- polishing
- semiconductor wafer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【課題】半導体ウェーハの巨視的な平坦度を従来と同等以上の保持しつつ、半導体ウェーハの微視的な平坦度(ナノトポ)を改善する。
【解決手段】第1の主面と第2の主面に両面研磨を施した半導体ウェーハを製造する半導体ウェーハの製造方法であって、前記半導体ウェーハの反りの向きを判別する判別工程(ステップS2)と、前記半導体ウェーハの第1の主面を上側、第2の主面を下側として、両主面をラップ加工するラップ工程(ステップS3)と、ラップ加工した前記半導体ウェーハの主面を反転させ、前記第1の主面を下側、前記第2の主面を下側として、両主面を研磨加工する研磨工程(ステップS4)とを含み、前記半導体ウェーハの反りの向きが、前記研削工程では上側に凸であり、前記研磨工程では下側に凸であることを特徴とする。
【選択図】図2
【解決手段】第1の主面と第2の主面に両面研磨を施した半導体ウェーハを製造する半導体ウェーハの製造方法であって、前記半導体ウェーハの反りの向きを判別する判別工程(ステップS2)と、前記半導体ウェーハの第1の主面を上側、第2の主面を下側として、両主面をラップ加工するラップ工程(ステップS3)と、ラップ加工した前記半導体ウェーハの主面を反転させ、前記第1の主面を下側、前記第2の主面を下側として、両主面を研磨加工する研磨工程(ステップS4)とを含み、前記半導体ウェーハの反りの向きが、前記研削工程では上側に凸であり、前記研磨工程では下側に凸であることを特徴とする。
【選択図】図2
Description
本発明は、シリコンウェーハ等の半導体ウェーハの製造方法に関し、特にウェーハ主面のナノトポロジー(Nanotopography)(微視的な平坦度)を高めることができる製造方法に関する。
シリコンウェーハは、シリコンインゴットよりスライスされ、ウェーハエッジに面取り加工を施されたあと、所定の厚みにラップ(LAP)加工され、エッチング工程(またはエッチング工程および表面研削工程)を経たあと、さらに研磨(POLISH)加工される。このようなシリコンウェーハには、主としてウェーハの巨視的な平坦度を高めるために、その両主面(表面と裏面、あるいは上面と下面)がラップおよび研磨されるものがある。両面ラップ加工においては、上定盤および下定盤の間にウェーハをセットして両主面をラップする両面ラップ装置が使用される。同様に、両面研磨加工においては、上定盤および下定盤の間に、ラップ加工されたウェーハをセットして両主面を研磨する両面研磨装置が用される。
従来のラップ加工および研磨加工では、ウェーハの反りの向き(いずれの主面側に凸となる反りを生じているか)については考慮されていなかった。このため、ウェーハの反りの向きがラップ装置および研磨装置の上定盤側に凸となるようにウェーハをそれぞれの装置にセットして両面ラップ加工および両面研磨加を施すか、あるいは逆に、ウェーハの反りの向きが下定盤側に凸となるようにそれぞれの装置にセットして両面ラップ加工および両面研磨加を施していた。なお、両面研磨は主としてウェーハの平坦度を高めるためのものであり、片面の研磨のみでは現在必要とされている平坦度を実現することは困難である。
特許第3711416号公報
デバイスのデザインルールの狭小化に伴って、ウェーハ表面のワープ(WARP)(巨視的な平坦)のみならず、ウェーハ表面のナノトポロジー(微視的な平坦度(高低あるいは凹凸))の条件がシビアになった。さらに、デバイス製造においてウェーハ表面をCMP(Chemical Mechanical Polishing)するようになったことにより、ナノトポロジー(以下、ナノトポとも言う)の問題がよりクローズアップされるようになった。
デバイスの製造で使用されるCMOSプロセスでは、シリコンウェーハ表面上にシリコン酸化膜を形成し、さらにその上にシリコン窒化膜を形成したあと、CMPをかける。このCMPのやり方によって、ウェーハ表面に同心円状の縞模様や斑模様ができることがあった。このような縞模様や斑模様を軽減するため、特にナノトポの改善が望まれるようになった。
本発明は、このような従来の課題を解決するためになされたものであり、半導体ウェーハの巨視的な平坦度を従来と同等以上の保持しつつ、半導体ウェーハの微視的な平坦度(ナノトポ)を改善することができる半導体ウェーハの製造方法を提供することを目的とするものである。
本発明の半導体ウェーハの製造方法は、第1の主面と第2の主面に両面研磨を施した半導体ウェーハを製造する半導体ウェーハの製造方法であって、前記半導体ウェーハの第1の主面を上側、第2の主面を下側として、両主面をラップ加工するラップ工程と、ラップ加工した前記半導体ウェーハの主面を反転させ、前記第1の主面を下側、前記第2の主面を下側として、両主面を研磨加工する研磨工程とを含むことを特徴とする。
また、本発明の第2の半導体ウェーハの製造方法は、上記本発明の第1の半導体ウェーハの製造方法において、前記半導体ウェーハの反りの向きが、前記ラップ工程では上側に凸であり、前記研磨工程では下側に凸であることを特徴とする。
さらに、本発明の第3の半導体ウェーハの製造方法は、上記本発明の第2の半導体ウェーハの製造方法において、前記ラップ工程の前に、前記半導体ウェーハの反りの向きを判別する判別工程をさらに含むことを特徴とする。
本発明によれば、ウェーハを両面ラップしたあと、このウェーハの主面を反転させて(上面と下面とをひっくり返して)、両面研磨をすることにより、ウェーハのワープ品質を従来と同等以上に保持しつつ、ウェーハのナノトポ品質を従来よりも改善することができる。
さらに、本発明によれば、ウェーハの反りの向きを判別し、凸面を上側にして両面ラップしたあと、このウェーハの主面を反転させて(上面と下面とをひっくり返して)、両面研磨をすることにより、ウェーハのナノトポ品質およびワープ品質を改善することができる。
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。
図1は本発明の半導体ウェーハの製造方法においてのラップ(LAP)加工および研磨(POLISH)加工の手順を説明する図である。図1において、(a)はラップ研磨手順A、(b)はラップ研磨手順B、(c)ラップ研磨手順C、(d)はラップ研磨手順Dである。
図1の手順A〜Dは、両面ラップ装置10の上定盤10aと下定盤10bの間にセットされるウェーハwの反りの向きと、両面研磨装置20の上定盤20aと下定盤20bの間にセットされるラップ加工済みのウェーハwの反りの向きとの組合せが互いに異なる。手順Aは、以下に説明する本発明の実施の形態1のラップおよび研磨手順に相当し、手順AおよびBは、以下に説明する本発明の実施の形態2のラップおよび研磨手順に相当する。
実施の形態1
図2は本発明の実施の形態1の半導体ウェーハの製造手順を説明するフローチャートである。ここで、半導体ウェーハは、シリコンウェーハであるものとする。
図2は本発明の実施の形態1の半導体ウェーハの製造手順を説明するフローチャートである。ここで、半導体ウェーハは、シリコンウェーハであるものとする。
[インゴットのスライス]
まず、シリコンインゴットを、複数枚のウェーハにスライスする(図2のステップS1)。そして、これらスライスされたウェーハにウェーハエッジの面取り加工を施し、さらにエッチング(またはエッチングおよび研削)する。
まず、シリコンインゴットを、複数枚のウェーハにスライスする(図2のステップS1)。そして、これらスライスされたウェーハにウェーハエッジの面取り加工を施し、さらにエッチング(またはエッチングおよび研削)する。
シリコンインゴットは、一般にワイヤソー(wire-saw)を使用してウェーハにスライスされる。このように、ワイヤソーによってインゴットをスライスした場合には、同じインゴットからスライスされたウェーハの反りの向きは揃う傾向にある。
[ウェーハの反りの向きの判別]
次に、上記スライスしたウェーハの反りの向き(2つの主面のいずれの向きに凸なっているか)を判別する(図2のステップS2)。ここでは、バウ(Bow)を計測し、バウの計測値をもとに反りの向きを判別する。バウとは、反りを表現する指標の1つであり、ウェーハ中心においての基準面からウェーハ中点においての中心面までの変位量の数値である。スライスウェーハの主面は、S字型やW字型の巨視的な凹凸を生じることもあるが、バウの計測値を使用すれば、ウェーハ全体としての反りの向きを表現できる。
次に、上記スライスしたウェーハの反りの向き(2つの主面のいずれの向きに凸なっているか)を判別する(図2のステップS2)。ここでは、バウ(Bow)を計測し、バウの計測値をもとに反りの向きを判別する。バウとは、反りを表現する指標の1つであり、ウェーハ中心においての基準面からウェーハ中点においての中心面までの変位量の数値である。スライスウェーハの主面は、S字型やW字型の巨視的な凹凸を生じることもあるが、バウの計測値を使用すれば、ウェーハ全体としての反りの向きを表現できる。
また、上記のように、ワイヤソーによってウェーハをスライスした場合には、同じインゴット、従って1つのロットを構成する複数枚のウェーハの反りの向きは揃う傾向にある。このため、1ロット中の複数のウェーハから数枚のウェーハ(例えば5枚のウェーハ)を抜き取ってバウを計測し、その抜き取り検査の結果をもとに、そのロット全体のウェーハの反りの向きを判別することによって、検査効率を上げる。例えば、5枚の内、3枚以上が同じ向きならば、その向きを1ロット全体のウェーハの反りの向きと判別する。なお、全数検査をして、反りの向きを判別することも、勿論可能である。
[ウェーハのラップ加工]
次に、両面ラップ装置10の上定盤10aと下定盤10bの間に、上記反りの向きを判別したウェーハwをセットし、ウェーハが所定の厚みになるように、ウェーハの両面をラップ加工する(ステップS3)。このラップ加工では、ウェーハwの反りが上定盤10a側に凸となるように(ウェーハの両主面の内、凸と判別した側の一方の主面(第1の主面)が上側、凹と判別した他方の主面(第2の主面)が下側となるように)、ウェーハをラップ装置にセットする。
次に、両面ラップ装置10の上定盤10aと下定盤10bの間に、上記反りの向きを判別したウェーハwをセットし、ウェーハが所定の厚みになるように、ウェーハの両面をラップ加工する(ステップS3)。このラップ加工では、ウェーハwの反りが上定盤10a側に凸となるように(ウェーハの両主面の内、凸と判別した側の一方の主面(第1の主面)が上側、凹と判別した他方の主面(第2の主面)が下側となるように)、ウェーハをラップ装置にセットする。
[ウェーハの研磨加工]
さらに、上記両面ラップ加工を完了したウェーハwの第1の主面と第2の主面の上下を反転させて、両面研磨装置20の上定盤20aと下定盤20bの間にセットし、このウェーハの両面を研磨加工する(ステップS4)。このとき、ウェーハwの主面の上下は上記ラップ時とは反転させているので、ウェーハwの反りが下定盤20b側に凸となるように(ウェーハの両主面の内、凸と判別した側の一方の主面(第1の主面)が下側、凹と判別した他方の主面(第2の主面)が上側となるように)、ウェーハは研磨装置にセットされ、研磨加工されることになる。そして、研磨加工したウェーハを洗浄する。
さらに、上記両面ラップ加工を完了したウェーハwの第1の主面と第2の主面の上下を反転させて、両面研磨装置20の上定盤20aと下定盤20bの間にセットし、このウェーハの両面を研磨加工する(ステップS4)。このとき、ウェーハwの主面の上下は上記ラップ時とは反転させているので、ウェーハwの反りが下定盤20b側に凸となるように(ウェーハの両主面の内、凸と判別した側の一方の主面(第1の主面)が下側、凹と判別した他方の主面(第2の主面)が上側となるように)、ウェーハは研磨装置にセットされ、研磨加工されることになる。そして、研磨加工したウェーハを洗浄する。
以上の実施の形態1によれば、スライスされたウェーハの反りの向きを判別し、凸面を上側にして両面ラップしたあと、このウェーハの主面を反転させて(上面と下面とをひっくり返して)、両面研磨をすることにより、ウェーハのナノトポロジーおよびワープを改善することができる。
実施の形態2
上記実施の形態1では、ラップ加工および研磨加工をする前に、スライスされたウェーハの反りの向きをあらかじめ判別し、ラップ装置の上定盤側をウェーハの凸面にして両面ラップ加工を施し、そのあとウェーハの第1の主面と第2の主面とを反転させて、研磨装置の下定盤側をウェーハの凸にして両面研磨加工を施した。しかし、この実施の形態2では、スライスされたウェーハの反りの向きを判別せずに、ウェーハに両面ラップ加工を施し、そのあとウェーハの主面を反転させて、両面研磨加工を施す。このようにしても、ウェーハのナノトポ品質を改善することができる。
上記実施の形態1では、ラップ加工および研磨加工をする前に、スライスされたウェーハの反りの向きをあらかじめ判別し、ラップ装置の上定盤側をウェーハの凸面にして両面ラップ加工を施し、そのあとウェーハの第1の主面と第2の主面とを反転させて、研磨装置の下定盤側をウェーハの凸にして両面研磨加工を施した。しかし、この実施の形態2では、スライスされたウェーハの反りの向きを判別せずに、ウェーハに両面ラップ加工を施し、そのあとウェーハの主面を反転させて、両面研磨加工を施す。このようにしても、ウェーハのナノトポ品質を改善することができる。
図3は本発明の実施の形態2の半導体ウェーハの製造手順を説明するフローチャートである。ここで、半導体ウェーハは、シリコンウェーハであるものとする。なお、図2と同様の手順には同じ符号を付してある。
まず、上記実施の形態1と同様に、シリコンのインゴットを、例えばワイヤソーを使用して複数枚のウェーハにスライスする(図3のステップS1)。そして、これらスライスされたウェーハにウェーハエッジの面取り加工を施し、さらにエッチング(またはエッチングおよび研削)する。
次に、上記スライスしたウェーハwを両面ラップ装置10の上定盤10aと下定盤10bの間にセットし、ウェーハが所定の厚みになるように、ウェーハの両面をラップ加工する(図3のステップS13)。そして、ラップ加工したウェーハを洗浄する。この実施の形態2のラップ加工では、上記実施の形態1のように上定盤10a側を反りの凸面にしてウェーハをラップ装置にセットしてもよいし、これとは逆に下定盤10b側を反りの凸面にしてウェーハをラップ装置にセットしてもよい。
従って、この実施の形態2では、上記実施の形態1とは異なり、バウによる反りの向きの判別をした場合に、ウェーハの第1の主面(ラップのときに上側となる面)が凸面である場合と、ウェーハの第2の主面(ラップのときに下側となる面)が凸面である場合とがある。
さらに、上記両面ラップ加工を完了したウェーハwの第1の主面と第2の主面の上下を反転させて両面研磨装置20にセットし、このウェーハを両面研磨加工する(図3のステップS14)。この実施の形態2では、上定盤10a側を凸にしてラップ加工されたウェーハは、下定盤20b側を凸にして研磨加工されることになり、逆に下定盤10b側を凸にしてラップ加工されたウェーハは、上定盤20a側を凸にして研磨加工されることになる。そして、研磨加工したウェーハを洗浄する。
以上のように本発明の実施の形態2によれば、スライスされたウェーハを両面ラップしたあと、このウェーハの主面を反転させて(上面と下面とをひっくり返して)、両面研磨をすることにより、ウェーハのワープ品質を従来と同等以上に保持しつつ、ウェーハのナノトポロジーを従来よりも改善することができる。
上記図1の4つの手順A〜Dについて、1つの手順を複数のロットずつ実施した。それぞれのロットは、所定枚数のシリコンウェーハによって構成されており、上記図2のステップS2によってあらかじめ反りの向きを判別してある。手順A〜Dのそれぞれについて、ラップ研磨後のナノトポを評価するとともに、ラップ研磨によるワープ改善率(研磨後ワープ計測値/ラップ前ワープ計測値)を評価した。なお、ナノトポは、ウェーハ主面の微視的凹凸であり、ウェーハ面内の例えば2mm□あるいは10mm□の領域内においての凹凸の高さである。また、ワープは、ウェーハ主面の巨視的凹凸(うねり)であり、ウェーハの基準面から第1の主面側の中心面までの最大変位値と、上記基準面から第2の主面側の中心面までの最大変位値の合計値である。
図1において、手順Aは、上記実施の形態1で説明したラップ研磨手順に相当するものであって、ラップ加工では反りの凸面をラップ装置10の上定盤10a側とし、研磨加工ではウェーハの主面を反転させて反りの凸面を研磨装置20の下定盤20b側とするものである。また、手順Bは、上記手順Aとともに上記実施の形態2で説明したラップ研磨手順に相当するものであって、上記手順Aとは逆に、ラップ加工では反りの凸面をラップ装置10の下定盤10b側とし、研磨加工ではウェーハの主面を反転させて反りの凸面を研磨装置20の上定盤20a側とするものである。
これに対し、図1の手順Cは、反りの凸面をラップ装置10上定盤10a側および研磨装置20の下定盤20a側にして、両面ラップおよび両面研磨をする手順である。逆に、図1の手順Dは、反りの凸面をラップ装置10の下定盤10b側および研磨装置20の下定盤20b側にして、両面ラップおよび両面研磨をする手順である。つまり、手順CおよびDは、ラップ加工と研磨加工でウェーハの反りの向きを反転させない手順である。
[ナノトポの改善評価]
図4は図1の手順A〜Dによってラップ加工および研磨加工したシリコンウェーハのナノトポを示す図であり、(a)〜(d)のそれぞれは手順A〜Dによるラップ研磨後のナノトポである。ナノトポの計測装置には、ADE社製のSQMを使用し、計測単位は10mm□に設定した。図4において、横軸は測定値であり、縦軸左側はその測定値の度数(Freq.)、縦軸右側は測定値0からの度数累計(Cum.)である。
図4は図1の手順A〜Dによってラップ加工および研磨加工したシリコンウェーハのナノトポを示す図であり、(a)〜(d)のそれぞれは手順A〜Dによるラップ研磨後のナノトポである。ナノトポの計測装置には、ADE社製のSQMを使用し、計測単位は10mm□に設定した。図4において、横軸は測定値であり、縦軸左側はその測定値の度数(Freq.)、縦軸右側は測定値0からの度数累計(Cum.)である。
ラップ加工と研磨加工とでウェーハの凸面を上側にしたまま反転しない手順C(図4(c))においてのラップ研磨後のナノトポの計測値平均は38.4nmであり、同じくラップ加工と研磨加工とでウェーハの凸面を下側にしたまま反転しない手順D(図4(d))においてのラップ研磨後のナノトポの計測値平均は38.2nmであった。
これに対し、ラップ加工ではウェーハの凸面を上側とし、研磨加工ではウェーハを反転させて凸面を下側とする手順A(図4(a))においてのラップ研磨後のナノトポの計測値平均は26.9nmであった。また、これとは逆に、ラップ加工ではウェーハの凸面を下側とし、研磨加工ではウェーハを反転させて凸面を上側とする手順B(図4(b))においてのラップ研磨後のナノトポの計測値平均は29.5nmであった。
図5は図1の手順A〜Dによってラップ加工および研磨加工したシリコンウェーハのナノトポの様子を示す写真(SQMマップ)であり、(a)は手順AまたはBによってラップ研磨した8枚のウェーハ、(b)は手順CまたはDによってラップ研磨した8枚のウェーハである。
ウェーハの反りの向きを反転しないでラップ加工および研磨加工をする手順CまたはDによる図5(b)では、特にウェーハエッジから15mmほど内側の円環領域のナノトポの悪化が認められる。しかし、ラップ加工と研磨加工とでウェーハの反りの向きを反転させた上記実施の形態1または2の手順(図1の手順AまたはB)による図5(a)では、上記図5(b)と比較して、ナノトポ、特にウェーハエッジ近傍の円環パターンが改善されている様子が判る。
図4および図5のように、ウェーハの反りの向きを、ラップ加工時と研磨加工時とで反転させることにより、ナノトポを大きく改善できることが判る。
[ワープの改善評価]
図6は図1の手順A〜Dによってラップ加工および研磨加工したシリコンウェーハのワープ改善効果を説明する図であり、(a)〜(d)のそれぞれは手順A〜Dによるラップ研磨前後のワープである。ADE社製の三点支持裏返し法による計測装置を使用して、ラップ加工前のワープおよび研磨加工後のワープをそれぞれ計測した。図6において、横軸はラップ加工前(スライス後)のワープ計測値、縦軸は研磨加工後のワープ計測値である。
図6は図1の手順A〜Dによってラップ加工および研磨加工したシリコンウェーハのワープ改善効果を説明する図であり、(a)〜(d)のそれぞれは手順A〜Dによるラップ研磨前後のワープである。ADE社製の三点支持裏返し法による計測装置を使用して、ラップ加工前のワープおよび研磨加工後のワープをそれぞれ計測した。図6において、横軸はラップ加工前(スライス後)のワープ計測値、縦軸は研磨加工後のワープ計測値である。
ラップ加工ではウェーハの凸面を下側とし、研磨加工ではウェーハを反転させて凸面を上側とする手順B(図4(b))においてのワープ改善率平均(研磨後ワープ計測値平均/ラップ前ワープ計測値平均)は0.922(図6(b)のLBの傾き)であり、ラップ加工と研磨加工とでウェーハの凸面を下側にしたまま反転しない手順D(図4(d))においてのワープ改善率平均は0.869(図6(b)のLDの傾き)であった。
これに対し、ラップ加工ではウェーハの凸面を上側とし、研磨加工ではウェーハを反転させて凸面を下側とする手順A(図4(a))においてのワープ改善率平均は0.539(図6(a)のLAの傾き)であった。また、ラップ加工と研磨加工とでウェーハの凸面を上側にしたまま反転しない手順C(図4(c))においてのワープ改善率平均は0.584(図6(c)のLCの傾き)であった。
図6のように、ラップ加工時のウェーハの反りの向きを上側(上定盤側)に凸とすることにより、ワープを改善できることが判る。なお、このワープについては、研磨加工時にウェーハの主面を反転させた場合にも、ウェーハを反転させずに上定盤側を凸面にしたままの場合にも、同様に改善することができる。
なお、ラップ加工時と研磨加工時でウェーハの反りの向きを反転させた研磨後(手順A後または手順B後)のウェーハについて、バウ(BOW)、ウェーハ平坦度の指標の1つであるSBIR、外観検査歩留、およびパーティクル検査歩留の評価をしたが、ラップ加工時と研磨加工時でウェーハの反りの向きを反転させなかった研磨後(手順C後または手順D後)のウェーハと同等以上の結果を得られた。
10 ラップ装置、 10a 上定盤、 10b 下定盤、 20 研磨装置、 20a 上定盤、 20b 下定盤。
Claims (3)
- 第1の主面と第2の主面に両面研磨を施した半導体ウェーハを製造する半導体ウェーハの製造方法であって、
前記半導体ウェーハの第1の主面を上側、第2の主面を下側として、両主面をラップ加工するラップ工程と、
ラップ加工した前記半導体ウェーハの主面を反転させ、前記第1の主面を下側、前記第2の主面を下側として、両主面を研磨加工する研磨工程と
を含むことを特徴とする半導体ウェーハの製造方法。 - 前記半導体ウェーハの反りの向きが、前記ラップ工程では上側に凸であり、前記研磨工程では下側に凸であることを特徴とする請求項1に記載の半導体ウェーハの製造方法。
- 前記ラップ工程の前に、前記半導体ウェーハの反りの向きを判別する判別工程をさらに含むことを特徴とする請求項2に記載の半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167380A JP2010010358A (ja) | 2008-06-26 | 2008-06-26 | 半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167380A JP2010010358A (ja) | 2008-06-26 | 2008-06-26 | 半導体ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010358A true JP2010010358A (ja) | 2010-01-14 |
Family
ID=41590502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167380A Pending JP2010010358A (ja) | 2008-06-26 | 2008-06-26 | 半導体ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010358A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017026092A1 (ja) * | 2015-08-07 | 2017-02-16 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
JP2018037517A (ja) * | 2016-08-31 | 2018-03-08 | 株式会社Sumco | 半導体ウェーハのラッピング方法および半導体ウェーハ |
-
2008
- 2008-06-26 JP JP2008167380A patent/JP2010010358A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017026092A1 (ja) * | 2015-08-07 | 2017-02-16 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
JP2017037922A (ja) * | 2015-08-07 | 2017-02-16 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
CN107851569A (zh) * | 2015-08-07 | 2018-03-27 | 信越半导体株式会社 | 半导体晶圆的制造方法 |
US10395933B2 (en) | 2015-08-07 | 2019-08-27 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing semiconductor wafer |
TWI685030B (zh) * | 2015-08-07 | 2020-02-11 | 日商信越半導體股份有限公司 | 半導體晶圓的製造方法 |
CN107851569B (zh) * | 2015-08-07 | 2021-07-23 | 信越半导体株式会社 | 半导体晶圆的制造方法 |
JP2018037517A (ja) * | 2016-08-31 | 2018-03-08 | 株式会社Sumco | 半導体ウェーハのラッピング方法および半導体ウェーハ |
WO2018042761A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社Sumco | 半導体ウェーハのラッピング方法および半導体ウェーハ |
KR20190004771A (ko) * | 2016-08-31 | 2019-01-14 | 가부시키가이샤 사무코 | 반도체 웨이퍼의 래핑 방법 및 반도체 웨이퍼 |
CN109643650A (zh) * | 2016-08-31 | 2019-04-16 | 胜高股份有限公司 | 半导体晶片的研磨方法及半导体晶片 |
KR102264085B1 (ko) * | 2016-08-31 | 2021-06-10 | 가부시키가이샤 사무코 | 반도체 웨이퍼의 래핑 방법 |
US11456168B2 (en) | 2016-08-31 | 2022-09-27 | Sumco Corporation | Method of lapping semiconductor wafer and semiconductor wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI390616B (zh) | Semiconductor wafer manufacturing method | |
KR101862139B1 (ko) | 반도체 웨이퍼의 제조 방법 | |
KR100945774B1 (ko) | 폴리싱된 반도체 웨이퍼 | |
KR20120101146A (ko) | 반도체 웨이퍼 및 그 제조 방법 | |
TWI400743B (zh) | Silicon wafer and its manufacturing method | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JP2010010358A (ja) | 半導体ウェーハの製造方法 | |
JP5074845B2 (ja) | 半導体ウェハの研削方法、及び半導体ウェハの加工方法 | |
JP2006294774A (ja) | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 | |
JP6855955B2 (ja) | レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法 | |
JP2010040876A (ja) | 半導体ウェーハの製造方法 | |
JP2009302478A (ja) | 半導体ウェーハの製造方法 | |
JP4615182B2 (ja) | 半導体ウェーハの製造方法 | |
US9193025B2 (en) | Single side polishing using shape matching | |
KR20220082036A (ko) | 웨이퍼의 연마 방법 및 실리콘 웨이퍼 | |
JP5515253B2 (ja) | 半導体ウェーハの製造方法 | |
KR102477930B1 (ko) | 웨이퍼의 양면연마방법 및 양면연마장치 | |
JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4681970B2 (ja) | 研磨パッドおよび研磨機 | |
JP2002025950A (ja) | 半導体ウェーハの製造方法 | |
JP5846223B2 (ja) | 基板および発光素子 | |
US20090311460A1 (en) | Semiconductor wafer | |
JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
JP5589339B2 (ja) | 基板の研磨方法 | |
JP2001223187A (ja) | 半導体ウェーハの製造方法 |