CN107851569A - 半导体晶圆的制造方法 - Google Patents

半导体晶圆的制造方法 Download PDF

Info

Publication number
CN107851569A
CN107851569A CN201680042042.9A CN201680042042A CN107851569A CN 107851569 A CN107851569 A CN 107851569A CN 201680042042 A CN201680042042 A CN 201680042042A CN 107851569 A CN107851569 A CN 107851569A
Authority
CN
China
Prior art keywords
wafer
warpage
chamfering
semiconductor crystal
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680042042.9A
Other languages
English (en)
Other versions
CN107851569B (zh
Inventor
宇佐美佳宏
天海史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN107851569A publication Critical patent/CN107851569A/zh
Application granted granted Critical
Publication of CN107851569B publication Critical patent/CN107851569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体晶圆的制造方法，包含：自晶棒切割出多个晶圆的切割步骤、将经切割出的多个晶圆的外周部予以倒角的倒角步骤以及将以载体支承外周部的晶圆的双面予以研磨的双面研磨步骤，其中在切割步骤后，于倒角步骤前包含将多个晶圆的翘曲方向排列到一个方向上的翘曲方向调整步骤；在翘曲方向调整步骤之后，在多个晶圆的翘曲方向经排列到一个方向上的状态下，实施倒角步骤以及双面研磨步骤。由此，即使在双面研磨步骤之前实施将晶圆的翘曲方向排列到一个方向上的步骤的情况下，也能抑制双面研磨后的晶圆的平坦度的恶化。

Description

半导体晶圆的制造方法
技术领域
本发明涉及半导体晶圆的制造方法。
背景技术
以往，硅晶圆等的半导体晶圆的制造是自切割硅晶棒制作晶圆开始，实施晶圆的倒角、抛光、蚀刻、研磨以及洗净等的各个步骤而进行。更进一步，为了尝试使形成装置的晶圆表面无缺陷化，利用通过例如气相磊晶法而于晶圆表面使磊晶层成长的技术(参考专利文献1)。
然而，于硅晶圆上使磊晶层成长的情况下，硅晶圆与磊晶层之间的关系，在互相的参杂浓度为相异的情况下，各自所构成的原子的晶格数则不相同。因此，在表面施有磊晶成长的硅晶圆则容易发生翘曲之事为人所知。
作为其对策，利用在磨削步骤及研磨步骤中的至少一个，加工而使硅晶圆的中央部形成碗状的凹陷，使晶圆发生翘曲的方法(参考专利文献2)。如此一来，由于通过在磨削步骤等中所发生的翘曲能抵消硅晶圆与磊晶层的参杂浓度的差异所产生的应力的缘故，能抑制磊晶晶圆的大翘曲的发生。
[现有技术文献]
[专利文献]
[专利文献1]日本特开平6-112120号公报
[专利文献2]日本特开2008-140856号公报
发明内容
[发明所欲解决的问题]
然而，专利文献2所揭露的方法，若不是利用单面吸附机构支承晶圆的单面的磨削或是研磨步骤则无法对应。因此，有必要有一种技术，即使是在未具有单面吸附机构且具有研磨晶圆的双面的双面研磨等步骤的半导体晶圆的制造方法中，仍能抑制磊晶成长后的大翘曲的发生。
于此，在测定晶圆的翘曲的方向，照射决定正反的激光标记之前或双面研磨之前，若有必要，则翻转晶圆而使翘曲的方向排列到一个方向上之后才使磊晶层成长的方法被想到。在磊晶成长用晶圆的情况下，能使晶圆的翘曲的方向成为向下侧凸的方向。但是，对于为了排列翘曲的方向而经翻转的晶圆，实施利用载体的双面研磨，则有平坦度会恶化的问题。再者，为了阻止如此在双面研磨时的平坦度的恶化，虽然于双面研磨后排列晶圆的翘曲的方向，之后照射激光标记的方法亦被考虑，但是在此情况下，由于激光标记的碎片，会发生晶圆的平坦度的恶化。
鉴于如前述的问题，本发明的目的提供一种半导体晶圆的制造方法，即使在双面研磨步骤之前实施将晶圆的翘曲的方向排列到一个方向上的步骤的情况下，也能抑制双面研磨后的晶圆的平坦度的恶化。
[解决问题的技术手段]
为了达成上述目的，本发明提供一种半导体晶圆的制造方法，包含：一切割步骤，自晶棒切割出多个晶圆；一倒角步骤，将经切割出的该多个晶圆的外周部予以倒角；以及一双面研磨步骤，对经倒角后的该多个晶圆，使用一用于支承该晶圆的外周部的载体而予以支承，对经以该载体而支承外周部的该晶圆的双面予以研磨，其中在该切割步骤之后，于该倒角步骤之前包含一翘曲方向调整步骤，将该多个晶圆的翘曲的方向排列到一个方向上；在该翘曲方向调整步骤之后，在该多个晶圆的翘曲的方向经排列到一个方向上的状态下，实施该倒角步骤以及该双面研磨步骤。
如此一来，在该切割步骤之后，于该倒角步骤之前，通过将多个晶圆的翘曲的方向排列到一个方向上，而能抑制在双面研磨步骤中的双面研磨后的晶圆的平坦度的恶化。
此时，在该翘曲方向调整步骤中，能通过判别该多个晶圆的翘曲的方向，基于该判别结果，将该多个晶圆中一部分的晶圆予以翻转，而使该多个晶圆的翘曲的方向排列到一个方向上。
更具体而言，在翘曲方向调整步骤之中，如此一来能将多个晶圆的翘曲的方向排列到一个方向上。
〔对照现有技术的功效〕
本发明的半导体晶圆的制造方法，即使在双面研磨步骤之前实施将晶圆的翘曲的方向排列到一个方向上的步骤的情况下，也能抑制双面研磨后的晶圆的平坦度的恶化。
附图说明
图1是显示本发明的半导体晶圆的制造方法的一范例的流程图。
图2是显示得以在本发明的半导体晶圆的制造方法的双面研磨步骤中使用的双面研磨装置的一范例的示意图。
图3是显示在实施例中的双面研磨后的晶圆的SFQR的测定结果的图。
图4是显示在比较例中的双面研磨后的晶圆的SFQR的测定结果的图。
具体实施方式
以下，虽然对本发明的实施方式进行说明，但本发明并非限定于此。
如同上述，关于为了将晶圆的翘曲的方向排列到一个方向上而在激光标记前经进行翻转的晶圆，在实施使用载体的双面研磨的情况下，观察到有平坦度的大幅度的恶化。于是，本发明的发明人着眼于晶圆的端面形状而进行各种实验。
其结果，彻查出：晶圆端部的上部及下部的加工量差异的关系为上下非对象的倒角形状与载体的接触晶圆的端面的形状之间的啮合，会由于在双面研磨之前翻转晶圆而发生变化。然后彻查出：此啮合的变化会与在双面研磨中的晶圆的平坦度的恶化有所关连。于是，本发明的发明人等找出：通过于倒角加工前将该晶圆的方向排列到一个方向上，能抑制使用载体的双面研磨后的平坦度的恶化，而完成了本发明。
以下参考图1与图2而说明本发明的半导体晶圆的制造方法。如图1所示，本发明的半导体晶圆的制造方法至少包含：自晶棒切割出多个晶圆的切割步骤(图1的S101)、将多个晶圆的翘曲的方向排列到一个方向上的翘曲方向调整步骤(图1的S102)、将经切割出的多个晶圆的外周部予以倒角的倒角步骤(图1的S103)以及将晶圆双面予以研磨的双面研磨步骤(图1的S104)。
首先，进行切割步骤(图1的S101)。在此步骤中，将硅晶棒等的晶棒切割成多片的晶圆。切割能使用线锯而进行。通过线锯而切割晶棒的情况下，形成线列的具有沟槽的滚筒或晶棒本体，由于其他各部位的热膨胀的影响，在晶棒的两端会做成具有相反方向的翘曲的晶圆。另外，在本发明中得以使用的切割装置并非限定于线锯。线锯以外，亦可使用具备内周刃或带锯的切割装置。
接着，在切割步骤(图1的S101)之后、倒角步骤(图1的S103)之前，进行翘曲方向调整步骤(图1的S102)。在翘曲方向调整步骤中，能通过例如以下的方法而将多个晶圆的翘曲的方向排列到一个方向上。
首先，判别多个晶圆的翘曲的方向。各个晶圆的翘曲的方向，能将Bow作为指标来评价。Bow是自晶圆中心的基准面至晶圆中点的中心面的位移量的数值。若Bow的值为负值，则能判断晶圆的翘曲是向下侧凸，相反地，Bow的值为正值，则能判断晶圆的翘曲为向上侧凸。Bow的测定能使用SBW-330(Kobelco Research Institute制)等的测定装置。
接下来，基于多个晶圆的翘曲的方向的判别结果，通过将多个晶圆之中的一部分的晶圆予以翻转，而将多个晶圆的翘曲的方向排列到一个方向上。此时，多个晶圆的翘曲的方向排列为向下侧凸或向上侧凸中任一种方向皆可。晶圆的翻转作业能使用附加于SBW-330等的测定装置的翻转机构而进行。
实施翘曲方向调整步骤之后，实施倒角步骤(图1的S103)。在本发明的半导体晶圆的制造方法之中，在此倒角步骤中，在多个晶圆的翘曲的方向已排列到一个方向上的状态下，将晶圆的外周部予以倒角。
在倒角步骤的实施后，实施双面研磨步骤(图1的S104)。在本发明的半导体晶圆的制造方法之中，双面研磨步骤亦是在多个晶圆的翘曲的方向已排列到一个方向上的状态下，将晶圆的双面予以研磨。于双面研磨中，例如，可使用如图2的双面研磨装置。
如图2所示，双面研磨装置10具有上下相对而设置的上定盘11及下定盘12，于各定盘11、12分别贴附有研磨布13。于上定盘11与下定盘12之间的中心部设置有太阳齿轮14，于周缘部设置有环状的内齿轮15。晶圆W通过被插入于载体16的支承孔而使外周部受支承，而夹于上定盘11与下定盘12之间。
再者，太阳齿轮14以及内齿轮15的各齿部与载体16的外周齿啮合，伴随着上定盘11以及下定盘12通过驱动源而旋转，载体16在自转的同时绕着太阳齿轮14公转。此时，以载体16的支承孔而支承外周部的晶圆W，通过滑接于上下的研磨布13而使两个表面同时受研磨。另外，于晶圆W的研磨时，自未图示的喷嘴供给研磨浆至晶圆W。
在本发明中，在倒角步骤的实施之前，将多个晶圆的翘曲的方向排列到一个方向上。因此，在以载体16支承晶圆W的外周部的同时所进行的双面研磨中，晶圆的倒角形状与载体的接触于晶圆的端面的形状(图2的研磨装置10之中载体16的支承孔的内周面的形状)的啮合，对于各晶圆皆为相同。因此，即使在实施将晶圆的翘曲的方向排列到一个方向上的步骤的情况下，也能抑制由于双面研磨而发生的晶圆的平坦度的恶化。
另外，本发明的半导体晶圆的制造方法，除了切割步骤、翘曲方向调整步骤、倒角步骤以及双面研磨步骤之外，亦可包含在半导体晶圆的制造之中一般被使用的其他的步骤。例如，亦可包含：倒角步骤后的为了将晶圆平坦化的抛光步骤、去除由于抛光所造成的损伤的蚀刻步骤、或是于双面研磨步骤的晶圆的表面照射激光而标记的激光标记步骤等。
[实施例]
以下表示本发明的实施例以及比较例而更具体地说明本发明，但是本发明并非限定于此实施例。
[实施例]
依照本发明的半导体晶圆的制造方法而制造半导体晶圆。
实施例以切割步骤、翘曲方向调整步骤、倒角步骤、抛光步骤、激光标记步骤以及双面研磨步骤的顺序而实施。
在切割步骤之中，实施例以及后述的比较例皆将以CZ法(柴氏提拉法)所制造的直径300mm的硅晶棒通过线锯切割而制作晶圆。
在翘曲方向调整步骤之中，将翘曲的方向排列成在全部的晶圆成为向下侧凸的方向。此时，以SBW-300测定各个晶圆的Bow值，判别翘曲的方向。然后，使用附加在SBW-330的翻转机构将翘曲的方向为向上侧凸的晶圆予以翻转，而使晶圆的翘曲的方向排列到向下侧凸的方向。
在实施例之中，在多个晶圆的翘曲的方向经排列到一个方向上的状态下，实施倒角步骤以及双面研磨步骤。
双面研磨步骤的结束后，为了对在翘曲方向调整步骤中所翻转的晶圆的双面研磨后的平坦度予以评价，测定SFQR(Site front surface referenced least squaresrange)。SFQR为在表面上决定任意大小的小区块，于此小区块以最小平方法所求得的面作为基准面时，相对于此基准面的正以及负的偏差的范围。再者，SFQR的测定使用WaferSight(KLA-TENCO公司制)。
于图3表示实施例的SFQR的测定结果。如图3所示，SFQR＝21～24nm的晶圆的比率为最多，其比率超过30％。再者，SFQR＝36nm之前的累积频率则达到100％。自此结果可得知，在倒角步骤之前，若以将晶圆的翘曲的方向排列到一个方向上的本发明的半导体晶圆的制造方法，可抑制双面研磨所致的平坦度的恶化，而能高比率地得到平坦性良好的半导体晶圆。
[比较例]
在半导体晶圆的制造之中的各个制造步骤的顺序为：切割步骤、倒角步骤、翘曲方向调整步骤、抛光步骤、激光标记步骤以及双面研磨步骤的顺序，亦即，除了于倒角加工后实施翘曲方向调整步骤以外，以与实施例相同的条件制造半导体晶圆。更进一步，以与实施例相同的方法，对在翘曲方向调整步骤中所翻转的晶圆的双面研磨后的SFQR予以测定。
于图4表示比较例的SFQR的测定结果。SFQR＝33～36nm的晶圆的比率为最多，其比率为20％。然后，累积频率在SFQR＝60nm终于达到100％。由此可见，在比较例之中，与实施例相比，平坦性更为恶化的半导体晶圆的比率变高。
此外，本发明并不限定于上述的实施例。上述实施例为举例说明，凡具有与本发明的申请专利范围所记载的技术思想实质上同样的构成，产生相同的功效者，不论为何物皆包含在本发明的技术范围内。

Claims (2)

1.一种半导体晶圆的制造方法，包含：
切割步骤，自晶棒切割出多个晶圆；
倒角步骤，将经切割出的该多个晶圆的外周部予以倒角；以及
双面研磨步骤，对经倒角后的该多个晶圆，使用用于支承该晶圆的外周部的载体而予以支承，对经以该载体而支承外周部的该晶圆的双面予以研磨，
其中在该切割步骤之后，于该倒角步骤之前包含翘曲方向调整步骤，将该多个晶圆的翘曲的方向排列到一个方向上；
在该翘曲方向调整步骤之后，在该多个晶圆的翘曲的方向经排列到一个方向上的状态下，实施该倒角步骤以及该双面研磨步骤。
2.如权利要求1所述的半导体晶圆的制造方法，其中在该翘曲方向调整步骤中，通过判别该多个晶圆的翘曲的方向，基于该判别结果，将该多个晶圆中一部分的晶圆予以翻转，而使该多个晶圆的翘曲的方向排列到一个方向上。
CN201680042042.9A 2015-08-07 2016-07-15 半导体晶圆的制造方法 Active CN107851569B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-157347 2015-08-07
JP2015157347A JP6281537B2 (ja) 2015-08-07 2015-08-07 半導体ウェーハの製造方法
PCT/JP2016/003339 WO2017026092A1 (ja) 2015-08-07 2016-07-15 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107851569A true CN107851569A (zh) 2018-03-27
CN107851569B CN107851569B (zh) 2021-07-23

Family

ID=57984211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680042042.9A Active CN107851569B (zh) 2015-08-07 2016-07-15 半导体晶圆的制造方法

Country Status (8)

Country Link
US (1) US10395933B2 (zh)
JP (1) JP6281537B2 (zh)
KR (1) KR102277171B1 (zh)
CN (1) CN107851569B (zh)
DE (1) DE112016003032T5 (zh)
SG (1) SG11201800460YA (zh)
TW (1) TWI685030B (zh)
WO (1) WO2017026092A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540750A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法
CN111872780A (zh) * 2020-07-20 2020-11-03 上海新欣晶圆半导体科技有限公司 一种改善硅片边缘翘曲的方法
CN112542373A (zh) * 2020-11-05 2021-03-23 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216157A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 晶片背面密封的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394355A (zh) * 2000-10-26 2003-01-29 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
CN100435289C (zh) * 2003-12-01 2008-11-19 胜高股份有限公司 硅晶片的制造方法
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
CN102770940A (zh) * 2010-03-05 2012-11-07 并木精密宝石株式会社 带多层膜的单晶衬底、带多层膜的单晶衬底的制造方法以及元件制造方法
WO2014118860A1 (ja) * 2013-01-29 2014-08-07 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
US6613591B1 (en) * 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP2005103683A (ja) * 2003-09-29 2005-04-21 Toshiba Ceramics Co Ltd ワイヤソー
JP4991229B2 (ja) * 2006-09-22 2012-08-01 信越半導体株式会社 切断方法およびエピタキシャルウエーハの製造方法
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP4816511B2 (ja) * 2007-03-06 2011-11-16 信越半導体株式会社 切断方法およびワイヤソー装置
KR101173766B1 (ko) * 2010-08-11 2012-08-13 주식회사 엘지실트론 웨이퍼 수용 장치, 캐리어 및 웨이퍼 연마 장치
KR20140100549A (ko) * 2011-12-01 2014-08-14 엠이엠씨 일렉트로닉 머티리얼스 쏘시에떼 퍼 아찌오니 와이어 소우에서 슬라이싱된 웨이퍼들의 표면 프로파일들을 제어하기 위한 시스템들 및 방법들
JP6079554B2 (ja) * 2013-10-22 2017-02-15 信越半導体株式会社 半導体ウェーハの製造方法
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394355A (zh) * 2000-10-26 2003-01-29 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
CN100435289C (zh) * 2003-12-01 2008-11-19 胜高股份有限公司 硅晶片的制造方法
JP2010010358A (ja) * 2008-06-26 2010-01-14 Sumco Corp 半導体ウェーハの製造方法
CN102770940A (zh) * 2010-03-05 2012-11-07 并木精密宝石株式会社 带多层膜的单晶衬底、带多层膜的单晶衬底的制造方法以及元件制造方法
WO2014118860A1 (ja) * 2013-01-29 2014-08-07 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540750A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法
CN111872780A (zh) * 2020-07-20 2020-11-03 上海新欣晶圆半导体科技有限公司 一种改善硅片边缘翘曲的方法
CN111872780B (zh) * 2020-07-20 2022-04-15 上海中欣晶圆半导体科技有限公司 一种改善硅片边缘翘曲的方法
CN112542373A (zh) * 2020-11-05 2021-03-23 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法

Also Published As

Publication number Publication date
TW201707079A (zh) 2017-02-16
US20180226258A1 (en) 2018-08-09
US10395933B2 (en) 2019-08-27
SG11201800460YA (en) 2018-02-27
TWI685030B (zh) 2020-02-11
KR20180031694A (ko) 2018-03-28
DE112016003032T5 (de) 2018-03-22
KR102277171B1 (ko) 2021-07-14
WO2017026092A1 (ja) 2017-02-16
CN107851569B (zh) 2021-07-23
JP2017037922A (ja) 2017-02-16
JP6281537B2 (ja) 2018-02-21

Similar Documents

Publication Publication Date Title
Pei et al. Grinding of silicon wafers: a review from historical perspectives
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
CN103889655B (zh) 双面研磨方法
CN107851569A (zh) 半导体晶圆的制造方法
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
KR101846926B1 (ko) 웨이퍼의 양면 연마방법
CN104602864B (zh) 双面研磨方法
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
US20090311948A1 (en) Method for producing semiconductor wafer
CN103415913B (zh) 硅晶片的制造方法
US20100009521A1 (en) Method of producing semiconductor wafer
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
CN110383427B (zh) 晶圆的制造方法
WO2016170721A1 (ja) エピタキシャルウェーハの製造方法
CN102152417B (zh) 将由半导体材料组成的晶体切割成多个晶片的方法
KR101328775B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법
KR20050077753A (ko) 반도체 웨이퍼의 제조 방법
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
KR101322969B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant