CN110383427B - 晶圆的制造方法 - Google Patents

晶圆的制造方法 Download PDF

Info

Publication number
CN110383427B
CN110383427B CN201880016747.2A CN201880016747A CN110383427B CN 110383427 B CN110383427 B CN 110383427B CN 201880016747 A CN201880016747 A CN 201880016747A CN 110383427 B CN110383427 B CN 110383427B
Authority
CN
China
Prior art keywords
wafer
chamfering
chamfered
manufacturing
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880016747.2A
Other languages
English (en)
Other versions
CN110383427A (zh
Inventor
中谷友哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN110383427A publication Critical patent/CN110383427A/zh
Application granted granted Critical
Publication of CN110383427B publication Critical patent/CN110383427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

本发明提供一种晶圆的制造方法，该方法包含晶圆周缘部的倒角加工、主要面的研磨或双面磨削加工、蚀刻加工、主要面的镜面抛光加工以及倒角部的镜面抛光加工的各步骤，其中，倒角部的截面形状由以下所构成：与第一主要面连续的第一倾斜部、与第一倾斜部连续且曲率半径R1的第一圆弧部、与第二主要面连续的第二倾斜部、与第二倾斜部连续且曲率半径R2的第二圆弧部、以及连接第一圆弧部及第二圆弧部的端部，其中，在倒角加工中，将R1及R2加工为与产品晶圆中的R1及R2的目标值范围内相比更小，在倒角部的镜面抛光加工中，将R1及R2加工为在产品晶圆中的R1及R2的目标值范围内。由此，提供能够抑制由于蚀刻产生的倒角截面形状的圆周方向参差的晶圆的制造方法。

Description

晶圆的制造方法
技术领域
本发明涉及晶圆的制造方法。
背景技术
作为半导体晶圆的制造方法，一般依次进行：(a)从单晶锭切片得到薄板晶圆的切片步骤；(b)用于防止晶圆外周部的缺角的倒角步骤；(c)为了消除晶圆厚度参差的研磨步骤或双面磨削步骤；(d)为了除去因上述的倒角加工、研磨或磨削导致的加工形变或污染物的蚀刻步骤；(e)使晶圆的主表面的单面或双面成为镜面的镜面抛光步骤；以及(f)使倒角部成为镜面的镜面抛光步骤。
在上述的蚀刻步骤中具有：使用例如由氟化氢、硝酸、醋酸等构成的混合酸的酸蚀刻、以及使用氢氧化钠或氢氧化钾等碱的碱蚀刻。
酸蚀刻具有容易控制蚀刻率或表面状态的优点，但另一方面，具有因蚀刻率较大而使通过研磨及双面磨削提升的晶圆平坦度恶化的缺点。
另一方面，碱蚀刻之中，因蚀刻率较慢而能够维持晶圆的平坦度，具有能够在蚀刻后得到良好平坦度的晶圆的优点。
近年来，为了达到严格的平坦度要求，碱蚀刻被广泛地使用。
现有技术文献
专利文献
专利文献1：国际公开第WO2008/093488号手册
专利文献2：日本专利公开2015-153999号公报
发明内容
(一)要解决的技术问题
然而，特别在碱蚀刻中，根据结晶方位而蚀刻速度有所不同，因此倒角部的最外周及曲线部的蚀刻量会根据结晶方位角度而异，其后果是，造成倒角截面形状根据圆周方向的位置而变化。
此外，由于之后进行的倒角部镜面抛光加工的留量在圆周方向均一，导致通过碱蚀刻加工所产生的倒角截面形状尺寸残留圆周方向的参差，而出现无法得到在圆周方向均一的倒角截面形状的问题。
鉴于上述问题点，本发明的目的在于提供一种晶圆的制造方法，其能够抑制蚀刻所生成的倒角截面形状的圆周方向的参差。
(二)技术方案
为解决上述问题，本发明提供一种晶圆的制造方法，所述制造方法制造作为产品的晶圆，其中，所述制造方法包含下列步骤：对从单晶锭切片得到的晶圆的周缘部予以磨削而进行倒角加工；对进行过所述倒角加工的晶圆的主要面进行研磨或双面磨削加工；对进行过所述研磨或双面磨削加工的晶圆进行蚀刻加工；对进行过所述蚀刻加工的晶圆的主要面进行单面或双面的镜面抛光加工；以及对进行过所述镜面抛光加工的晶圆的倒角部进行镜面抛光加工，所述制造方法的特征在于，进行所述倒角加工的步骤之后的晶圆中的倒角部的截面形状由以下所构成：第一倾斜部，与第一主要面连续，并且从所述第一主要面倾斜，其中，所述第一主要面是所述晶圆的一侧的主要面；第一圆弧部，是与所述第一倾斜部连续的圆弧状的部分，且具有曲率半径R1；第二倾斜部，与第二主要面连续，并且从所述第二主要面倾斜，其中，所述第二主要面是所述晶圆的另一侧的主要面；第二圆弧部，是与所述第二倾斜部连续的圆弧状的部分，且具有曲率半径R2；以及端部，连接所述第一圆弧部及所述第二圆弧部，并且构成所述晶圆的最外周端部，其中，在所述倒角加工中，以使得所述R1及所述R2与所述作为产品的晶圆中的所述R1及所述R2的目标值范围内相比更小的方式进行倒角加工，在所述倒角部的镜面抛光加工中，以使得所述R1及所述R2在所述作为产品的晶圆中的所述R1及所述R2的目标值范围内的方式进行所述倒角部的镜面抛光加工，而制造所述作为产品的晶圆。
如果根据这样的晶圆的制造方法，能够制造出具有目标值的范围内的R1及R2，并且与以往相比具有在圆周方向更均一的倒角截面形状的晶圆作为产品晶圆。
另外，在所述倒角加工中，优选以使得所述R1及所述R2在50μm以上200μm以下的范围内的方式进行加工。
通过按照上述范围进行倒角加工，能够更有效地获得作为产品的晶圆的倒角截面形状在圆周方向的均一性。
另外，在晶圆的制造方法中，能够使用碱性水溶液进行所述蚀刻加工。
通过这样的使用碱性水溶液的蚀刻加工，使晶圆的主要面的平坦度变得容易维持。另外，本发明的晶圆的制造方法特别适合用于进行碱蚀刻加工的场合，该碱蚀刻加工使用容易让倒角截面形状在晶圆圆周方向的分布产生变化的碱性水溶液。
另外，所述单晶锭可以是单晶硅锭。
本发明的晶圆的制造方法，尤其能够适用于自单晶硅锭得到的单晶硅晶圆的制造方法。
(三)有益效果
根据本发明的晶圆的制造方法，作为产品晶圆，能够制造具有目标值的范围内的R1及R2，并且较以往相比具有在圆周方向更均一的倒角截面形状的晶圆。特别是即使在容易让倒角截面形状根据晶圆圆周方向的位置发生变化的使用碱进行的蚀刻的场合，也能够制造具有在圆周方向均一的倒角截面形状的晶圆。
附图说明
图1是表示本发明的晶圆的制造方法的一例的流程图。
图2是表示根据实施例1的倒角加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图3是表示根据实施例1的蚀刻加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图4是表示根据实施例1的倒角部镜面抛光加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图5是表示根据实施例1的倒角部镜面抛光加工后的倒角截面形状尺寸BC值的圆周方向变化的图。
图6是表示根据实施例2的倒角加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图7是表示根据实施例2的蚀刻加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图8是表示根据实施例2的倒角部镜面抛光加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图9是表示根据实施例2的倒角部镜面抛光加工后的倒角截面形状尺寸BC值的圆周方向变化的图。
图10是表示根据比较例的倒角加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图11是表示根据比较例的蚀刻加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图12是表示根据比较例的倒角部镜面抛光加工后的倒角截面形状尺寸R1值及R2值的圆周方向变化的图。
图13是表示根据比较例的倒角部镜面抛光加工后的倒角截面形状尺寸BC值的圆周方向变化的图。
图14是说明倒角截面形状尺寸R1值、R2值及BC值的示意截面图。
具体实施方式
以下针对本发明的实施例进行说明，然而本发明不限于此。
如上所述，人们不断寻求一种能够解决蚀刻、特别是碱蚀刻中生成的倒角截面形状在圆周方向上的参差的问题的晶圆的制造方法。
为达到上述目的，本发明人进行积极研究。结果发现：倒角加工阶段，预先以使R1及R2与最终作为产品的晶圆的倒角形状的规格范围内的圆弧部的曲率半径R1及R2的值相比更小的方式进行加工，然后在倒角部镜面抛光阶段，通过以使该R1及R2成为在规格范围内的R1及R2的方式进行镜面抛光，便能够解决上述问题，进而完成了本发明的晶圆的制造方法。
针对以往因碱蚀刻使晶圆周缘部的倒角截面形状变得不均一的问题点，曾经有过种种对策(例如专利文献1、2)。但是，以往未有如本发明这样，在倒角加工阶段将R1及R2设定成与最终晶圆的规格相比更小。特别是以往为了使最终晶圆的圆弧部的R1及R2在规格范围内，进行如下加工：以使得刚进行倒角加工后的圆弧部的R1及R2成为等同于最终晶圆的R1及R2的方式进行设置，并在倒角部镜面抛光步骤使R1及R2变化不大。
以下参考附图并对本发明进行更详细得说明。图1是表示本发明的晶圆的制造方法的一例的流程图。
首先，如图1的(1)所示，将对单晶锭切片而得到切片晶圆(步骤1)。此时的单晶锭可使用单晶硅锭。本发明的晶圆的制造方法，尤其能够适用于半导体晶圆、特别是自单晶硅锭得到的单晶硅晶圆的制造方法。
其次，如图1的(2)所示，将在上述步骤1中从单晶锭切片得到的晶圆的周缘部予以磨削而进行倒角加工(步骤2)。
这里，参考图14对进行倒角加工的步骤之后的晶圆中的倒角部的截面形状(倒角截面形状)进行说明。图14示出晶圆的周缘部11。晶圆具有两个主要面21、22。方便起见，将一侧的主要面称为第一主要面21，而将另一侧的主要面称为第二主要面22。倒角截面形状具有：第一倾斜部31，与第一主要面21连续，并且从该第一主要面21倾斜，该第一主要面21是晶圆的一侧的主要面；第一圆弧部41，是与该第一倾斜部31连续的圆弧状的部分，且具有曲率半径R1。另外，此倒角截面形状具有：第二倾斜部32，与第二主要面22连续，并且从该第二主要面22倾斜，该第二主要面22是晶圆的另一侧的主要面；第二圆弧部42，是与该第二倾斜部32连续的圆弧状的部分，且具有曲率半径R2。另外，倒角截面形状具有端部51，该端部51连接第一圆弧部41及第二圆弧部42，并且构成晶圆的最外周端部。端部51可以几乎是平面。
这里，图14所表示的倒角截面形状的尺寸当中，R1是如上所述的第一圆弧部41的曲率半径，R2是如上所述的第二圆弧部42的曲率半径。作为倒角截面形状的尺寸，另可定义「BC值」。该BC值是从晶圆的最外周端部至晶圆的内侧50μm的位置处的晶圆厚度(参考图14)。
在本发明中，在该步骤2的倒角加工中，以使得R1及R2与作为产品的晶圆的R1及R2的目标值(即产品晶圆的规格)范围内相比更小的方式进行倒角加工。
例如，在最终产品晶圆的规格中，在倒角截面形状尺寸R1值及R2值制定为250μm以上300μm以下的情况下，在倒角加工的阶段以R1值及R2值为小于250μm的方式进行倒角。在本发明中，特别地，优选以倒角截面形状尺寸R1值及R2值在50μm以上200μm以下范围内的方式，进行将上述切片晶圆的周缘部予以磨削的倒角加工。此时，更优选使倒角截面形状尺寸R1值及R2值为50μm以上150μm以下。另外，特别优选使倒角截面形状尺寸R1值及R2值为50μm以上100μm以下。
本发明中，使倒角截面形状尺寸R1值及R2值越小而越能抑制通过蚀刻(特别是碱蚀刻)生成的倒角截面形状的圆周方向参差这一点为佳。另一方面，为了抑制在倒角加工之后进行的加工步骤中，从晶圆外周产生缺角、碎片或破裂或是因晶圆处理夹具的接触导致从晶圆外周产生缺角、碎片或破裂，如上所述，优选使倒角截面形状尺寸R1值及R2值为50μm以上。
如上述那样进行步骤2的倒角加工后，接着如图1的(3)所示，对进行了倒角加工的晶圆的主要面进行研磨或双面磨削加工(步骤3)。
接着如图1的(4)所示，为了除去倒角或研磨等加工中带来的加工应变，对进行了研磨或双面磨削加工的晶圆进行蚀刻加工(步骤4)。此时，优选使用碱性水溶液进行蚀刻加工。作为碱性水溶液，能够适当地使用氢氧化钠水溶液或氢氧化钾水溶液。如果像这样使用氢氧化钠水溶液或氢氧化钾水溶液等碱性水溶液进行蚀刻加工，则能够在较为抑制蚀刻加工所导致的晶圆主要面的形状变化的情况下进行蚀刻而能够获得平坦度高的晶圆。
另一方面，如前所述，虽然针对晶圆进行碱蚀刻时由于蚀刻异方性而生成倒角截面形状的圆周方向参差，但是如同本发明，使得倒角加工后的倒角截面形状尺寸R1值及R2值越小则越能够抑制通过碱蚀刻生成的倒角截面形状的圆周方向参差。
接着，如图1的(5)所示，对进行了蚀刻加工的晶圆的主要面进行单面或双面的镜面抛光加工(步骤5)。
接着，如图1的(6)所示，对进行了主要面的镜面抛光加工的晶圆的倒角部进行镜面抛光加工(步骤6)。在该倒角部的镜面抛光加工中，以使R1及R2在作为产品的晶圆的R1及R2的目标值范围内的方式进行加工。在步骤2的倒角加工中形成为较小的R1及R2，能够通过该步骤6的倒角部镜面抛光加工设置为较大。因此，即使是在步骤2中将R1及R2设置为与最终产品晶圆的规格相比更小，也能够在步骤6中使该R1及R2成为规格的范围内。
接着，如图1的(7)所示，根据需要，能够对晶圆的主要面进行最终抛光加工(步骤7)。
经过如上的步骤，制造作为产品的晶圆。如果根据这样的晶圆的制造方法，能够解决以往特别是通过碱蚀刻生成的倒角截面形状的圆周方向参差的问题，而能够制作出参差少并且具有精密倒角形状的晶圆。
此外，在本发明中，如上所述，在倒角加工阶段，预先以使得R1及R2小于最终产品晶圆目标值范围内的方式对R1及R2进行加工，然后在倒角部镜面抛光阶段，以使R1及R2成为目标值范围内的R1值及R2值的方式而进行镜面抛光即可，也可包含上述以外的各种步骤。例如，根据需要，也可以在上述各步骤的前后按照通常方法进行洗净步骤或热处理步骤等。
实施例
以下示出实施例及比较例而对本发明进行更具体说明，然而本发明并不限于这些实施例。另外，后述的图2至图13所示的测量值皆采用KOBELCO科研社制Edge Profiler LEP测量。
(实施例1)
按照下列方式，将最终产品晶圆的R1、R2的目标值制定为220μm以上300μm以下，而进行了晶圆的制造。
首先，对单晶硅锭切片而得到切片晶圆(步骤1)。接着，通过使用为了使得倒角截面形状尺寸R1值及R2值在50μm以上100μm以下的范围内所设计的具有沟槽状的磨削轮并使其高速旋转，将承载于支承台的经上述切片步骤后的硅晶圆的周缘部与上述磨削轮抵接并使晶圆旋转，而进行了倒角加工(步骤2)。
此时(刚进行步骤2的倒角加工后)，针对硅晶圆的圆周内九个点，具体而言，以凹口为基准，在包含9°及351°的45°间隔的九个位置，进行倒角截面形状尺寸R1值、R2值的测量。其结果示于图2中。如图2所示，R1及R2在晶圆的圆周方向的任一点皆为50μm以上100μm以下。R1最大值R1max与R1最小值R1min之差的R1max-R1min值为7.3μm，R2最大值R2max与R2最小值R2min之差的R2max-R2min值为6.0μm。
接着，对经上述倒角步骤后的硅晶圆进行双面磨削加工(步骤3)。更具体而言，通过将两个具有钻石磨粒的磨削轮分别推抵至上述硅晶圆的两面，向磨削轮内供给磨削液并使晶圆旋转而进行双面磨削加工。
接着，将经上述双面磨削步骤后的硅晶圆浸渍质量浓度约52％、液温加热至约75℃的氢氧化钠水溶液10分钟，进行了蚀刻量为约20μm厚度的蚀刻加工(步骤4)。针对与上述同样的位置，以与前述条件相同的条件，测量上述碱蚀刻步骤后的硅晶圆的倒角截面形状尺寸。其结果示于图3中。如图3所示，虽然与图2相比刚进行碱蚀刻步骤后的倒角截面形状根据测量点而产生差异(R1max-R1min值为21.6μm，R2max-R2min值为14.4μm)，但如果与后述的比较例的刚进行蚀刻加工后的倒角截面形状(图11)相比，在圆周方向上的R1、R2的均一性显著提升。
接着，对经上述蚀刻步骤后的硅晶圆的双面进行了镜面抛光加工(步骤5)。更具体而言，通过将上述硅晶圆支承于双面抛光装置用载体的支承孔，将抛光布粘贴至双面抛光装置的上定盘及下定盘后将晶圆夹入，一边将抛光材供给于抛光面，一边使定盘旋转而对双面进行镜面抛光加工。
接着，使用Speed Fam社制IV型镜面倒角机，以使R1、R2的目标值为250μm的方式，进行倒角部镜面抛光加工(步骤6)。针对与上述同样的位置对经上述倒角部镜面抛光步骤后的硅晶圆的倒角截面形状尺寸进行测量。对于此时的测量结果，将倒角截面形状尺寸R1值、R2值示于图4，将BC值示于图5。图5表示BC值与目标值之间的差。如图4所示，R1、R2在圆周方向的分布幅度小(R1max-R1min值为21.6μm，R2max-R2min值为14.4μm)。这特别是在与后述的图12的比较时可知。另外，在图4中可知，晶圆的R1、R2皆为235μm至255μm左右，在目标值范围内。另外，如图5所示，最终晶圆的BC值与BC值目标值的偏移之差较小(与BC值目标值的偏移的最大值BCmax及最小值BCmin之差，即BCmax-BCmin的值为2.8μm)，并且其分布也均匀。
(实施例2)
通过与实施例1同样的方法得到切片晶圆后，通过与实施例1同样的方法，使用为了使得倒角截面形状尺寸R1值及R2值为150μm至200μm所设计的具有沟槽状的磨削轮进行倒角加工。
接着通过与实施例1同样的方法，依次进行双面磨削加工、碱蚀刻加工、双面镜面抛光加工以及倒角部镜面抛光加工。
与实施例1同样地，针对与实施例1同样的位置，以与上述测量条件相同的条件，对经上述倒角步骤后、上述碱蚀刻后、上述倒角部镜面抛光步骤后的倒角截面形状尺寸进行测量。经上述倒角步骤后的倒角截面形状尺寸R1值、R2值示于图6，经碱蚀刻步骤后的倒角截面形状尺寸R1值、R2值示于图7，经倒角部镜面倒角步骤后的倒角截面形状尺寸R1值、R2值示于图8，BC值示于图9。
(比较例)
以与实施例1同样的方法获得切片晶圆后，以与实施例1同样的方法，使用为了使得倒角截面形状尺寸R1值及R2值为250μm至300μm所设计的具有沟槽状的磨削轮进行倒角加工。换言之，从倒角加工的阶段，即为在最终产品晶圆的规格范围内的R1值及R2值。
接着以与实施例1同样的方法，依次进行双面磨削加工、碱蚀刻加工、双面镜面抛光加工以及倒角部镜面抛光加工。
与实施例1同样地，针对与实施例1同样的位置，以与上述测量条件相同的条件对经上述倒角步骤后、上述碱蚀刻后、上述倒角部镜面抛光步骤后的倒角截面形状尺寸进行测量。上述经倒角步骤后的倒角截面形状尺寸R1值、R2值示于图10，经碱蚀刻步骤后的倒角截面形状尺寸R1值、R2值示于图11，经倒角部镜面倒角步骤后的倒角截面形状尺寸R1值、R2值示于图12，BC值示于图13。
将实施例1、2及比较例中最终得到的晶圆的R1max-R1min值、R2max-R2min值、BCmax-BCmin值总结于表1。
(表1)
实施例1 实施例2 比较例
R1max-R1min[μm] 13.4 36.3 49.9
R2max-R2min[μm] 12.4 35.4 50.1
BCmax-BCmin[μm] 2.8 24.4 50.1
如表1所示，与以使倒角截面形状尺寸R1值及R2值为250μm至300μm的方式进行倒角加工的比较例的晶圆相比，以使倒角截面形状尺寸R1值及R2值为50μm至100μm的方式进行倒角加工的实施例1的晶圆、以使倒角截面形状尺寸R1值及R2值为150μm至200μm的方式进行倒角加工的实施例2的晶圆更能够制造出具有R1值、R2值及BC值在圆周方向均一的倒角截面形状的晶圆。另外，比较实施例1及实施例2，得知在倒角加工阶段中，将R1值及R2值设置得更小的实施例1能够制造出具有在圆周方向均一的倒角截面形状的产品晶圆。
另外，本发明并不限定于上述的实施方式。上述实施方式为示例说明，凡具有与本发明的权利要求所记载的技术思想实质上同样的构成，产生相同作用效果的方案，不论为何物皆包含在本发明的技术范围内。

Claims (5)

1.一种晶圆的制造方法，所述制造方法制造作为产品的晶圆，其中，所述制造方法包含下列步骤：
对从单晶锭切片得到的晶圆的周缘部予以磨削而进行倒角加工；
对进行过所述倒角加工的晶圆的主要面进行研磨或双面磨削加工；
对进行过所述研磨或双面磨削加工的晶圆进行蚀刻加工；
对进行过所述蚀刻加工的晶圆的主要面进行单面或双面的镜面抛光加工；以及
对进行过所述镜面抛光加工的晶圆的倒角部进行镜面抛光加工，
所述制造方法的特征在于，进行所述倒角加工的步骤之后的晶圆中的倒角部的截面形状由以下所构成：
第一倾斜部，与第一主要面连续，并且从所述第一主要面倾斜，其中，所述第一主要面是所述晶圆的一侧的主要面；
第一圆弧部，是与所述第一倾斜部连续的圆弧状的部分，且具有曲率半径R1；
第二倾斜部，与第二主要面连续，并且从所述第二主要面倾斜，其中，所述第二主要面是所述晶圆的另一侧的主要面；
第二圆弧部，是与所述第二倾斜部连续的圆弧状的部分，且具有曲率半径R2；以及
端部，连接所述第一圆弧部及所述第二圆弧部，并且构成所述晶圆的最外周端部，
其中，在所述倒角加工中，以使得所述R1及所述R2与所述作为产品的晶圆中的所述R1及所述R2的目标值范围内相比更小的方式进行倒角加工，
在所述倒角部的镜面抛光加工中，以使得所述R1及所述R2在所述作为产品的晶圆中的所述R1及所述R2的目标值范围内的方式进行所述倒角部的镜面抛光加工，而制造所述作为产品的晶圆。
2.根据权利要求1所述的晶圆的制造方法，其特征在于，
在所述倒角加工中，以使得所述R1及所述R2在50μm以上200μm以下的范围内的方式进行加工。
3.根据权利要求1所述的晶圆的制造方法，其特征在于，
所述蚀刻加工使用碱性水溶液进行。
4.根据权利要求2所述的晶圆的制造方法，其特征在于，
所述蚀刻加工使用碱性水溶液进行。
5.根据权利要求1至4中任一项所述的晶圆的制造方法，其特征在于，
所述单晶锭是单晶硅锭。
CN201880016747.2A 2017-03-13 2018-02-27 晶圆的制造方法 Active CN110383427B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017047448A JP6610587B2 (ja) 2017-03-13 2017-03-13 ウェーハの製造方法
JP2017-047448 2017-03-13
PCT/JP2018/007083 WO2018168426A1 (ja) 2017-03-13 2018-02-27 ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN110383427A CN110383427A (zh) 2019-10-25
CN110383427B true CN110383427B (zh) 2023-01-03

Family

ID=63523108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016747.2A Active CN110383427B (zh) 2017-03-13 2018-02-27 晶圆的制造方法

Country Status (8)

Country Link
US (1) US11361959B2 (zh)
JP (1) JP6610587B2 (zh)
KR (1) KR102454449B1 (zh)
CN (1) CN110383427B (zh)
DE (1) DE112018000935T5 (zh)
SG (1) SG11201908162RA (zh)
TW (1) TWI736746B (zh)
WO (1) WO2018168426A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3933077A4 (en) * 2020-01-29 2022-11-30 JX Nippon Mining & Metals Corporation INDIUM PHOSPHIDE SUBSTRATE
KR102533868B1 (ko) 2021-05-25 2023-05-26 이기정 웨이퍼 제조 방법
CN113809149B (zh) * 2021-07-23 2023-12-12 上海先进半导体制造有限公司 晶圆、半导体元件及半导体元件处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334448A (ja) * 2000-05-30 2001-12-04 Memc Japan Ltd ウエハの多段面取り加工方法
TW531767B (en) * 2000-07-10 2003-05-11 Shinetsu Handotai Kk Mirror chamfer wafer, polish cloth for mirror chamfering, polishing apparatus and method for mirror chamfer
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
WO2008093488A1 (ja) * 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
CN101510767A (zh) * 2008-02-14 2009-08-19 精工电子有限公司 晶圆及抛光装置和方法、压电振动器及制造方法和装置
KR20100015163A (ko) * 2008-08-04 2010-02-12 주식회사 실트론 웨이퍼 제조 방법
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2015153999A (ja) * 2014-02-18 2015-08-24 信越半導体株式会社 半導体ウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334448A (ja) * 2000-05-30 2001-12-04 Memc Japan Ltd ウエハの多段面取り加工方法
TW531767B (en) * 2000-07-10 2003-05-11 Shinetsu Handotai Kk Mirror chamfer wafer, polish cloth for mirror chamfering, polishing apparatus and method for mirror chamfer
JP2004319910A (ja) * 2003-04-18 2004-11-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
WO2008093488A1 (ja) * 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
CN101510767A (zh) * 2008-02-14 2009-08-19 精工电子有限公司 晶圆及抛光装置和方法、压电振动器及制造方法和装置
KR20100015163A (ko) * 2008-08-04 2010-02-12 주식회사 실트론 웨이퍼 제조 방법
JP2012129416A (ja) * 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2015153999A (ja) * 2014-02-18 2015-08-24 信越半導体株式会社 半導体ウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
单晶α-Al_2O_3镜面加工工艺研究;周海等;《天津大学学报(自然科学与工程技术版)》;20020125;第35卷(第01期);31-34 *

Also Published As

Publication number Publication date
KR102454449B1 (ko) 2022-10-14
KR20190124728A (ko) 2019-11-05
TWI736746B (zh) 2021-08-21
DE112018000935T5 (de) 2019-10-31
SG11201908162RA (en) 2019-10-30
US11361959B2 (en) 2022-06-14
CN110383427A (zh) 2019-10-25
TW201834002A (zh) 2018-09-16
JP6610587B2 (ja) 2019-11-27
JP2018152456A (ja) 2018-09-27
US20200006047A1 (en) 2020-01-02
WO2018168426A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
EP1755156B1 (en) Process for producing silicon wafers
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
CN110383427B (zh) 晶圆的制造方法
US20090311863A1 (en) Method for producing semiconductor wafer
US20090311949A1 (en) Method for producing semiconductor wafer
WO2015037188A1 (ja) 鏡面研磨ウェーハの製造方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP2009302409A (ja) 半導体ウェーハの製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR102264085B1 (ko) 반도체 웨이퍼의 래핑 방법
JP4492293B2 (ja) 半導体基板の製造方法
JP4224871B2 (ja) 半導体基板の製造方法
US9962802B2 (en) Workpiece double-disc grinding method
JP2021132102A (ja) 半導体ウェーハの製造方法
EP4328958A1 (en) Method for producing silicon wafer
JP2014040339A (ja) 圧電性酸化物単結晶ウエハの製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2015153999A (ja) 半導体ウェーハの製造方法
JP2010017779A (ja) ウェーハ加工方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP2006100406A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant